JPH05153602A - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JPH05153602A JPH05153602A JP3315024A JP31502491A JPH05153602A JP H05153602 A JPH05153602 A JP H05153602A JP 3315024 A JP3315024 A JP 3315024A JP 31502491 A JP31502491 A JP 31502491A JP H05153602 A JPH05153602 A JP H05153602A
- Authority
- JP
- Japan
- Prior art keywords
- signals
- line
- signal processing
- output
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
- H04N25/441—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading contiguous pixels from selected rows or columns of the array, e.g. interlaced scanning
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Color Television Image Signal Generators (AREA)
- Processing Or Creating Images (AREA)
Abstract
(57)【要約】
【目的】 鮮明な色彩を実現させるとともに、垂直方向
の解像度を向上させる。 【構成】 全画素から各々独立した信号が得られるＣＣ
Ｄイメージャからの出力信号に基づいて、空間的な位相
が１ラインずれた１組のＹ信号が形成され、それらＹ信
号が同時に出力される。
の解像度を向上させる。 【構成】 全画素から各々独立した信号が得られるＣＣ
Ｄイメージャからの出力信号に基づいて、空間的な位相
が１ラインずれた１組のＹ信号が形成され、それらＹ信
号が同時に出力される。
Description
【０００１】
【産業上の利用分野】本発明は、例えばＣＣＤ（電荷転
送装置）カメラに使用して好適な信号処理回路に関す
る。
送装置）カメラに使用して好適な信号処理回路に関す
る。
【０００２】
【従来の技術】従来のＣＣＤカメラでは、ＣＣＤイメー
ジャからの画素情報読み出しの際に、上下の画素情報が
混合されるとともに、混合されるペアがフィールド毎に
変えられる事により、２：１のインターレーススキャン
が行なわれ、この場合、１フィールドで得られるＹ（輝
度）信号は２６２．５ＴＶ本となる。
ジャからの画素情報読み出しの際に、上下の画素情報が
混合されるとともに、混合されるペアがフィールド毎に
変えられる事により、２：１のインターレーススキャン
が行なわれ、この場合、１フィールドで得られるＹ（輝
度）信号は２６２．５ＴＶ本となる。
【０００３】
【発明が解決しようとする課題】しかしながら、画素情
報が混合されると、色彩の鮮明度が劣化するとともに、
１フィールド期間中に２６２．５ＴＶ本のＹ信号しかな
いので、垂直方向の解像度が良くないという問題があ
る。
報が混合されると、色彩の鮮明度が劣化するとともに、
１フィールド期間中に２６２．５ＴＶ本のＹ信号しかな
いので、垂直方向の解像度が良くないという問題があ
る。
【０００４】本発明の目的は、色彩の鮮明度が良好で、
かつ垂直方向の解像度が向上される信号処理回路を提供
することにある。
かつ垂直方向の解像度が向上される信号処理回路を提供
することにある。
【０００５】
【課題を解決するための手段】本発明に係る信号処理回
路は、例えば図１および図３に示されるように、全画素
から独立した信号が各々得られるＣＣＤイメージャ１の
出力信号に基いて、空間的に１ライン位相がずれた１組
の輝度信号Ａch，Ｂchが形成されて各々同時に出力され
ることを特徴とするものである。
路は、例えば図１および図３に示されるように、全画素
から独立した信号が各々得られるＣＣＤイメージャ１の
出力信号に基いて、空間的に１ライン位相がずれた１組
の輝度信号Ａch，Ｂchが形成されて各々同時に出力され
ることを特徴とするものである。
【０００６】
【作用】本発明に係る信号処理回路では、空間的に１ラ
イン位相がずれた１組のＹ信号が形成されて同時に出力
されるので、それら１組のＹ信号が使用されることによ
り、１フィールド期間内に５２５ＴＶ本の信号が得られ
る。
イン位相がずれた１組のＹ信号が形成されて同時に出力
されるので、それら１組のＹ信号が使用されることによ
り、１フィールド期間内に５２５ＴＶ本の信号が得られ
る。
【０００７】
【実施例】以下、本発明に係る信号処理回路の好適な実
施例を、図面に基いて説明する。図１から理解されるよ
うに、この実施例で使用されるＣＣＤイメージャ１に
は、２つの水平レジスタ３，５が設けられ、全画素から
各々独立した信号が得られ、それらの信号はレジスタ
３，５から出力される。なお、図１中符号０〜８はＣＣ
Ｄイメージャ１のライン配置を示すものである。
施例を、図面に基いて説明する。図１から理解されるよ
うに、この実施例で使用されるＣＣＤイメージャ１に
は、２つの水平レジスタ３，５が設けられ、全画素から
各々独立した信号が得られ、それらの信号はレジスタ
３，５から出力される。なお、図１中符号０〜８はＣＣ
Ｄイメージャ１のライン配置を示すものである。
【０００８】そして、レジスタ３（チャンネル１）とレ
ジスタ５（チャンネル２）とからは、図２から理解され
るように、奇数フィールド（ライン０〜ライン７）と偶
数フィールド（ライン１〜ライン８）とで各々ライン毎
の出力（画素情報）が得られる。なお、この実施例で
は、１組のＹ信号（Ａch，Ｂch）が形成されるが、その
信号処理のため、各チャンネル（ｃｈ）とも６ラインの
画素情報が必要である場合について説明する。
ジスタ５（チャンネル２）とからは、図２から理解され
るように、奇数フィールド（ライン０〜ライン７）と偶
数フィールド（ライン１〜ライン８）とで各々ライン毎
の出力（画素情報）が得られる。なお、この実施例で
は、１組のＹ信号（Ａch，Ｂch）が形成されるが、その
信号処理のため、各チャンネル（ｃｈ）とも６ラインの
画素情報が必要である場合について説明する。
【０００９】まず、図３から理解されるように、レジス
タ５の出力信号は１水平期間分のディレイ回路（１ＨＤ
Ｌ）１０に入力されるとともに同時化回路（ＡＬＴ）２
０にも入力され、また、１ＨＤＬ１０の出力信号は１Ｈ
ＤＬ３０に入力されるとともに、同時化回路２０に入力
される。
タ５の出力信号は１水平期間分のディレイ回路（１ＨＤ
Ｌ）１０に入力されるとともに同時化回路（ＡＬＴ）２
０にも入力され、また、１ＨＤＬ１０の出力信号は１Ｈ
ＤＬ３０に入力されるとともに、同時化回路２０に入力
される。
【００１０】一方、レジスタ３の出力信号は１ＨＤＬ４
０に入力されるとともに、同時化回路２０に入力され、
１ＨＤＬ４０の出力信号は１ＨＤＬ５０に入力されると
ともに同時化回路２０に入力され、さらに、１ＨＤＬ５
０の出力信号は１ＨＤＬ６０に入力されるとともに、同
時化回路２０に入力される。
０に入力されるとともに、同時化回路２０に入力され、
１ＨＤＬ４０の出力信号は１ＨＤＬ５０に入力されると
ともに同時化回路２０に入力され、さらに、１ＨＤＬ５
０の出力信号は１ＨＤＬ６０に入力されるとともに、同
時化回路２０に入力される。
【００１１】同時化回路２０で、信号の同時化が行なわ
れる場合、１ＨＤＬ１０，３０，４０，５０，６０によ
り、７水平期間分の情報が同時化され、奇数フィールド
に対応するチャンネルＡchでは、図２の奇数フィールド
のライン１〜ライン６が使用されると、その位相はライ
ン３とライン４の中間（点Ｐで示される）となる。
れる場合、１ＨＤＬ１０，３０，４０，５０，６０によ
り、７水平期間分の情報が同時化され、奇数フィールド
に対応するチャンネルＡchでは、図２の奇数フィールド
のライン１〜ライン６が使用されると、その位相はライ
ン３とライン４の中間（点Ｐで示される）となる。
【００１２】一方偶数フィールドに対応するチャンネル
Ｂchでは、図２の奇数フィールドのライン２〜ライン７
を使用すると、その位相はライン４とライン５との中間
（点Ｑで示される）となる。また、同様な理で、図２の
偶数フィールドのラインに関してはその位相はチャンネ
ルＡchでは点Ｒで示されるライン４とライン５の中間、
チャンネルＢchではその位相は点Ｓで示されるライン５
とライン６の中間となる。
Ｂchでは、図２の奇数フィールドのライン２〜ライン７
を使用すると、その位相はライン４とライン５との中間
（点Ｑで示される）となる。また、同様な理で、図２の
偶数フィールドのラインに関してはその位相はチャンネ
ルＡchでは点Ｒで示されるライン４とライン５の中間、
チャンネルＢchではその位相は点Ｓで示されるライン５
とライン６の中間となる。
【００１３】すなわち、チャンネルＡchとＢchとでは、
空間的に１ラインだけ位相がずれており、Ｙ信号処理回
路７０，８０からは、各々チャンネルＡchとチャンネル
Ｂchとに対応したＹ信号（２６２．５ＴＶ本）が各々出
力される。従って、チャンネルＡchとＢchとから出力さ
れるＹ信号が同時に使用されることにより、１フィール
ド期間中に５２５ＴＶ本のＹ信号が得られる。また、チ
ャンネルＡch、またはＢchのうち、いづれか一方が使用
されることにより、通常の２：１でインターレースした
信号（２６２．５ＴＶ本）が得られる。
空間的に１ラインだけ位相がずれており、Ｙ信号処理回
路７０，８０からは、各々チャンネルＡchとチャンネル
Ｂchとに対応したＹ信号（２６２．５ＴＶ本）が各々出
力される。従って、チャンネルＡchとＢchとから出力さ
れるＹ信号が同時に使用されることにより、１フィール
ド期間中に５２５ＴＶ本のＹ信号が得られる。また、チ
ャンネルＡch、またはＢchのうち、いづれか一方が使用
されることにより、通常の２：１でインターレースした
信号（２６２．５ＴＶ本）が得られる。
【００１４】以上説明したように、この実施例では、Ｃ
ＣＤイメージャ１からの出力信号に基いて、空間的に位
相が１ラインずれたＹ信号が形成されてチャンネルＡc
h，Ｂchとして出力される。従って、１フィールド期間
内に５２５ＴＶ本のＹ信号が得られるので、垂直方向の
解像度が向上される。また、ＣＣＤイメージャ１の出力
信号は混合されないので、鮮明な色彩を得ることができ
る。尚本発明は上述実施例に限ることなく本発明の要旨
を逸脱することなく、その他種々の構成が採り得ること
は勿論である。
ＣＤイメージャ１からの出力信号に基いて、空間的に位
相が１ラインずれたＹ信号が形成されてチャンネルＡc
h，Ｂchとして出力される。従って、１フィールド期間
内に５２５ＴＶ本のＹ信号が得られるので、垂直方向の
解像度が向上される。また、ＣＣＤイメージャ１の出力
信号は混合されないので、鮮明な色彩を得ることができ
る。尚本発明は上述実施例に限ることなく本発明の要旨
を逸脱することなく、その他種々の構成が採り得ること
は勿論である。
【００１５】
【発明の効果】以上の説明で理解されるように、本発明
に係る信号処理回路では、空間的に１ライン位相がずれ
た１組のＹ信号が形成されて同時に出力されるので、そ
れら１組のＹ信号が使用されることにより、１フィール
ド期間内に５２５ＴＶ本の信号が得られる結果、垂直方
向の解像度が向上されるとともに、ＣＣＤイメージャの
出力信号が混合されないので色彩が良好でかつ動きベク
トル検出などの画像処理が容易に行なえる利益がある。
に係る信号処理回路では、空間的に１ライン位相がずれ
た１組のＹ信号が形成されて同時に出力されるので、そ
れら１組のＹ信号が使用されることにより、１フィール
ド期間内に５２５ＴＶ本の信号が得られる結果、垂直方
向の解像度が向上されるとともに、ＣＣＤイメージャの
出力信号が混合されないので色彩が良好でかつ動きベク
トル検出などの画像処理が容易に行なえる利益がある。
【図１】ＣＣＤイメージャの概略図である。
【図２】ＣＣＤイメージャから得られる画素情報の説明
図である。
図である。
【図３】好適な実施例の回路構成図である。
１ ＣＣＤイメージャ ３，５ 水平レジスタ １０，３０，４０，５０，６０ ディレイ回路 ２０ 同時化回路
Claims (1)
- 【請求項１】 全画素から独立した信号が各々得られる
ＣＣＤイメージャの出力信号に基いて、空間的に１ライ
ン位相がずれた１組の輝度信号が形成されて各々同時に
出力されることを特徴とする信号処理回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3315024A JPH05153602A (ja) | 1991-11-28 | 1991-11-28 | 信号処理回路 |
| CA002083970A CA2083970A1 (en) | 1991-11-28 | 1992-11-27 | Signal processor circuit |
| EP19920120337 EP0544333A3 (en) | 1991-11-28 | 1992-11-27 | Signal processor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3315024A JPH05153602A (ja) | 1991-11-28 | 1991-11-28 | 信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05153602A true JPH05153602A (ja) | 1993-06-18 |
Family
ID=18060508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3315024A Pending JPH05153602A (ja) | 1991-11-28 | 1991-11-28 | 信号処理回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0544333A3 (ja) |
| JP (1) | JPH05153602A (ja) |
| CA (1) | CA2083970A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380973B1 (en) | 1995-06-02 | 2002-04-30 | Canon Kabushiki Kaisha | Image sensing apparatus and method for image processing a moving image or a still image |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4903122A (en) * | 1987-01-28 | 1990-02-20 | Hitachi, Ltd. | Solid-state color imaging apparatus for extended definition television (EDTV) |
-
1991
- 1991-11-28 JP JP3315024A patent/JPH05153602A/ja active Pending
-
1992
- 1992-11-27 EP EP19920120337 patent/EP0544333A3/en not_active Withdrawn
- 1992-11-27 CA CA002083970A patent/CA2083970A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP0544333A3 (en) | 1994-07-06 |
| CA2083970A1 (en) | 1993-05-29 |
| EP0544333A2 (en) | 1993-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910006293B1 (ko) | 텔레비전 수상기 | |
| US5663761A (en) | Solid-state image pick-up apparatus with two channels | |
| JP3962928B2 (ja) | 画像データの変換方法および変換回路と、撮像装置 | |
| JPH05153602A (ja) | 信号処理回路 | |
| TWI313021B (en) | Single-chip integration architecture of 3d y/c comb filter and interlace-to-progressive converter | |
| JP4178455B2 (ja) | フレーム変換方法、フレーム変換回路および電子カメラ | |
| JP3106707B2 (ja) | ワイド画面対応撮像装置 | |
| JPS6018082A (ja) | ビデオカメラ用映像信号処理回路 | |
| JPH0359632B2 (ja) | ||
| JP3728075B2 (ja) | 撮像方法及び撮像装置 | |
| JPH01143575A (ja) | 倍速変換装置 | |
| JP2002135797A (ja) | 撮像装置 | |
| JPH0884299A (ja) | 固体撮像装置 | |
| JPS59181789A (ja) | テレビ信号処理方式 | |
| JP2897407B2 (ja) | 映像信号処理回路 | |
| JP3854455B2 (ja) | ビューファインダ装置 | |
| JPH0194788A (ja) | 特殊画像装置 | |
| JPH06311426A (ja) | 画像処理装置 | |
| JPH03179890A (ja) | テレビジョン受像機 | |
| JP2000333188A (ja) | テレビジョン信号方式変換装置 | |
| JPS6238910B2 (ja) | ||
| JPS61206385A (ja) | 信号変換装置 | |
| JPH04119778A (ja) | 固体撮像装置 | |
| JPH09247527A (ja) | プロンプターの映像信号処理装置 | |
| JPH02274072A (ja) | 固体撮像装置 |