JPH05158429A - 情報伝達回路 - Google Patents
情報伝達回路Info
- Publication number
- JPH05158429A JPH05158429A JP3323452A JP32345291A JPH05158429A JP H05158429 A JPH05158429 A JP H05158429A JP 3323452 A JP3323452 A JP 3323452A JP 32345291 A JP32345291 A JP 32345291A JP H05158429 A JPH05158429 A JP H05158429A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- boosting
- transistor
- circuit
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 21
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 出力信号に入力信号が正確に伝達される情報
伝達回路及びＩＣ化が可能なＬＣＤドライバ回路を提供
する。 【構成】 ＭＯＳトランジスタＴ１を介してゲート入力
信号Ｖｓｉｇをソース出力信号として出力する情報伝達
回路であって、ゲート入力信号Ｖｓｉｇをホールドする
レベル保持手段と、信号出力時にホールドされたゲート
入力信号に、トランジスタでの降圧に相当する昇圧を行
う昇圧手段とを備え、ＬＣＤドライバ電圧のそれぞれ対
応する階段状の入力電圧をドライバ電圧に対応するタイ
ミングで入力するドライブ電圧入力手段と、入力電圧を
ホールドする複数のレベル保持手段と、各レベル保持手
段に対応して、ドライブ電圧出力時にホールドされた入
力電圧に、トランジスタでの降圧に相当する昇圧を行う
複数の昇圧手段と、複数のレベル保持手段と昇圧手段と
の組からの出力を交互にトランジスタのゲートに入力す
る入力制御手段とを備える。
伝達回路及びＩＣ化が可能なＬＣＤドライバ回路を提供
する。 【構成】 ＭＯＳトランジスタＴ１を介してゲート入力
信号Ｖｓｉｇをソース出力信号として出力する情報伝達
回路であって、ゲート入力信号Ｖｓｉｇをホールドする
レベル保持手段と、信号出力時にホールドされたゲート
入力信号に、トランジスタでの降圧に相当する昇圧を行
う昇圧手段とを備え、ＬＣＤドライバ電圧のそれぞれ対
応する階段状の入力電圧をドライバ電圧に対応するタイ
ミングで入力するドライブ電圧入力手段と、入力電圧を
ホールドする複数のレベル保持手段と、各レベル保持手
段に対応して、ドライブ電圧出力時にホールドされた入
力電圧に、トランジスタでの降圧に相当する昇圧を行う
複数の昇圧手段と、複数のレベル保持手段と昇圧手段と
の組からの出力を交互にトランジスタのゲートに入力す
る入力制御手段とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳトランジスタを
使用してゲート入力信号をソース出力信号として出力す
る情報伝達回路に関するものである。
使用してゲート入力信号をソース出力信号として出力す
る情報伝達回路に関するものである。
【０００２】
【従来の技術】従来の情報伝達回路は図５のように構成
され、入力信号電圧Ｖsig に対して出力信号電圧Ｖout
は（Ｖsig −ＶT ）となる。ここで、ＶT はトランジス
タのゲートしきい値電圧である。従って、従来の情報伝
達回路では、入力電圧と出力電圧との間にはＶT の電圧
降下が発生する。このため、入力信号電圧Ｖsig の変化
が出力信号に正確に伝達されず、例えば出力信号電圧Ｖ
out が電源電圧まで上がらないばかりか、入力信号電圧
Ｖsigの低圧部分がカットされてしまう。
され、入力信号電圧Ｖsig に対して出力信号電圧Ｖout
は（Ｖsig −ＶT ）となる。ここで、ＶT はトランジス
タのゲートしきい値電圧である。従って、従来の情報伝
達回路では、入力電圧と出力電圧との間にはＶT の電圧
降下が発生する。このため、入力信号電圧Ｖsig の変化
が出力信号に正確に伝達されず、例えば出力信号電圧Ｖ
out が電源電圧まで上がらないばかりか、入力信号電圧
Ｖsigの低圧部分がカットされてしまう。
【０００３】
【発明が解決しようとしている課題】本発明は、前記従
来の欠点を除去し、出力信号に入力信号が正確に伝達さ
れる情報伝達回路を提供する。又、この情報伝達回路を
適用するＩＣ化が可能なＬＣＤドライバ回路を提供す
る。
来の欠点を除去し、出力信号に入力信号が正確に伝達さ
れる情報伝達回路を提供する。又、この情報伝達回路を
適用するＩＣ化が可能なＬＣＤドライバ回路を提供す
る。
【０００４】
【課題を解決するための手段】この課題を解決するた
め、本発明の情報伝達回路は、ＭＯＳトランジスタを介
してゲート入力信号をソース出力信号として出力する情
報伝達回路であって、ゲート入力信号をホールドするレ
ベル保持手段と、信号出力時に前記ホールドされたゲー
ト入力信号に、前記トランジスタでの降圧に相当する昇
圧を行う昇圧手段とを備える。
め、本発明の情報伝達回路は、ＭＯＳトランジスタを介
してゲート入力信号をソース出力信号として出力する情
報伝達回路であって、ゲート入力信号をホールドするレ
ベル保持手段と、信号出力時に前記ホールドされたゲー
ト入力信号に、前記トランジスタでの降圧に相当する昇
圧を行う昇圧手段とを備える。
【０００５】又、ＭＯＳトランジスタを介してゲート入
力信号をソース出力信号として出力する情報伝達回路で
あって、ゲート入力信号をホールドする複数のレベル保
持手段と、各レベル保持手段に対応して、信号出力時に
前記ホールドされたゲート入力信号に、前記トランジス
タでの降圧に相当する昇圧を行う複数の昇圧手段と、前
記複数のレベル保持手段と昇圧手段との組からの出力を
交互に前記トランジスタのゲートに入力する入力制御手
段とを備える。
力信号をソース出力信号として出力する情報伝達回路で
あって、ゲート入力信号をホールドする複数のレベル保
持手段と、各レベル保持手段に対応して、信号出力時に
前記ホールドされたゲート入力信号に、前記トランジス
タでの降圧に相当する昇圧を行う複数の昇圧手段と、前
記複数のレベル保持手段と昇圧手段との組からの出力を
交互に前記トランジスタのゲートに入力する入力制御手
段とを備える。
【０００６】本発明のＬＣＤドライバ回路は、ＭＯＳト
ランジスタを介してゲート入力信号をソース出力信号と
して出力する情報伝達回路を使用するＬＣＤドライバ回
路であって、ＬＣＤドライバ電圧のそれぞれ対応する階
段状の入力電圧をドライバ電圧に対応するタイミングで
入力するドライブ電圧入力手段と、前記入力電圧をホー
ルドする複数のレベル保持手段と、各レベル保持手段に
対応して、ドライブ電圧出力時に前記ホールドされた入
力電圧に、前記トランジスタでの降圧に相当する昇圧を
行う複数の昇圧手段と、前記複数のレベル保持手段と昇
圧手段との組からの出力を交互に前記トランジスタのゲ
ートに入力する入力制御手段とを備える。更に、前記Ｍ
ＯＳトランジスタを初期化する初期化手段を備える
ランジスタを介してゲート入力信号をソース出力信号と
して出力する情報伝達回路を使用するＬＣＤドライバ回
路であって、ＬＣＤドライバ電圧のそれぞれ対応する階
段状の入力電圧をドライバ電圧に対応するタイミングで
入力するドライブ電圧入力手段と、前記入力電圧をホー
ルドする複数のレベル保持手段と、各レベル保持手段に
対応して、ドライブ電圧出力時に前記ホールドされた入
力電圧に、前記トランジスタでの降圧に相当する昇圧を
行う複数の昇圧手段と、前記複数のレベル保持手段と昇
圧手段との組からの出力を交互に前記トランジスタのゲ
ートに入力する入力制御手段とを備える。更に、前記Ｍ
ＯＳトランジスタを初期化する初期化手段を備える
【０００７】
【実施例】図１Ａ，図１Ｂは本実施例の情報伝達回路の
基本的構成及び動作を示す図である。ここで、図１Ａは
入力信号をホールドする待機時、図１Ａは信号を出力す
る信号出力時であり、以下待機時、動作時と言う。Ｔ1
は信号伝達用のＭＯＳトランジスタ、Ｃ1 は入力信号を
ホールドするキャパシタ、Ｖ1 はゲート・ソース間の降
下電圧を補償する電圧（ＶT ）を供給する定電圧電源、
ＳＷ1 〜ＳＷ4 は本回路を動作させるために使用される
スイッチである。ここで、定電圧電源Ｖ1は電池，キャ
パシタ，トランジスタあるいはダイオードで実現でき
る。また、スイッチＳＷ1 〜ＳＷ4 はＭＯＳスイッチ回
路が好ましい。
基本的構成及び動作を示す図である。ここで、図１Ａは
入力信号をホールドする待機時、図１Ａは信号を出力す
る信号出力時であり、以下待機時、動作時と言う。Ｔ1
は信号伝達用のＭＯＳトランジスタ、Ｃ1 は入力信号を
ホールドするキャパシタ、Ｖ1 はゲート・ソース間の降
下電圧を補償する電圧（ＶT ）を供給する定電圧電源、
ＳＷ1 〜ＳＷ4 は本回路を動作させるために使用される
スイッチである。ここで、定電圧電源Ｖ1は電池，キャ
パシタ，トランジスタあるいはダイオードで実現でき
る。また、スイッチＳＷ1 〜ＳＷ4 はＭＯＳスイッチ回
路が好ましい。
【０００８】待機時（図１Ａ）には、スイッチＳＷ1 と
ＳＷ3が接で、ＳＷ4 は断、ＳＷ2は接地側に接続され
る。ここに、入力信号電圧Ｖsig が入ってくると、キャ
パシタＣ1 を充電して入力電圧がホールドされる。動作
時（図１Ｂ）には、スイッチＳＷ1 とＳＷ3 が断、ＳＷ
4 が接、ＳＷ2 は定電圧電源Ｖ1 に接続される。キャパ
シタＣ1 にホールドされた入力信号電圧Ｖ sig は、定電
圧電源Ｖ1の電圧ＶT だけ昇圧され、ＭＯＳトランジス
タのゲートには電圧（Ｖsig ＋ＶT ）が入力される。し
たがって、出力信号Ｖout には電圧（Ｖsig ＋ＶT ）−
ＶT ＝Ｖsig が出力され、入力信号電圧Ｖsig がそのま
まの電圧で出力される。
ＳＷ3が接で、ＳＷ4 は断、ＳＷ2は接地側に接続され
る。ここに、入力信号電圧Ｖsig が入ってくると、キャ
パシタＣ1 を充電して入力電圧がホールドされる。動作
時（図１Ｂ）には、スイッチＳＷ1 とＳＷ3 が断、ＳＷ
4 が接、ＳＷ2 は定電圧電源Ｖ1 に接続される。キャパ
シタＣ1 にホールドされた入力信号電圧Ｖ sig は、定電
圧電源Ｖ1の電圧ＶT だけ昇圧され、ＭＯＳトランジス
タのゲートには電圧（Ｖsig ＋ＶT ）が入力される。し
たがって、出力信号Ｖout には電圧（Ｖsig ＋ＶT ）−
ＶT ＝Ｖsig が出力され、入力信号電圧Ｖsig がそのま
まの電圧で出力される。
【０００９】ところで、上記基本回路では待機時と動作
時とが交互に繰り返されるため、待機時には出力信号を
使用出来ない。本回路の使用個所によっては常時出力信
号が必要な場合もある。図２は、この必要に答えるため
の回路構成例を示す図である。詳細な回路結線は示さな
いが、図１の破線で囲んだホールド及び昇圧を含む回路
部分１０が図２では１０ａと１０ｂに並列接続されてい
る。本回路においては、回路部分１０ａと１０ｂとが交
互に上記待機と動作を繰り返し、動作時の回路をＳＷ5
あるいはＳＷ6で交互にＭＯＳトランジスタＴ1のゲート
に接続する。こうすることにより、出力信号Ｖout には
常時Ｖsig が出力されることになる。
時とが交互に繰り返されるため、待機時には出力信号を
使用出来ない。本回路の使用個所によっては常時出力信
号が必要な場合もある。図２は、この必要に答えるため
の回路構成例を示す図である。詳細な回路結線は示さな
いが、図１の破線で囲んだホールド及び昇圧を含む回路
部分１０が図２では１０ａと１０ｂに並列接続されてい
る。本回路においては、回路部分１０ａと１０ｂとが交
互に上記待機と動作を繰り返し、動作時の回路をＳＷ5
あるいはＳＷ6で交互にＭＯＳトランジスタＴ1のゲート
に接続する。こうすることにより、出力信号Ｖout には
常時Ｖsig が出力されることになる。
【００１０】図３は本実施例の情報伝達回路をＬＣＤド
ライバ回路に応用した例を示す図である。ここで、上記
図１及び図２に示した各参照記号が対応する素子に付し
てあり、同様の機能を果たす。又、上記図１では電池で
示した定電圧電源Ｖ1は、図３ではトランジスタで代用
されている。図４は図３のＬＣＤドライバ回路における
各信号の波形を示すタイミングチャートである。尚、図
４のタイミングチャートはその概略を示しており、細か
なタイミングは考慮されていない。例えば、実際に回路
が動作するには制御信号Ｍ（／Ｍ）及びＬ（／Ｌ）は全
て同一のタイミングではなく、多少のディレイが必要と
なる。信号／Ｍ，／Ｌは信号Ｍ，Ｌの反転信号を示す。
ライバ回路に応用した例を示す図である。ここで、上記
図１及び図２に示した各参照記号が対応する素子に付し
てあり、同様の機能を果たす。又、上記図１では電池で
示した定電圧電源Ｖ1は、図３ではトランジスタで代用
されている。図４は図３のＬＣＤドライバ回路における
各信号の波形を示すタイミングチャートである。尚、図
４のタイミングチャートはその概略を示しており、細か
なタイミングは考慮されていない。例えば、実際に回路
が動作するには制御信号Ｍ（／Ｍ）及びＬ（／Ｌ）は全
て同一のタイミングではなく、多少のディレイが必要と
なる。信号／Ｍ，／Ｌは信号Ｍ，Ｌの反転信号を示す。
【００１１】入力信号ＩはＬＣＤをドライブする各レベ
ルの階段状の入力信号である。図４ではレベルをＶ0 〜
Ｖ4 の５段階にしたが、これには限定されない。入力信
号Ｎは入力信号Ｉのどのレベルを選択するかのタイミン
グ信号である。図４では、Ｖ1 →Ｖ2 →Ｖ4 →Ｖ3 の順
に選択される様子が示されている。制御信号Ｍ（／Ｍ）
は２つの本例の情報伝達回路を交互に動作させるための
信号であり、制御信号Ｌ（／Ｌ）はＭＯＳトランジスタ
あるいは出力信号Ｏの初期化のための信号である。ここ
で、実際には制御信号Ｌがハイの時には制御信号Ｍ及び
／Ｍは共にローである必要があるが、ここでは簡略のた
めそれは考慮されていない。
ルの階段状の入力信号である。図４ではレベルをＶ0 〜
Ｖ4 の５段階にしたが、これには限定されない。入力信
号Ｎは入力信号Ｉのどのレベルを選択するかのタイミン
グ信号である。図４では、Ｖ1 →Ｖ2 →Ｖ4 →Ｖ3 の順
に選択される様子が示されている。制御信号Ｍ（／Ｍ）
は２つの本例の情報伝達回路を交互に動作させるための
信号であり、制御信号Ｌ（／Ｌ）はＭＯＳトランジスタ
あるいは出力信号Ｏの初期化のための信号である。ここ
で、実際には制御信号Ｌがハイの時には制御信号Ｍ及び
／Ｍは共にローである必要があるが、ここでは簡略のた
めそれは考慮されていない。
【００１２】このような入力信号Ｉ及びＮと、制御信号
Ｍ（／Ｍ）及びＬ（／Ｌ）によって出力信号Ｏが図４の
ように１サイクルの遅延で出力される。このときに入力
の各レベルＶ0 〜Ｖ4 が同じレベルで正確に出力Ｏに出
力される。図３のＬＣＤドライバ回路によれば、従来の
マルチプレクサ等によるドライブレベルの選択に比較し
て、制御信号を少なく且つ制御回路を簡略化できるた
め、これを１チップ上に集積することが可能になる。
Ｍ（／Ｍ）及びＬ（／Ｌ）によって出力信号Ｏが図４の
ように１サイクルの遅延で出力される。このときに入力
の各レベルＶ0 〜Ｖ4 が同じレベルで正確に出力Ｏに出
力される。図３のＬＣＤドライバ回路によれば、従来の
マルチプレクサ等によるドライブレベルの選択に比較し
て、制御信号を少なく且つ制御回路を簡略化できるた
め、これを１チップ上に集積することが可能になる。
【００１３】尚、本実施例では情報伝達回路をＬＣＤド
ライバ回路に適用した例を示したが、これは一例に過ぎ
ず、本発明は信号レベルが正確に伝わることが必要なあ
らゆる回路に適用される。
ライバ回路に適用した例を示したが、これは一例に過ぎ
ず、本発明は信号レベルが正確に伝わることが必要なあ
らゆる回路に適用される。
【００１４】
【発明の効果】本発明により、出力信号に入力信号が正
確に伝達される情報伝達回路を提供できる。又、この情
報伝達回路を適用するＩＣ化が可能なＬＣＤドライバ回
路を提供できる。
確に伝達される情報伝達回路を提供できる。又、この情
報伝達回路を適用するＩＣ化が可能なＬＣＤドライバ回
路を提供できる。
【図１Ａ】，
【図１Ｂ】本実施例の情報伝達回路の基本的回路構成及
び動作を示す図である。
び動作を示す図である。
【図２】本実施例の他の好適な回路構成を示す図であ
る。
る。
【図３】本実施例のＬＣＤドライバ回路への適用例を示
す図である。
す図である。
【図４】図３のＬＣＤドライバ回路の各信号のタイミン
グの概略を示すタイミングチャートである。
グの概略を示すタイミングチャートである。
【図５】従来の情報伝達回路の回路構成を示す図であ
る。
る。
Ｔ1 …ＭＯＳトランジスタ、Ｃ1 …キャパシタ、Ｖ1 …
定電圧電源、ＳＷ1 〜ＳＷ6 …スイッチ、１０，１０
ａ，１０ｂ…ホールド及び昇圧回路部
定電圧電源、ＳＷ1 〜ＳＷ6 …スイッチ、１０，１０
ａ，１０ｂ…ホールド及び昇圧回路部
Claims (4)
- 【請求項１】 ＭＯＳトランジスタを介してゲート入力
信号をソース出力信号として出力する情報伝達回路であ
って、 ゲート入力信号をホールドするレベル保持手段と、 信号出力時に前記ホールドされたゲート入力信号に、前
記トランジスタでの降圧に相当する昇圧を行う昇圧手段
とを備えることを特徴とする情報伝達回路。 - 【請求項２】 ＭＯＳトランジスタを介してゲート入力
信号をソース出力信号として出力する情報伝達回路であ
って、 ゲート入力信号をホールドする複数のレベル保持手段
と、 各レベル保持手段に対応して、信号出力時に前記ホール
ドされたゲート入力信号に、前記トランジスタでの降圧
に相当する昇圧を行う複数の昇圧手段と、 前記複数の
レベル保持手段と昇圧手段との組からの出力を交互に前
記トランジスタのゲートに入力する入力制御手段とを備
えることを特徴とする情報伝達回路。 - 【請求項３】 ＭＯＳトランジスタを介してゲート入力
信号をソース出力信号として出力する情報伝達回路を使
用するＬＣＤドライバ回路であって、 ＬＣＤドライバ電圧のそれぞれ対応する階段状の入力電
圧をドライバ電圧に対応するタイミングで入力するドラ
イブ電圧入力手段と、 前記入力電圧をホールドする複数のレベル保持手段と、 各レベル保持手段に対応して、ドライブ電圧出力時に前
記ホールドされた入力電圧に、前記トランジスタでの降
圧に相当する昇圧を行う複数の昇圧手段と、 前記複数のレベル保持手段と昇圧手段との組からの出力
を交互に前記トランジスタのゲートに入力する入力制御
手段とを備えることを特徴とするＬＣＤドライバ回路。 - 【請求項４】 前記ＭＯＳトランジスタを初期化する初
期化手段を更に備えることを特徴とする請求項３記載の
ＬＣＤドライバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3323452A JPH05158429A (ja) | 1991-12-06 | 1991-12-06 | 情報伝達回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3323452A JPH05158429A (ja) | 1991-12-06 | 1991-12-06 | 情報伝達回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05158429A true JPH05158429A (ja) | 1993-06-25 |
Family
ID=18154830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3323452A Pending JPH05158429A (ja) | 1991-12-06 | 1991-12-06 | 情報伝達回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05158429A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001083924A (ja) * | 1999-09-08 | 2001-03-30 | Matsushita Electric Ind Co Ltd | 電流制御型発光素子の駆動回路および駆動方法 |
| JP2002514320A (ja) * | 1997-04-23 | 2002-05-14 | サーノフ コーポレイション | アクティブマトリックス発光ダイオードピクセル構造及び方法 |
| JP2005010683A (ja) * | 2003-06-20 | 2005-01-13 | Sanyo Electric Co Ltd | 表示装置 |
| JP2005010684A (ja) * | 2003-06-20 | 2005-01-13 | Sanyo Electric Co Ltd | 表示装置 |
| US7158105B2 (en) | 2002-08-30 | 2007-01-02 | Seiko Epson Corporation | Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus |
| CN100412932C (zh) * | 2003-08-21 | 2008-08-20 | 精工爱普生株式会社 | 电光学装置及电子机器 |
| US8254865B2 (en) | 2006-04-07 | 2012-08-28 | Belair Networks | System and method for frequency offsetting of information communicated in MIMO-based wireless networks |
| US8280337B2 (en) | 2006-04-07 | 2012-10-02 | Belair Networks Inc. | System and method for zero intermediate frequency filtering of information communicated in wireless networks |
-
1991
- 1991-12-06 JP JP3323452A patent/JPH05158429A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002514320A (ja) * | 1997-04-23 | 2002-05-14 | サーノフ コーポレイション | アクティブマトリックス発光ダイオードピクセル構造及び方法 |
| JP2001083924A (ja) * | 1999-09-08 | 2001-03-30 | Matsushita Electric Ind Co Ltd | 電流制御型発光素子の駆動回路および駆動方法 |
| US7158105B2 (en) | 2002-08-30 | 2007-01-02 | Seiko Epson Corporation | Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus |
| US7880690B2 (en) | 2002-08-30 | 2011-02-01 | Seiko Epson Corporation | Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus |
| JP2005010683A (ja) * | 2003-06-20 | 2005-01-13 | Sanyo Electric Co Ltd | 表示装置 |
| JP2005010684A (ja) * | 2003-06-20 | 2005-01-13 | Sanyo Electric Co Ltd | 表示装置 |
| CN100412932C (zh) * | 2003-08-21 | 2008-08-20 | 精工爱普生株式会社 | 电光学装置及电子机器 |
| US8254865B2 (en) | 2006-04-07 | 2012-08-28 | Belair Networks | System and method for frequency offsetting of information communicated in MIMO-based wireless networks |
| US8280337B2 (en) | 2006-04-07 | 2012-10-02 | Belair Networks Inc. | System and method for zero intermediate frequency filtering of information communicated in wireless networks |
| US8433254B2 (en) | 2006-04-07 | 2013-04-30 | Belair Networks Inc. | System and method for frequency offsetting of information communicated in MIMO-based wireless networks |
| US8447232B2 (en) | 2006-04-07 | 2013-05-21 | Belair Networks Inc. | System and method for frequency offsetting of information communicated in MIMO-based wireless networks |
| US8583066B2 (en) | 2006-04-07 | 2013-11-12 | Belair Networks Inc. | System and method for frequency offsetting of information communicated in MIMO-based wireless networks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005512444A (ja) | コンデンサを用いた高電圧レベルシフタ | |
| JP2005165102A5 (ja) | ||
| JPH01198823A (ja) | 入力回路 | |
| JPH08129360A (ja) | エレクトロルミネセンス表示装置 | |
| US4019178A (en) | CMOS drive system for liquid crystal display units | |
| JPH05158429A (ja) | 情報伝達回路 | |
| KR100363828B1 (ko) | 액정 표시 장치 | |
| JP3315286B2 (ja) | パルス倍電圧回路 | |
| JPH1062746A (ja) | 液晶駆動方法および液晶駆動回路 | |
| JP2758226B2 (ja) | 超音波診断装置 | |
| JP4406969B2 (ja) | Ｅｌ表示装置 | |
| JP2826404B2 (ja) | 半導体集積回路装置及び半導体集積回路装置のバーンイン試験方法 | |
| JP2001119071A (ja) | 自己走査型発光素子アレイの駆動回路 | |
| JPH0621540A (ja) | 発光素子駆動回路 | |
| KR940011995A (ko) | 표시장치의 구동회로와 구동방법 | |
| JP2614897B2 (ja) | キー入力装置 | |
| JPH05254172A (ja) | サーマルヘッド駆動用ｉｃ | |
| JP2508553B2 (ja) | 蛍光表示管の駆動回路 | |
| JPS59116792A (ja) | 液晶表示装置 | |
| JPH0433393B2 (ja) | ||
| KR940012389A (ko) | 반도체 메모리장치의 동작모드 선택회로 | |
| KR20050058872A (ko) | 반도체 메모리 장치의 입출력 회로 | |
| JPH02122719A (ja) | 半導体集積回路 | |
| JPH0421216B2 (ja) | ||
| JP2004056679A (ja) | 半導体集積回路 |