JPH05160732A - アナログ−デジタル変換器 - Google Patents
アナログ−デジタル変換器Info
- Publication number
- JPH05160732A JPH05160732A JP31944291A JP31944291A JPH05160732A JP H05160732 A JPH05160732 A JP H05160732A JP 31944291 A JP31944291 A JP 31944291A JP 31944291 A JP31944291 A JP 31944291A JP H05160732 A JPH05160732 A JP H05160732A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- capacitors
- avr
- analog
- voltage signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】本発明は電荷再配分型アナログーデジタル変換
器の回路面積及びサンプリング時間の増大を招くことな
く高分解能化を図ることを目的とする。 【構成】２n 個の単位容量を使用して２の重み付けに基
づく容量値を備えるように構成した複数の容量Ｃの一方
の端子にチョッパ型比較器１、他方の端子に逐次比較制
御部６で制御される切り替え回路４を接続し、各容量Ｃ
にはまずアナログ入力信号Ａinに応じた電荷を充電し、
次いで各容量Ｃに基準電圧信号ＡＶＲを順次入力してア
ナログ入力信号Ａinをデジタル信号に変換する変換器
で、容量Ｃには基準電圧信号ＡＶＲの１／２n の電圧の
第二の基準電圧信号ＡＶＲ２を出力する第二の基準電圧
発生回路５を接続し、基準電圧信号ＡＶＲによる変換後
に第二の基準電圧信号ＡＶＲ２に基づいて変換を行うよ
うに構成する。
器の回路面積及びサンプリング時間の増大を招くことな
く高分解能化を図ることを目的とする。 【構成】２n 個の単位容量を使用して２の重み付けに基
づく容量値を備えるように構成した複数の容量Ｃの一方
の端子にチョッパ型比較器１、他方の端子に逐次比較制
御部６で制御される切り替え回路４を接続し、各容量Ｃ
にはまずアナログ入力信号Ａinに応じた電荷を充電し、
次いで各容量Ｃに基準電圧信号ＡＶＲを順次入力してア
ナログ入力信号Ａinをデジタル信号に変換する変換器
で、容量Ｃには基準電圧信号ＡＶＲの１／２n の電圧の
第二の基準電圧信号ＡＶＲ２を出力する第二の基準電圧
発生回路５を接続し、基準電圧信号ＡＶＲによる変換後
に第二の基準電圧信号ＡＶＲ２に基づいて変換を行うよ
うに構成する。
Description
【０００１】
【産業上の利用分野】この発明は電荷再配分方式による
逐次比較型アナログーデジタル変換器に関するものであ
る。
逐次比較型アナログーデジタル変換器に関するものであ
る。
【０００２】近年、マイコンの処理能力の向上にともな
って内蔵されるアナログーデジタル変換器の高分解能化
が要請されている。そして、電荷再配分方式による逐次
比較型アナログーデジタル変換器においても回路面積の
増大を防止しながら高分解能化を図ることが要請されて
いる。
って内蔵されるアナログーデジタル変換器の高分解能化
が要請されている。そして、電荷再配分方式による逐次
比較型アナログーデジタル変換器においても回路面積の
増大を防止しながら高分解能化を図ることが要請されて
いる。
【０００３】
【従来の技術】４ビットの電荷再配分型アナログーデジ
タル変換器の従来例を図３に従って説明すると、容量Ｃ
１〜Ｃ５はその容量値が２の重み付けによる値で設定さ
れ、その容量値の比率は８：４：２：１：１に設定され
ている。すなわち、容量Ｃ５，Ｃ４は一つの単位容量１
ｃで構成され、容量Ｃ３は二つの単位容量２ｃで構成さ
れ、容量Ｃ２は４つの単位容量４ｃで構成され、容量Ｃ
１は８つの単位容量８ｃで構成されて計１６個の容量群
で構成されている。
タル変換器の従来例を図３に従って説明すると、容量Ｃ
１〜Ｃ５はその容量値が２の重み付けによる値で設定さ
れ、その容量値の比率は８：４：２：１：１に設定され
ている。すなわち、容量Ｃ５，Ｃ４は一つの単位容量１
ｃで構成され、容量Ｃ３は二つの単位容量２ｃで構成さ
れ、容量Ｃ２は４つの単位容量４ｃで構成され、容量Ｃ
１は８つの単位容量８ｃで構成されて計１６個の容量群
で構成されている。
【０００４】各容量Ｃ１〜Ｃ５の一方の端子はチョッパ
型比較器１に接続されている。そのチョッパ型比較器１
はインバータ回路２と同インバータ回路２に対し並列に
接続されるＮチャネルＭＯＳトランジスタＴrcとで構成
され、同チョッパ型比較器１の出力信号ＯＵＴが入力さ
れる逐次比較制御部（図示しない）の動作に基づいてト
ランジスタＴrcのオン・オフ動作が制御される。
型比較器１に接続されている。そのチョッパ型比較器１
はインバータ回路２と同インバータ回路２に対し並列に
接続されるＮチャネルＭＯＳトランジスタＴrcとで構成
され、同チョッパ型比較器１の出力信号ＯＵＴが入力さ
れる逐次比較制御部（図示しない）の動作に基づいてト
ランジスタＴrcのオン・オフ動作が制御される。
【０００５】前記各容量Ｃ１〜Ｃ５の他方の端子は前記
逐次比較制御部により制御される切り替え回路３ａ〜３
ｅに接続され、それぞれ基準電源電圧ＡＶＲと、同基準
電源電圧ＡＶＲとグランドＧのレベルとの間で変動する
アナログ入力信号Ａinと、グランドＧとのいずれかのレ
ベルが入力されるように切り替えられる。
逐次比較制御部により制御される切り替え回路３ａ〜３
ｅに接続され、それぞれ基準電源電圧ＡＶＲと、同基準
電源電圧ＡＶＲとグランドＧのレベルとの間で変動する
アナログ入力信号Ａinと、グランドＧとのいずれかのレ
ベルが入力されるように切り替えられる。
【０００６】上記のように構成されたアナログーデジタ
ル変換器の動作を説明すると、まず前記逐次比較制御部
の制御に基づいて切り替え回路３ａ〜３ｅはアナログ入
力信号Ａinに接続されてサンプリング動作が行われ、各
容量Ｃ１〜Ｃ５にはその容量値に応じた電荷が蓄積され
る。このとき、前記トランジスタＴrcはオンされて各容
量Ｃ１〜Ｃ５のチョッパ型比較器１側端子は同チョッパ
型比較器１のしきい値Ｖthに維持されているので、各容
量Ｃ１〜Ｃ５はそのしきい値Ｖthとアナログ入力信号Ａ
inとの差電圧に基づいて充電され、各容量Ｃ１〜Ｃ５の
チョッパ型比較器１側の電極にはマイナスの電荷が蓄積
される。
ル変換器の動作を説明すると、まず前記逐次比較制御部
の制御に基づいて切り替え回路３ａ〜３ｅはアナログ入
力信号Ａinに接続されてサンプリング動作が行われ、各
容量Ｃ１〜Ｃ５にはその容量値に応じた電荷が蓄積され
る。このとき、前記トランジスタＴrcはオンされて各容
量Ｃ１〜Ｃ５のチョッパ型比較器１側端子は同チョッパ
型比較器１のしきい値Ｖthに維持されているので、各容
量Ｃ１〜Ｃ５はそのしきい値Ｖthとアナログ入力信号Ａ
inとの差電圧に基づいて充電され、各容量Ｃ１〜Ｃ５の
チョッパ型比較器１側の電極にはマイナスの電荷が蓄積
される。
【０００７】次いで、前記逐次比較制御部の制御に基づ
いてトランジスタＴrcがオフされるとともに「ビット
０」から「ビット３」の４ビットのうち、最上位ビット
すなわち「ビット３」の判定を行うために切り替え回路
３ａは基準電源電圧ＡＶＲに接続され、切り替え回路３
ｂ〜３ｅはグランドＧに接続される。
いてトランジスタＴrcがオフされるとともに「ビット
０」から「ビット３」の４ビットのうち、最上位ビット
すなわち「ビット３」の判定を行うために切り替え回路
３ａは基準電源電圧ＡＶＲに接続され、切り替え回路３
ｂ〜３ｅはグランドＧに接続される。
【０００８】すると、各容量Ｃ１〜Ｃ５のチョッパ型比
較器１側の電極において容量Ｃ２〜Ｃ５に蓄積されてい
るマイナス電荷が容量Ｃ１に移動する。すなわち、この
動作ではサンプリングされたアナログ入力信号Ａinが基
準電源電圧ＡＶＲの１／２のレベルより高いか否かが判
定され、アナログ入力信号Ａinが基準電源電圧ＡＶＲの
１／２のレベルより高い場合には容量Ｃ１は容量Ｃ２〜
Ｃ５に蓄積されているマイナス電荷を吸収しきれないの
で、チョッパ型比較器１の入力レベルはそのしきい値Ｖ
thより低下し、同チョッパ型比較器１はＨレベルの信号
を前記逐次比較制御部に出力する。
較器１側の電極において容量Ｃ２〜Ｃ５に蓄積されてい
るマイナス電荷が容量Ｃ１に移動する。すなわち、この
動作ではサンプリングされたアナログ入力信号Ａinが基
準電源電圧ＡＶＲの１／２のレベルより高いか否かが判
定され、アナログ入力信号Ａinが基準電源電圧ＡＶＲの
１／２のレベルより高い場合には容量Ｃ１は容量Ｃ２〜
Ｃ５に蓄積されているマイナス電荷を吸収しきれないの
で、チョッパ型比較器１の入力レベルはそのしきい値Ｖ
thより低下し、同チョッパ型比較器１はＨレベルの信号
を前記逐次比較制御部に出力する。
【０００９】一方、アナログ入力信号Ａinが基準電源電
圧ＡＶＲの１／２のレベルより低い場合には容量Ｃ１は
容量Ｃ２〜Ｃ５に蓄積されているマイナス電荷を吸収し
きってチョッパ型比較器１の入力レベルをそのしきい値
Ｖthより上昇させるので、同チョッパ型比較器１はＬレ
ベルの信号を前記逐次比較制御部に出力する。
圧ＡＶＲの１／２のレベルより低い場合には容量Ｃ１は
容量Ｃ２〜Ｃ５に蓄積されているマイナス電荷を吸収し
きってチョッパ型比較器１の入力レベルをそのしきい値
Ｖthより上昇させるので、同チョッパ型比較器１はＬレ
ベルの信号を前記逐次比較制御部に出力する。
【００１０】次いで、「ビット２」の判定動作を行うた
めに前記判定動作によりサンプリングされたアナログ入
力信号Ａinが基準電源電圧ＡＶＲの１／２のレベルより
高い場合には切り替え回路３ａを基準電源電圧ＡＶＲに
接続し、低い場合には切り替え回路３ａをグランドＧに
接続した状態で切り替え回路３ｂを基準電源電圧ＡＶＲ
に接続し、サンプリングされたアナログ入力信号Ａinが
基準電源電圧ＡＶＲの３／４のレベルより高いか否か、
あるいは１／４のレベルより高いか否かが判定される。
めに前記判定動作によりサンプリングされたアナログ入
力信号Ａinが基準電源電圧ＡＶＲの１／２のレベルより
高い場合には切り替え回路３ａを基準電源電圧ＡＶＲに
接続し、低い場合には切り替え回路３ａをグランドＧに
接続した状態で切り替え回路３ｂを基準電源電圧ＡＶＲ
に接続し、サンプリングされたアナログ入力信号Ａinが
基準電源電圧ＡＶＲの３／４のレベルより高いか否か、
あるいは１／４のレベルより高いか否かが判定される。
【００１１】次いで、同様にして「ビット１」の判定動
作を行うために切り替え回路３ｃを基準電源電圧ＡＶＲ
に接続し、切り替え回路３ａ，３ｂは前記判定結果に基
づいて基準電源電圧ＡＶＲあるいはグランドＧに接続す
ることにより、サンプリングされたアナログ入力信号Ａ
inが８分割された基準電源電圧ＡＶＲのどの範囲に含ま
れるかが判定される。
作を行うために切り替え回路３ｃを基準電源電圧ＡＶＲ
に接続し、切り替え回路３ａ，３ｂは前記判定結果に基
づいて基準電源電圧ＡＶＲあるいはグランドＧに接続す
ることにより、サンプリングされたアナログ入力信号Ａ
inが８分割された基準電源電圧ＡＶＲのどの範囲に含ま
れるかが判定される。
【００１２】次いで、同様にして「ビット０」の判定動
作を行うために切り替え回路３ｄを基準電源電圧ＡＶＲ
に接続し、切り替え回路３ａ，３ｂ，３ｃは前記判定結
果に基づいて基準電源電圧ＡＶＲあるいはグランドＧに
接続することにより、サンプリングされたアナログ入力
信号Ａinが１６分割された基準電源電圧ＡＶＲのどの範
囲に含まれるかが判定される。
作を行うために切り替え回路３ｄを基準電源電圧ＡＶＲ
に接続し、切り替え回路３ａ，３ｂ，３ｃは前記判定結
果に基づいて基準電源電圧ＡＶＲあるいはグランドＧに
接続することにより、サンプリングされたアナログ入力
信号Ａinが１６分割された基準電源電圧ＡＶＲのどの範
囲に含まれるかが判定される。
【００１３】このようにしてアナログ入力信号Ａinが４
ビットのデジタル信号として逐次比較制御部内のレジス
タに順次格納され、同逐次比較制御部から４ビットのデ
ジタル出力信号として出力される。
ビットのデジタル信号として逐次比較制御部内のレジス
タに順次格納され、同逐次比較制御部から４ビットのデ
ジタル出力信号として出力される。
【００１４】
【発明が解決しようとする課題】上記のようなデジタル
ーアナログ変換器では４ビットのデジタルーアナログ変
換を行うために１６個の単位容量が必要となり、ｎビッ
トの場合には２n 個の単位容量が必要となる。従って、
高分解能化を図るためにデジタル出力信号のビット数を
増大させようとすると必要な単位容量の数が増大して、
アナログ入力信号Ａinをサンプリングするために要する
時間が増大するとともに、回路面積も増大するという問
題点がある。
ーアナログ変換器では４ビットのデジタルーアナログ変
換を行うために１６個の単位容量が必要となり、ｎビッ
トの場合には２n 個の単位容量が必要となる。従って、
高分解能化を図るためにデジタル出力信号のビット数を
増大させようとすると必要な単位容量の数が増大して、
アナログ入力信号Ａinをサンプリングするために要する
時間が増大するとともに、回路面積も増大するという問
題点がある。
【００１５】この発明の目的は、回路面積及びサンプリ
ング時間の増大を招くことなく高分解能化を図り得るデ
ジタル−アナログ変換器を提供することにある。
ング時間の増大を招くことなく高分解能化を図り得るデ
ジタル−アナログ変換器を提供することにある。
【００１６】
【課題を解決するための手段】図１は本発明の原理説明
図である。すなわち、２n 個の単位容量を使用して２の
重み付けに基づく容量値を備えるように構成された複数
の容量Ｃの一方の端子にチョッパ型比較器１を接続し、
他方の端子には逐次比較制御部６で制御される切り替え
回路４を接続し、前記各容量Ｃには前記切り替え回路４
を介してまずアナログ入力信号Ａinを入力して該アナロ
グ入力信号Ａinに応じた電荷を充電し、次いで前記逐次
比較制御部６の制御に基づいて前記各容量Ｃに前記切り
替え回路４を介して基準電圧信号ＡＶＲを順次入力して
前記チョッパ型比較器１で前記アナログ入力信号Ａinを
デジタル信号に変換する電荷再配分型アナログーデジタ
ル変換器で、前記複数の容量Ｃには前記切り替え回路４
を介して前記基準電圧信号ＡＶＲの１／２n の電圧の第
二の基準電圧信号ＡＶＲ２を出力する第二の基準電圧発
生回路５を接続し、前記基準電圧信号ＡＶＲによるデジ
タルーアナログ変換後に前記切り替え回路４を介して前
記第二の基準電圧信号ＡＶＲ２に基づいてデジタルーア
ナログ変換を行うようにしている。
図である。すなわち、２n 個の単位容量を使用して２の
重み付けに基づく容量値を備えるように構成された複数
の容量Ｃの一方の端子にチョッパ型比較器１を接続し、
他方の端子には逐次比較制御部６で制御される切り替え
回路４を接続し、前記各容量Ｃには前記切り替え回路４
を介してまずアナログ入力信号Ａinを入力して該アナロ
グ入力信号Ａinに応じた電荷を充電し、次いで前記逐次
比較制御部６の制御に基づいて前記各容量Ｃに前記切り
替え回路４を介して基準電圧信号ＡＶＲを順次入力して
前記チョッパ型比較器１で前記アナログ入力信号Ａinを
デジタル信号に変換する電荷再配分型アナログーデジタ
ル変換器で、前記複数の容量Ｃには前記切り替え回路４
を介して前記基準電圧信号ＡＶＲの１／２n の電圧の第
二の基準電圧信号ＡＶＲ２を出力する第二の基準電圧発
生回路５を接続し、前記基準電圧信号ＡＶＲによるデジ
タルーアナログ変換後に前記切り替え回路４を介して前
記第二の基準電圧信号ＡＶＲ２に基づいてデジタルーア
ナログ変換を行うようにしている。
【００１７】
【作用】アナログ入力信号Ａinにより各容量Ｃに蓄積さ
れた電荷と基準電圧信号ＡＶＲに基づいてまずアナログ
ーデジタル変換を行い、次いで第二の基準電圧信号ＡＶ
Ｒ２に基づいて同様にアナログーデジタル変換を行う
と、２n 個の単位容量で２ｎビットの分解能が得られ
る。
れた電荷と基準電圧信号ＡＶＲに基づいてまずアナログ
ーデジタル変換を行い、次いで第二の基準電圧信号ＡＶ
Ｒ２に基づいて同様にアナログーデジタル変換を行う
と、２n 個の単位容量で２ｎビットの分解能が得られ
る。
【００１８】
【実施例】以下、この発明を具体化した一実施例を図２
に従って説明する。なお、前記従来例と同一構成部分は
同一符号を付して説明する。
に従って説明する。なお、前記従来例と同一構成部分は
同一符号を付して説明する。
【００１９】容量Ｃ６〜Ｃ８はその容量値が２の重み付
けによる値で設定され、その容量値の比率は２：１：１
に設定されている。すなわち、容量Ｃ７，Ｃ８は一つの
単位容量１ｃで構成され、容量Ｃ６は二つの単位容量２
ｃで構成されて計４個の容量群で構成されている。
けによる値で設定され、その容量値の比率は２：１：１
に設定されている。すなわち、容量Ｃ７，Ｃ８は一つの
単位容量１ｃで構成され、容量Ｃ６は二つの単位容量２
ｃで構成されて計４個の容量群で構成されている。
【００２０】各容量Ｃ６〜Ｃ８の一方の端子は前記従来
例と同様なチョッパ型比較器１に接続され、逐次比較制
御部の動作に基づいてトランジスタＴrcのオン・オフ動
作が制御される。
例と同様なチョッパ型比較器１に接続され、逐次比較制
御部の動作に基づいてトランジスタＴrcのオン・オフ動
作が制御される。
【００２１】前記各容量Ｃ６〜Ｃ８の他方の端子は前記
逐次比較制御部により制御される切り替え回路４ａ〜４
ｃに接続され、それぞれ基準電源電圧ＡＶＲと、同基準
電源電圧ＡＶＲとグランドＧのレベルとの間で変動する
アナログ入力信号Ａinと、グランドＧと、第二の基準電
源電圧ＡＶＲ２のいずれかのレベルが入力されるように
切り替えられる。
逐次比較制御部により制御される切り替え回路４ａ〜４
ｃに接続され、それぞれ基準電源電圧ＡＶＲと、同基準
電源電圧ＡＶＲとグランドＧのレベルとの間で変動する
アナログ入力信号Ａinと、グランドＧと、第二の基準電
源電圧ＡＶＲ２のいずれかのレベルが入力されるように
切り替えられる。
【００２２】第二の基準電源電圧ＡＶＲ２は第二の基準
電圧発生回路５から供給され、その第二の基準電圧発生
回路５は抵抗値が３：１の抵抗Ｒ１，Ｒ２で基準電源電
圧ＡＶＲを分圧して基準電源電圧ＡＶＲの１／４の電圧
レベルの第二の基準電源電圧ＡＶＲ２を出力している。
電圧発生回路５から供給され、その第二の基準電圧発生
回路５は抵抗値が３：１の抵抗Ｒ１，Ｒ２で基準電源電
圧ＡＶＲを分圧して基準電源電圧ＡＶＲの１／４の電圧
レベルの第二の基準電源電圧ＡＶＲ２を出力している。
【００２３】上記のように構成されたアナログーデジタ
ル変換器の動作を説明すると、まず前記逐次比較制御部
の制御に基づいて切り替え回路４ａ〜４ｃはアナログ入
力信号Ａinに接続されてサンプリング動作が行われ、各
容量Ｃ６〜Ｃ８にはその容量値に応じた電荷が蓄積され
る。このとき、前記トランジスタＴrcはオンされて各容
量Ｃ１〜Ｃ５のチョッパ型比較器１側端子は同チョッパ
型比較器１のしきい値Ｖthに維持されているので、各容
量Ｃ６〜Ｃ８はそのしきい値Ｖthとアナログ入力信号Ａ
inとの差電圧に基づいて充電され、各容量Ｃ６〜Ｃ８の
チョッパ型比較器１側の電極にはマイナスの電荷が蓄積
される。
ル変換器の動作を説明すると、まず前記逐次比較制御部
の制御に基づいて切り替え回路４ａ〜４ｃはアナログ入
力信号Ａinに接続されてサンプリング動作が行われ、各
容量Ｃ６〜Ｃ８にはその容量値に応じた電荷が蓄積され
る。このとき、前記トランジスタＴrcはオンされて各容
量Ｃ１〜Ｃ５のチョッパ型比較器１側端子は同チョッパ
型比較器１のしきい値Ｖthに維持されているので、各容
量Ｃ６〜Ｃ８はそのしきい値Ｖthとアナログ入力信号Ａ
inとの差電圧に基づいて充電され、各容量Ｃ６〜Ｃ８の
チョッパ型比較器１側の電極にはマイナスの電荷が蓄積
される。
【００２４】次いで、前記逐次比較制御部の制御に基づ
いてトランジスタＴrcがオフされるとともに最上位ビッ
トすなわち「ビット３」の判定を行うために切り替え回
路４ａは第一の基準電源電圧ＡＶＲに接続され、切り替
え回路４ｂ〜４ｃはグランドＧに接続される。すると、
前期従来例と同様な動作により各容量Ｃ６〜Ｃ８のチョ
ッパ型比較器１側の電極において容量Ｃ７，Ｃ８に蓄積
されているマイナス電荷が容量Ｃ６に移動し、サンプリ
ングされたアナログ入力信号Ａinが基準電源電圧ＡＶＲ
の１／２のレベルより高いか否かが判定される。
いてトランジスタＴrcがオフされるとともに最上位ビッ
トすなわち「ビット３」の判定を行うために切り替え回
路４ａは第一の基準電源電圧ＡＶＲに接続され、切り替
え回路４ｂ〜４ｃはグランドＧに接続される。すると、
前期従来例と同様な動作により各容量Ｃ６〜Ｃ８のチョ
ッパ型比較器１側の電極において容量Ｃ７，Ｃ８に蓄積
されているマイナス電荷が容量Ｃ６に移動し、サンプリ
ングされたアナログ入力信号Ａinが基準電源電圧ＡＶＲ
の１／２のレベルより高いか否かが判定される。
【００２５】そして、アナログ入力信号Ａinが基準電源
電圧ＡＶＲの１／２のレベルより高い場合には容量Ｃ６
は容量Ｃ７，Ｃ８に蓄積されているマイナス電荷を吸収
しきれないので、チョッパ型比較器１はＨレベルの信号
を前記逐次比較制御部に出力し、アナログ入力信号Ａin
が基準電源電圧ＡＶＲの１／２のレベルより低い場合に
は容量Ｃ６は容量Ｃ７，Ｃ８に蓄積されているマイナス
電荷を吸収しきってチョッパ型比較器１はＬレベルの信
号を前記逐次比較制御部に出力する。
電圧ＡＶＲの１／２のレベルより高い場合には容量Ｃ６
は容量Ｃ７，Ｃ８に蓄積されているマイナス電荷を吸収
しきれないので、チョッパ型比較器１はＨレベルの信号
を前記逐次比較制御部に出力し、アナログ入力信号Ａin
が基準電源電圧ＡＶＲの１／２のレベルより低い場合に
は容量Ｃ６は容量Ｃ７，Ｃ８に蓄積されているマイナス
電荷を吸収しきってチョッパ型比較器１はＬレベルの信
号を前記逐次比較制御部に出力する。
【００２６】次いで、「ビット２」の判定動作を行うた
めに前記判定動作によりサンプリングされたアナログ入
力信号Ａinが基準電源電圧ＡＶＲの１／２のレベルより
高い場合には切り替え回路４ａを基準電源電圧ＡＶＲに
接続し、低い場合には切り替え回路４ａをグランドＧに
接続した状態で切り替え回路４ｂを第一の基準電源電圧
ＡＶＲに接続し、サンプリングされたアナログ入力信号
Ａinが基準電源電圧ＡＶＲの３／４のレベルより高いか
否か、あるいは１／４のレベルより高いか否かが判定さ
れる。
めに前記判定動作によりサンプリングされたアナログ入
力信号Ａinが基準電源電圧ＡＶＲの１／２のレベルより
高い場合には切り替え回路４ａを基準電源電圧ＡＶＲに
接続し、低い場合には切り替え回路４ａをグランドＧに
接続した状態で切り替え回路４ｂを第一の基準電源電圧
ＡＶＲに接続し、サンプリングされたアナログ入力信号
Ａinが基準電源電圧ＡＶＲの３／４のレベルより高いか
否か、あるいは１／４のレベルより高いか否かが判定さ
れる。
【００２７】次いで、同様にして「ビット１」の判定動
作を行うために切り替え回路４ａを第二の基準電源電圧
ＡＶＲ２に接続した状態で切り替え回路４ｂ，４ｃをグ
ランドＧに接続すると、前記「ビット３」の判定動作と
同様な動作により前記「ビット３」，「ビット２」の判
定結果に基づいてサンプリングされたアナログ入力信号
Ａinが基準電源電圧ＡＶＲの７／８のレベルより高いか
否か、あるいは５／８のレベルより高いか否か、あるい
は３／８のレベルより高いか否か、あるいは１／８のレ
ベルより高いか否か、すなわちサンプリングされたアナ
ログ入力信号Ａinが８分割された基準電源電圧ＡＶＲの
どの範囲に含まれるかが判定される。
作を行うために切り替え回路４ａを第二の基準電源電圧
ＡＶＲ２に接続した状態で切り替え回路４ｂ，４ｃをグ
ランドＧに接続すると、前記「ビット３」の判定動作と
同様な動作により前記「ビット３」，「ビット２」の判
定結果に基づいてサンプリングされたアナログ入力信号
Ａinが基準電源電圧ＡＶＲの７／８のレベルより高いか
否か、あるいは５／８のレベルより高いか否か、あるい
は３／８のレベルより高いか否か、あるいは１／８のレ
ベルより高いか否か、すなわちサンプリングされたアナ
ログ入力信号Ａinが８分割された基準電源電圧ＡＶＲの
どの範囲に含まれるかが判定される。
【００２８】次いで、同様にして「ビット０」の判定動
作を行うために前記判定結果に基づいて切り替え回路４
ａを第二の基準電源電圧ＡＶＲ２若しくはグランドＧに
接続した状態で、切り替え回路４ｂが第二の基準電源電
圧ＡＶＲ２に接続され、サンプリングされたアナログ入
力信号Ａinが１６分割された基準電源電圧ＡＶＲのどの
範囲に含まれるかが判定される。
作を行うために前記判定結果に基づいて切り替え回路４
ａを第二の基準電源電圧ＡＶＲ２若しくはグランドＧに
接続した状態で、切り替え回路４ｂが第二の基準電源電
圧ＡＶＲ２に接続され、サンプリングされたアナログ入
力信号Ａinが１６分割された基準電源電圧ＡＶＲのどの
範囲に含まれるかが判定される。
【００２９】このようにしてアナログ入力信号Ａinが４
ビットのデジタル信号として逐次比較制御部内のレジス
タに順次格納され、同逐次比較制御部から４ビットのデ
ジタル出力信号として出力される。
ビットのデジタル信号として逐次比較制御部内のレジス
タに順次格納され、同逐次比較制御部から４ビットのデ
ジタル出力信号として出力される。
【００３０】以上のようにこのデジタル−アナログ変換
器では前記従来例では２ビット構成に相当する計４個の
単位容量を使用し、基準電源電圧ＡＶＲの１／４の電圧
レベルを第二の基準電源電圧ＡＶＲ２として供給するこ
とにより４ビットのデジタル出力信号を得ることができ
る。すなわち、前記従来例ではｎビットのデジタル出力
信号を出力するために必要な２n 個の単位容量を使用
し、基準電源電圧ＡＶＲの１／２n の電圧レベルを第二
の基準電源電圧ＡＶＲ２として供給することにより２ｎ
ビットのデジタル出力信号を得ることができる。
器では前記従来例では２ビット構成に相当する計４個の
単位容量を使用し、基準電源電圧ＡＶＲの１／４の電圧
レベルを第二の基準電源電圧ＡＶＲ２として供給するこ
とにより４ビットのデジタル出力信号を得ることができ
る。すなわち、前記従来例ではｎビットのデジタル出力
信号を出力するために必要な２n 個の単位容量を使用
し、基準電源電圧ＡＶＲの１／２n の電圧レベルを第二
の基準電源電圧ＡＶＲ２として供給することにより２ｎ
ビットのデジタル出力信号を得ることができる。
【００３１】従って、前記従来例に対し同一個数の単位
容量を使用した場合には、２倍の分解能を備えながらサ
ンプリング時間の増大及び回路面積の増大を防止し得る
デジタル−アナログ変換器を構成することができる。
容量を使用した場合には、２倍の分解能を備えながらサ
ンプリング時間の増大及び回路面積の増大を防止し得る
デジタル−アナログ変換器を構成することができる。
【００３２】
【発明の効果】以上詳述したように、この発明は回路面
積及びサンプリング時間の増大を招くことなく高分解能
化を図り得る電荷再配分型デジタル−アナログ変換器を
提供することができる優れた効果を発揮する。
積及びサンプリング時間の増大を招くことなく高分解能
化を図り得る電荷再配分型デジタル−アナログ変換器を
提供することができる優れた効果を発揮する。
【図１】本発明の原理説明図である。
【図２】本発明の一実施例を示す回路図である。
【図３】従来例を示す回路図である。
１ チョッパ型比較器 ４ 切り替え回路 ５ 第二の基準電圧発生回路 ６ 逐次比較制御部 ＡＶＲ 基準電源電圧 ＡＶＲ２ 第二の基準電源電圧 Ｃ 容量 Ａin アナログ入力信号
Claims (1)
- 【請求項１】 ２n 個の単位容量を使用して２の重み付
けに基づく容量値を備えた複数の容量（Ｃ）の一方の端
子にチョッパ型比較器（１）を接続し、他方の端子には
逐次比較制御部（６）で制御される切り替え回路（４）
を接続し、前記各容量（Ｃ）には前記切り替え回路
（４）を介してまずアナログ入力信号（Ａin）を入力し
て該アナログ入力信号（Ａin）に応じた電荷を充電し、
次いで前記逐次比較制御部（６）の制御に基づいて前記
各容量（Ｃ）に前記切り替え回路（４）を介して基準電
圧信号（ＡＶＲ）を順次入力して前記チョッパ型比較器
（１）で前記アナログ入力信号（Ａin）をデジタル信号
に変換する電荷再配分型アナログーデジタル変換器であ
って、 前記複数の容量（Ｃ）には前記切り替え回路（４）を介
して前記基準電圧信号（ＡＶＲ）の１／２n の電圧の第
二の基準電圧信号（ＡＶＲ２）を出力する第二の基準電
圧発生回路（５）を接続し、前記基準電圧信号（ＡＶ
Ｒ）によるデジタルーアナログ変換後に前記切り替え回
路（４）を介して前記第二の基準電圧信号（ＡＶＲ２）
に基づいてデジタルーアナログ変換を行うことを特徴と
するアナログーデジタル変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31944291A JPH05160732A (ja) | 1991-12-03 | 1991-12-03 | アナログ−デジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31944291A JPH05160732A (ja) | 1991-12-03 | 1991-12-03 | アナログ−デジタル変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160732A true JPH05160732A (ja) | 1993-06-25 |
Family
ID=18110248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31944291A Withdrawn JPH05160732A (ja) | 1991-12-03 | 1991-12-03 | アナログ−デジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160732A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012147587A (ja) * | 2011-01-12 | 2012-08-02 | Lapis Semiconductor Co Ltd | 半導体回路、電池監視システム、診断プログラム、及び診断方法 |
-
1991
- 1991-12-03 JP JP31944291A patent/JPH05160732A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012147587A (ja) * | 2011-01-12 | 2012-08-02 | Lapis Semiconductor Co Ltd | 半導体回路、電池監視システム、診断プログラム、及び診断方法 |
| US8922169B2 (en) | 2011-01-12 | 2014-12-30 | Lapis Semiconductor Co., Ltd. | Semiconductor circuit, battery cell monitoring system, computer readable medium storing diagnostic program and diagnostic method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426431A (en) | Analog/digital converter | |
| US7903018B2 (en) | Analog/digital converter assembly and corresponding method | |
| US7796079B2 (en) | Charge redistribution successive approximation analog-to-digital converter and related operating method | |
| US20200228132A1 (en) | Analog-to-digital converter device | |
| CN109474278A (zh) | 基于电荷再分配的超低功耗逐次逼近型模数转换器 | |
| CN108306644A (zh) | 基于10位超低功耗逐次逼近型模数转换器前端电路 | |
| US5920275A (en) | Analog-to-digital converter using weighted capacitor array and interpolating comparator | |
| US11050432B2 (en) | Pseudo differential analog-to-digital converter | |
| CN112042128B (zh) | 电容式模数转换器、模数转换系统、芯片及设备 | |
| CN113904686B (zh) | 一种用于低功耗sar adc中的控制电路 | |
| CN119030544B (zh) | 一种自适应模数转换装置及纳米孔生物检测系统 | |
| KR102089872B1 (ko) | 커패시터가 직렬로 연결된 d/a 변환기를 사용한 축차 근사 a/d변환기 | |
| JP2001267925A (ja) | 逐次比較型ａｄ変換器 | |
| CN109802680B (zh) | 一种基于分数基准的电容阵列及模数转换器 | |
| JPS6011491B2 (ja) | Ａｄ変換回路 | |
| JPH05160732A (ja) | アナログ−デジタル変換器 | |
| CN110474643A (zh) | 具有反冲线性化的逐次逼近寄存器模/数转换器 | |
| JPH036126A (ja) | 高速アナログ―デジタル変換器 | |
| JPS6177430A (ja) | アナログ・デジタル変換器 | |
| CN109936370A (zh) | 一种应用于sar adc的低功耗开关算法 | |
| JPH0636057A (ja) | １チップマイクロコンピュータ | |
| JP2002314419A (ja) | Ａ／ｄ変換回路 | |
| US4791405A (en) | Data converter for directly providing outputs in two's complement code | |
| CN109768800B (zh) | 一种基于电荷再分配的超低功耗逐次逼近型模数转换器 | |
| JPH09214344A (ja) | アナログデイジタル変換回路及びデイジタルアナログ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |