JPH051615B2 - - Google Patents
Info
- Publication number
- JPH051615B2 JPH051615B2 JP59083118A JP8311884A JPH051615B2 JP H051615 B2 JPH051615 B2 JP H051615B2 JP 59083118 A JP59083118 A JP 59083118A JP 8311884 A JP8311884 A JP 8311884A JP H051615 B2 JPH051615 B2 JP H051615B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- pure water
- semiconductor
- static electricity
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Weting (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は、半導体装置の製造方法及びその製造
装置に関し、特に半導体基板を純水中で処理する
工程を有する半導体装置の製造方法及びその製造
装置に関する。
装置に関し、特に半導体基板を純水中で処理する
工程を有する半導体装置の製造方法及びその製造
装置に関する。
（従来技術）
近年、半導体装置は高密度化、高速化を計る為
に、微細パターン化が進むとともに、非常に薄い
絶縁膜を用いる技術が利用されている。これらの
薄い絶縁膜を用いる為に、半導体装置の絶縁耐圧
低下を招き、静電気等による半導体装置の破壊が
問題となつてきている。
に、微細パターン化が進むとともに、非常に薄い
絶縁膜を用いる技術が利用されている。これらの
薄い絶縁膜を用いる為に、半導体装置の絶縁耐圧
低下を招き、静電気等による半導体装置の破壊が
問題となつてきている。
特にMOS型ダイナミツクRAM等では、容量部
分に電荷を蓄え、この電荷を信号として取扱つて
いるが、高密度化が進み、パターンが微細になつ
ても、出来るだけ多くの電荷を蓄積し大きな信号
量を取り出す為に非常に薄い絶縁膜を利用してい
る。
分に電荷を蓄え、この電荷を信号として取扱つて
いるが、高密度化が進み、パターンが微細になつ
ても、出来るだけ多くの電荷を蓄積し大きな信号
量を取り出す為に非常に薄い絶縁膜を利用してい
る。
従来よりMOS型半導体装置では静電気等によ
る半導体装置の破壊を防ぐため半導体装置の製造
工程では一般に後工程と呼ばれている半導体装置
の組立、選別工程においては充分な静電気に対す
る保護対策が行なわれてきた。しかし前記した非
常に薄い絶縁膜を利用しているMOS型ダイナミ
ツクRAM等では後工程で対策をとつても製品歩
留りはなかなか向上しないという問題が発生し
た。
る半導体装置の破壊を防ぐため半導体装置の製造
工程では一般に後工程と呼ばれている半導体装置
の組立、選別工程においては充分な静電気に対す
る保護対策が行なわれてきた。しかし前記した非
常に薄い絶縁膜を利用しているMOS型ダイナミ
ツクRAM等では後工程で対策をとつても製品歩
留りはなかなか向上しないという問題が発生し
た。
（発明の目的）
本発明の目的は、上記した欠点を除去し、半導
体装置の製造工程において、静電気の発生をほと
んど無くし、この静電気による絶縁膜の破壊を防
ぎ、高密度な半導体装置の製造歩留りを飛躍的に
向上させることができる半導体装置の製造方法及
びその製造装置を提供することにある。
体装置の製造工程において、静電気の発生をほと
んど無くし、この静電気による絶縁膜の破壊を防
ぎ、高密度な半導体装置の製造歩留りを飛躍的に
向上させることができる半導体装置の製造方法及
びその製造装置を提供することにある。
（発明の構成）
本発明の第１の発明の半導体装置の製造方法
は、半導体基板を純水中で処理し純水中より引き
上げる工程において、純水中より前記半導体基板
を電離されたクリーンエア雰囲気内で引き上げる
ことにより構成される。
は、半導体基板を純水中で処理し純水中より引き
上げる工程において、純水中より前記半導体基板
を電離されたクリーンエア雰囲気内で引き上げる
ことにより構成される。
また、本発明の第２の発明の半導体装置の製造
装置は、半導体基板を純水中で処理する工程を含
む半導体装置の製造装置において、前記半導体基
板を純水処理する半導体基板純水処理部と、クリ
ーンエアを電離させる電離手段と、半導体基板引
き上げ部を電離されたクリーンエア雰囲気とする
雰囲気調整手段とを含んで構成される。
装置は、半導体基板を純水中で処理する工程を含
む半導体装置の製造装置において、前記半導体基
板を純水処理する半導体基板純水処理部と、クリ
ーンエアを電離させる電離手段と、半導体基板引
き上げ部を電離されたクリーンエア雰囲気とする
雰囲気調整手段とを含んで構成される。
（発明の原理と作用）
従来の半導体装置では、例えばMOS型半導体
装置のゲート絶縁膜は、500〜1000Å程度であつ
たが、パターンが微細化されるに伴い、スケーリ
ングが行なわれ、MOS型ダイナミツクRAM等の
容量絶縁膜は、100Å前後の膜厚が用いられてい
るので静電気等の電界により容易に破壊されてし
まう。また、半導体装置の製造工程では、一般に
後工程と呼ばれている半導体装置の組立、選別工
程においては、充分な静電気に対する保護対策が
行なわれていたが、前工程と呼ばれる半導体基板
の処理工程（ウエハープロセス）においては、静
電気等の電界に対する影響があるとは、考えられ
ていなかつたので特に静電気等の電界に対する保
護対策に注意が払われていなかつた。
装置のゲート絶縁膜は、500〜1000Å程度であつ
たが、パターンが微細化されるに伴い、スケーリ
ングが行なわれ、MOS型ダイナミツクRAM等の
容量絶縁膜は、100Å前後の膜厚が用いられてい
るので静電気等の電界により容易に破壊されてし
まう。また、半導体装置の製造工程では、一般に
後工程と呼ばれている半導体装置の組立、選別工
程においては、充分な静電気に対する保護対策が
行なわれていたが、前工程と呼ばれる半導体基板
の処理工程（ウエハープロセス）においては、静
電気等の電界に対する影響があるとは、考えられ
ていなかつたので特に静電気等の電界に対する保
護対策に注意が払われていなかつた。
特に純水中で半導体基板を処理する工程におい
て、静電気が発生すると、発生した静電気が半導
体装置に影響を与えることは、予想もされていな
かつた。
て、静電気が発生すると、発生した静電気が半導
体装置に影響を与えることは、予想もされていな
かつた。
本発明者は、半導体基板を純水中で処理すると
きに、静電気が発生し、その静電気が半導体装置
の製造歩留に多大な影響を与えることを発見し、
それに対する防止策を提供せんとするものであ
る。
きに、静電気が発生し、その静電気が半導体装置
の製造歩留に多大な影響を与えることを発見し、
それに対する防止策を提供せんとするものであ
る。
一般に、半導体基板を処理する工程では、半導
体基板を収納するカセツト、又はキヤリアと呼ば
れる治具を使用している。この治具（以後、キヤ
リアと呼ぶ）に、半導体基板を収納したままの状
態で、半導体基板の運搬、及び処理を行つてい
る。通常、半導体装置の製造工程での半導体基板
処理工程、いわゆる前工程（ウエハープロセス）
では (1) 洗浄 (2) 高温熱処理（拡散、酸化）、気相成長、金属
折出 (3) ホトリソグラフイ (4) エツチング（ウエツトエツチング、ドライエ
ツチング） (5) レジスト除去 等の工程を10数回繰返して行う。従つて、半導体
基板処理工程では、洗浄、ウエツトエツチング、
レジスト除去等の純水中で処理する工程は、数十
回にも及ぶ。これらの半導体基板処理に用いられ
ている純水は、高純度が要求され、一般には、純
水精製装置を用いて製造された、比抵抗が15MΩ
以上の清浄な純水が使用されている。
体基板を収納するカセツト、又はキヤリアと呼ば
れる治具を使用している。この治具（以後、キヤ
リアと呼ぶ）に、半導体基板を収納したままの状
態で、半導体基板の運搬、及び処理を行つてい
る。通常、半導体装置の製造工程での半導体基板
処理工程、いわゆる前工程（ウエハープロセス）
では (1) 洗浄 (2) 高温熱処理（拡散、酸化）、気相成長、金属
折出 (3) ホトリソグラフイ (4) エツチング（ウエツトエツチング、ドライエ
ツチング） (5) レジスト除去 等の工程を10数回繰返して行う。従つて、半導体
基板処理工程では、洗浄、ウエツトエツチング、
レジスト除去等の純水中で処理する工程は、数十
回にも及ぶ。これらの半導体基板処理に用いられ
ている純水は、高純度が要求され、一般には、純
水精製装置を用いて製造された、比抵抗が15MΩ
以上の清浄な純水が使用されている。
また半導体基板を処理する工程では、一般に、
弗酸、硫酸、硝酸等の強酸、及びトリクロルエチ
レン、アセトン、フエノール系の有機溶剤等を使
用しているので、半導体基板を収納し、前記の
様々な処理に用いられているキヤリアは、化学的
に安定であり、しかも半導体基板処理中にこれら
の溶液に半導体基板に悪影響を与えるような物質
の溶出が無いような材質で製作する必要がある。
弗酸、硫酸、硝酸等の強酸、及びトリクロルエチ
レン、アセトン、フエノール系の有機溶剤等を使
用しているので、半導体基板を収納し、前記の
様々な処理に用いられているキヤリアは、化学的
に安定であり、しかも半導体基板処理中にこれら
の溶液に半導体基板に悪影響を与えるような物質
の溶出が無いような材質で製作する必要がある。
これらの理由により半導体基板処理工程では通
常、テフロン系の材質を用いたキヤリアが半導体
基板処理用に使われている。
常、テフロン系の材質を用いたキヤリアが半導体
基板処理用に使われている。
このテフロン製のキヤリアを用いて、純水中で
半導体基板の処理を行つた場合、半導体基板が収
納されたキヤリアを純水中より引き上げるとき
に、静電気が発生することが解つた。この静電気
により、極めて薄い絶縁膜は破壊され、絶縁耐圧
不良となり、半導体装置の歩留りを著しく低下さ
せていた。
半導体基板の処理を行つた場合、半導体基板が収
納されたキヤリアを純水中より引き上げるとき
に、静電気が発生することが解つた。この静電気
により、極めて薄い絶縁膜は破壊され、絶縁耐圧
不良となり、半導体装置の歩留りを著しく低下さ
せていた。
そこで本発明者は絶縁耐圧不良を無くすために
純水中から半導体基板を収納したキヤリアを引き
あげるときに発生する静電気を逃がしてやれば良
いと考え、そのためには電離されたクリーンエア
を流すことによりキヤリアの帯電を防ぐことが出
来ると思考した。
純水中から半導体基板を収納したキヤリアを引き
あげるときに発生する静電気を逃がしてやれば良
いと考え、そのためには電離されたクリーンエア
を流すことによりキヤリアの帯電を防ぐことが出
来ると思考した。
（実施例）
以下、本発明の実施例について、図面を参照し
て説明する。
て説明する。
第１図は本発明の半導体装置の製造装置の一実
施例の説明図である。第１図において２は半導体
基板を収納するキヤリア、３は半導体基板、４は
キヤリアを取扱う取手、５は純水、６は電離され
たクリーンエアを発生させる装置である。
施例の説明図である。第１図において２は半導体
基板を収納するキヤリア、３は半導体基板、４は
キヤリアを取扱う取手、５は純水、６は電離され
たクリーンエアを発生させる装置である。
電離されたクリーンエアを発生させる装置はア
イオナイザーとして開発されており中性子をあて
るか、放電による方法が採用されている。アイオ
ナイザーより放出される電離されたクリーンエア
は放出方向や量等が調整され純水中で半導体基板
を処理する際、槽の純水上面近傍は純粋な電離さ
れた雰囲気で覆われるようにすることができる。
イオナイザーとして開発されており中性子をあて
るか、放電による方法が採用されている。アイオ
ナイザーより放出される電離されたクリーンエア
は放出方向や量等が調整され純水中で半導体基板
を処理する際、槽の純水上面近傍は純粋な電離さ
れた雰囲気で覆われるようにすることができる。
次に本製造装置を使用した半導体装置の製造方
法につき説明する。
法につき説明する。
先ず、通常の４インチ径の半導体基板を25枚収
納したキヤリアを純水処理後純水中より引きあげ
た場合および本発明の製造装置を使用し電離され
た清浄な空気の雰囲気中へ引きあげた場合につき
発生するキヤリアの帯電状態を測定した。その結
果を第２図に示す。
納したキヤリアを純水処理後純水中より引きあげ
た場合および本発明の製造装置を使用し電離され
た清浄な空気の雰囲気中へ引きあげた場合につき
発生するキヤリアの帯電状態を測定した。その結
果を第２図に示す。
第２図から明らかなように、従来の方法では発
生する静電気はＡ部に示すように10KV程度も発
生したが、本発明方法によるものはＢ部に示すよ
う1KV以下に低減できしかもバラツキは殆んど
なかつた。
生する静電気はＡ部に示すように10KV程度も発
生したが、本発明方法によるものはＢ部に示すよ
う1KV以下に低減できしかもバラツキは殆んど
なかつた。
すなわち本実施例の製造装置を用いると半導体
基板を収容したキヤリアを純水処理後、純水より
引きあげるにあたり引きあげる部分の純水上面近
傍は電離されたクリーンエア雰囲気になつている
ため前述したようにキヤリアに発生する静電圧を
最小にすことができることが明らかとなつた。
基板を収容したキヤリアを純水処理後、純水より
引きあげるにあたり引きあげる部分の純水上面近
傍は電離されたクリーンエア雰囲気になつている
ため前述したようにキヤリアに発生する静電圧を
最小にすことができることが明らかとなつた。
次に、通常の４インチ径の半導体基板上に50Å
の熱酸化膜を形成し、第１図のキヤリアに収容し
通常の雰囲気で純水中より引き上げたものと、本
発明による電離されたクリーンエア雰囲気中で引
き上げたものを準備し酸化膜の絶縁耐圧を測定し
た。
の熱酸化膜を形成し、第１図のキヤリアに収容し
通常の雰囲気で純水中より引き上げたものと、本
発明による電離されたクリーンエア雰囲気中で引
き上げたものを準備し酸化膜の絶縁耐圧を測定し
た。
第３図は上記結果、すなわち従来例Ａと本実施
例Ｂの酸化膜を絶縁耐圧分布を示す図である。第
３図から明らかなように、50Åの熱酸化膜の絶縁
耐圧は５×106V／cm以上であるが従来の処理方
法によるものＡは70％以上の絶縁耐圧不良が発生
した。これに対し本実施例の処理を施したものＢ
においては、すべて６×106V／cm以上の絶縁耐
圧が得られ、従来例に見られたような絶縁耐圧不
良は発生しなかつた。
例Ｂの酸化膜を絶縁耐圧分布を示す図である。第
３図から明らかなように、50Åの熱酸化膜の絶縁
耐圧は５×106V／cm以上であるが従来の処理方
法によるものＡは70％以上の絶縁耐圧不良が発生
した。これに対し本実施例の処理を施したものＢ
においては、すべて６×106V／cm以上の絶縁耐
圧が得られ、従来例に見られたような絶縁耐圧不
良は発生しなかつた。
なお、本実施例では電離された清浄な空気で行
つたが、クリーンエアに限定されるものでなく、
不活性ガス等の他のガスを用いても同様な効果が
得られる。
つたが、クリーンエアに限定されるものでなく、
不活性ガス等の他のガスを用いても同様な効果が
得られる。
また、本実施例では半導体基板を純水中で処理
する場合について述べたが、純水以外の他の液体
中で処理する場合にも静電気が発生するならば、
本実施例と同様に電離されたクリーンエア雰囲気
中で処理することにより、静電気の発生を低減さ
せ絶縁膜の破壊を防ぐことが出来ることは明白で
ある。
する場合について述べたが、純水以外の他の液体
中で処理する場合にも静電気が発生するならば、
本実施例と同様に電離されたクリーンエア雰囲気
中で処理することにより、静電気の発生を低減さ
せ絶縁膜の破壊を防ぐことが出来ることは明白で
ある。
（発明の効果）
以上説明したとおり、本発明によれば、半導体
基板を純水中で処理する工程において、電離され
たクリーンエア雰囲気中で処理を行うことによ
り、静電気の発生をほとんど無くして、この静電
気による絶縁膜の破壊を防ぐことができる。その
結果、本発明によれば特に薄い絶縁膜を用いてい
る高密度半導体装置の製造歩留りを飛躍的に向上
させることができる。
基板を純水中で処理する工程において、電離され
たクリーンエア雰囲気中で処理を行うことによ
り、静電気の発生をほとんど無くして、この静電
気による絶縁膜の破壊を防ぐことができる。その
結果、本発明によれば特に薄い絶縁膜を用いてい
る高密度半導体装置の製造歩留りを飛躍的に向上
させることができる。
第１図は本発明の半導体装置の製造装置の一実
施例の説明図、第２図は本発明方法と従来方法に
よる半導体基板収納キヤリアの帯電状態を示す
図、第３図は本発明の一実施例と従来例の処理に
よる絶縁膜の絶縁耐圧の状態を示す図である。 １……純水、２……半導体基板を収納するキヤ
リア、３……半導体基板、４……キヤリアを取扱
う取手、５……純水槽、６……電離されたクリー
ンエアを発生する装置（アイオナイザー）、７…
…電離されたクリーンエア。
施例の説明図、第２図は本発明方法と従来方法に
よる半導体基板収納キヤリアの帯電状態を示す
図、第３図は本発明の一実施例と従来例の処理に
よる絶縁膜の絶縁耐圧の状態を示す図である。 １……純水、２……半導体基板を収納するキヤ
リア、３……半導体基板、４……キヤリアを取扱
う取手、５……純水槽、６……電離されたクリー
ンエアを発生する装置（アイオナイザー）、７…
…電離されたクリーンエア。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板を純水中で処理する工程と、前記
半導体基板を前記純水中から電離された気体雰囲
気内に引き上げて前記半導体基板の静電気を逃が
す工程とを有することを特徴とする半導体装置の
製造方法。 ２ 半導体基板を純水中で処理する半導体基板純
水処理部と、前記半導体基板を前記純水中から電
離された気体雰囲気内に引き上げて前記半導体基
板の静電気を逃がす手段と、前記電離された気体
雰囲気を発生する装置とを有することを特徴とす
る半導体装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59083118A JPS60226130A (ja) | 1984-04-25 | 1984-04-25 | 半導体装置の製造方法及びその製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59083118A JPS60226130A (ja) | 1984-04-25 | 1984-04-25 | 半導体装置の製造方法及びその製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60226130A JPS60226130A (ja) | 1985-11-11 |
| JPH051615B2 true JPH051615B2 (ja) | 1993-01-08 |
Family
ID=13793284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59083118A Granted JPS60226130A (ja) | 1984-04-25 | 1984-04-25 | 半導体装置の製造方法及びその製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60226130A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06217438A (ja) * | 1993-01-18 | 1994-08-05 | Yazaki Corp | 箱体内の放熱方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0322427A (ja) * | 1989-06-19 | 1991-01-30 | Nec Corp | 半導体基板乾燥方法 |
| JP2568006B2 (ja) * | 1990-08-23 | 1996-12-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | イオン化空気により対象物から電荷を放電させる方法及びそのための装置 |
| JP3225441B2 (ja) * | 1991-04-23 | 2001-11-05 | 東京エレクトロン株式会社 | 処理装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4132567A (en) * | 1977-10-13 | 1979-01-02 | Fsi Corporation | Apparatus for and method of cleaning and removing static charges from substrates |
| JPS55162379A (en) * | 1979-06-04 | 1980-12-17 | Fujitsu Ltd | Pure water washing method |
| JPS603121A (ja) * | 1983-06-21 | 1985-01-09 | Oki Electric Ind Co Ltd | 半導体ウエハの処理方法 |
-
1984
- 1984-04-25 JP JP59083118A patent/JPS60226130A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06217438A (ja) * | 1993-01-18 | 1994-08-05 | Yazaki Corp | 箱体内の放熱方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60226130A (ja) | 1985-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080182422A1 (en) | Methods of etching photoresist on substrates | |
| US7083903B2 (en) | Methods of etching photoresist on substrates | |
| KR101414307B1 (ko) | 반도체 처리에 있어서 마스크를 제공하는 방법 및 장치 | |
| US20030213561A1 (en) | Atmospheric pressure plasma processing reactor | |
| KR19980080224A (ko) | 에칭되는 백금으로부터 재증착된 베일을 제거하기 위한 방법 | |
| WO2001046492A1 (en) | Method and system for reducing damage to substrates during plasma processing with a resonator source | |
| WO1998039798A1 (en) | Methods and apparatus for removing photoresist mask defects_in a plasma reactor | |
| US4373990A (en) | Dry etching aluminum | |
| JPH051615B2 (ja) | ||
| Fujimura et al. | Heavy metal contamination from resists during plasma stripping | |
| WO2023045049A1 (zh) | 磁隧道结的刻蚀掩模方法 | |
| EP1083219B1 (en) | Cleaning fluid and cleaning method for component of semiconductor-treating apparatus | |
| JP3169993B2 (ja) | 静電吸着装置 | |
| JPH07273093A (ja) | プラズマエッチング方法 | |
| Wuu et al. | Etching characteristics and plasma-induced damage of high-k Ba 0.5 Sr 0.5 TiO 3 thin-film capacitors | |
| US5228940A (en) | Fine pattern forming apparatus | |
| JP3647303B2 (ja) | プラズマ処理装置及びそれを用いた処理方法 | |
| JPH0817804A (ja) | プラズマエッチング方法 | |
| JPS5923875A (ja) | ドライエツチング方法 | |
| KR20030019973A (ko) | 전원공급구조가 개선된 플라즈마 식각장치 및 그 장치의세정방법 | |
| JPH04226030A (ja) | プラズマ表面処理方法およびプラズマ表面処理装置 | |
| JP2002043277A (ja) | 半導体装置の製造方法、及びそれに用いるプラズマエッチング装置 | |
| JPH06216237A (ja) | 半導体装置の製造方法 | |
| Sibbett et al. | Gate Oxide Damage in Dry Photoresist Stripping Environments | |
| CN106158577A (zh) | 一种光刻干湿法混合去胶返工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |