JPH0516185B2 - - Google Patents

Info

Publication number
JPH0516185B2
JPH0516185B2 JP60079457A JP7945785A JPH0516185B2 JP H0516185 B2 JPH0516185 B2 JP H0516185B2 JP 60079457 A JP60079457 A JP 60079457A JP 7945785 A JP7945785 A JP 7945785A JP H0516185 B2 JPH0516185 B2 JP H0516185B2
Authority
JP
Japan
Prior art keywords
mask
glass
pattern
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60079457A
Other languages
English (en)
Other versions
JPS6112054A (ja
Inventor
An Riiriiirenitsuku Pamera
Suriniuasan Rangasuwamii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6112054A publication Critical patent/JPS6112054A/ja
Publication of JPH0516185B2 publication Critical patent/JPH0516185B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/685Shapes or dispositions thereof comprising multiple insulating layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0557Non-printed masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体パツケージに関するものであ
り、さらに具体的に言えば半導体チツプまたは半
導体装置をその上に一体取付けするための支持体
としての多層パツケージに関するものである。
[開示の概要] 複数の半導体装置または集積回路チツプを実装
するの用いる相互接続パツケージの形成方法を開
示する。この相互接続パツケージは平面上に配置
された導体を多層に重ねた多層ガラス上部構造体
を具備する。導体層相互の間には相互接続部すな
わちスタツドが直立状に形成される。この方法で
は相互接続位置で各ガラス層に肩落しされた相互
接続構造を形成する。こののち相互接続構造中に
上述スタツドを被着する。
[従来技術] 集積回路技術が進歩して大規模集積および高性
能回路が実現されるにつれて、関連する回路構成
の性能要求と両立する相互接続電気パツケージン
グを実現することが必要となる。すなわち、信号
遅延、パツケージ・インピーダンスおよび漏話の
問題が極めて深刻になる。既知の先行技術による
パツケージ材料は、高性能集積回路を大規模集積
体系に収納するための、制御可能な適切な誘電特
性を有していないことがしばしばである。
米国特許第3726002号、第3968193号および第
4221047号には、複合薄膜製相互接続パツケージ
上部構造体を異種セラミツク(たとえばアルミ
ナ、ガラス・セラミツク等)基体上に製造して、
半導体装置または集積回路装置の相互接続に用い
る高品質かつ高性能の多層基体支持構造体を形成
することが提案されている。この上部構造体の製
造ではセラミツク基体上に複数のガラス層を形成
する。この際被着ガラス層の各々に複数の薄膜メ
タライゼーシヨン・パターンを被着する。選択的
に縦方向導電スタツドまたは延長部を被着して
種々の導体パターンの間を相互に電気的に接続す
る。こののち複数の集積回路チツプをガラス・パ
ツケージ上部構造体の表面に接合する。
パツケージ上部構造には、様々なガラス組成を
適合させることができるが、とりわけ融点が低
く、誘電特性に秀れ、アルミナ・セラミツクに対
する付着力がよく、後のパツケージ加工(例えば
チツプや装置の接着や変換などの再加工)に耐え
る特性をもつことから、ホウケイ酸ガラスが好ん
で使用されてきた。
しかし、ホウケイ酸ガラスを使用する場合、標
準的なフオトレジスト・マスキング法を使つて、
かなりの厚さをもつこれらの多層ガラス層中に接
続孔またはフイールドスルー孔を生成ないし形成
する点で難点があつた。その原因を調べると、そ
れは普通使用されている半導体製造用の有機フオ
トレジストの化学的耐久性が充分でなく、例えば
10ミクロンのオーダーのかなりの厚さのホウケイ
酸ガラス層を溶かすのに必要な通常のエツチヤン
トに耐えられないためであることが分つた。パタ
ーン付けしたフオトレジストは普通はガラス・エ
ツチヤントに溶けないが、このフオトレジストを
エツチヤントにさらすと(エツチヤントがレジス
トとガラスの界面に沿つて側面攻撃するために)
フオトレジストは短期間(例えば45秒のオーダ
ー)でホウケイ酸ガラスの誘電性表面から遊離し
て、ホウケイ酸ガラス誘電層の望ましくない領域
が攻撃され、ピンホール形成の問題やホウケイ酸
ガラスの厚さが変動するという問題が生じやすく
なる。このどちらの問題も、ガラス表面上の最終
的なフイルム再分布金属性取出し線に電気的問題
(例えば短絡)をもたらす恐れがある。
また、上記のようにレジストが緩んで離れるた
め、接続孔または貫通孔の側壁がレジストの過剰
なアンダーカツトのために非常に浅くなり、満足
できる接続テーパを得るよう制御することがまず
不可能になる。
[発明が解決しようとする問題点] この発明は以上の事情を考慮してなされたもの
であり、フオトレジストを使用せずに誘電体物体
また基体中に接続パターンを形成するドライ・エ
ツチング法を提供することを目的としている。ま
たフオトレジストを必要とせずに誘電体材料中に
パターニング形成されたリセス構造をアブレーテ
イブ・エツチ(融除:ablative)する方法を提供
することを目的としている。
[問題点を解決するための手段] 本発明では、以上の目的を達成するために、
IBMテクニカル・デイスクロージヤ・ブレテイ
ン第26巻、第9号、pp.4469−4671(1984年2月)
所載のアブレーテイブ光分解(APD)法を利用
する。そうすると、ホウケイ酸ガラス中に接続孔
を形成する際の前記の問題を解消できないまで
も、大幅に軽減することができる。上述IBMテ
クニカル・デイスクロージヤ・ブレテインには、
レジスト層の一部を選択的に除去するという用途
でAPD法が記述されている。この先行技術では、
波長が220nm以下で、出力密度がレジスト・ポ
リマー鎖を断片化し、破片となつた部分をレジス
ト層から直ちに離れさせるのに充分な大きさであ
る紫外線を照射して、レジストの分解が実施され
る。この溶発は、通常の高出力パルス光源によつ
て実施できる。
レジストを含む有機フイルムの除去に関するそ
れ以上の考察については、米国特許第4414059号
および米国特許第4417948号を参照されたい。
本発明ではレジストの使用は不必要であり、開
口パターンをもつ金属マスクを使つて、ホウケイ
酸ガラス上の対応するパターンで高エネルギーの
パルス光線を遮蔽して、接続パターンを直接形成
する。高出力パルス紫外線が本発明の好ましい形
であるが、当然のことながら、レーザーおよびド
ライ・エツチングを使つて接続ホールを形成する
こともできる。
本発明を簡潔に記述すると、(例えば厚さ約
48μm)のホウケイ酸ガラス膜の上に(直径約
101.6ミクロン、すなわち4ミルの開口がついた)
第1のパターン付きマスクを重ねて、約12Hzで4
分間照射し、ガラス膜中で接続部の一部(例えば
約33μm)を溶発する。続いた第1のマスクのパ
ターン対応する50.8ミクロンすなわち2ミルの開
口のパターンがついて第2の金属マスクに置き換
える。この第2のマスクの開口は、第1のマスク
の開口と同心状である。部分接続部中のホウケイ
酸ガラスを再び照射して、ガラス膜の残りの部分
(例えば15μm)に接続部を拡張し、肩落しされ
たまたは段になつた層についた接続構造を得る。
APD法を使用する際、紫外線の波長は約1850〜
2200Åの範囲(例えば1930Å)にすることがで
き、エネルギーパルスは約1500〜2000mJ/cm2
典型的な場合では約500〜1000mJ/cm2にするこ
とができる。
最もよいのは、非常に短時間内にガラス膜の照
射領域に充分な量の光子を供給するため、(連続
光源ではなく)パルス光源を使うことである。そ
の一例は、上記の閾値エネルギー・フルーエンス
で約10〜20(例えば12〜14)ナノ秒の半値幅をも
つパルスを供給する、ArFエキサイマー・レーザ
ーによつて生成される、パルス・レーザー光線で
ある。当然のことながら、上記にも指摘したが、
例えば波長が約10.2〜10.6μでエネルギー・パル
スが約250mJ/cm2の範囲の光線を放出するCO2
レーザーなど、その他の光源も使用できる。
本発明を詳しく述べると、(例えば193nmまた
は248nmまたは380nmの)紫外線を生成する
ArFエキサイマー・レーザーを使つて、フオトリ
ソグラフイーや特別のエツチング雰囲気を必要と
せずに、ホウケイ酸ガラスを迅速かつ均一にエツ
チすることができる。ホウケイ酸ガラスに焦点を
合わせて述べてきたが、当然のことながら本発明
は例えば上記の米国特許第4221047号に記載され
ている薄膜ガラス−セラミツクなど、他の誘電材
料にも応用できる。このガラス−セラミツクは、
ガラスの離散粒子が結晶層(例えば主としてコー
ジライト、2MgO−Al2O3−SiO2)中に分散した
2層構造をもち、そのためエツチングが極めて困
難である。緩衝フツ化水素酸を用いる湿式エツチ
ングや、反応性イオン・エツチングなど通常のエ
ツチング方法は、ガラス−セラミツクの各種成分
を異方性エツチンするため、満足できないことが
分つている。その上、この2つの通常の方法は、
速度が極めて遅く、かつリソグラフイー・エツ
チ・マスクが必要である。ガラス−セラミツクの
場合、紫外線の波長は例えば193nmである。
誘電(ホウケイ酸ガラス)膜にレーザー光線を
照射すると、未知の機構によつてエツチングが起
こる。適当なマスク(例えばモリブデンなどの金
属)を使つてレーザー光線を選択的に遮蔽する
と、誘電膜中に適当なパターンがエツチできる。
ビームに当たる領域も、広い範囲で調節できる。
例えば、金属マスクを通して写像すると、50.8ミ
クロンすなわち2.0ミル以上(例えば約101.6ミク
ロンすなわち4ミル)の比較的大きな構造を容易
にエツチできる。例えば50.8ミクロン(2ミル)
以下の比較的小さな構造は、マスクを通してレー
ザーを当てて形成されたイメージを縮小して画定
することができる。これは、レンズ系を使つて行
うことができる。
APDでは、特定の波長の光子が短時間に大量
に材料に当たると思われる。これらの光子の吸収
効率は非常に高いため、その材料は分解して、短
時間に小さな破砕生成物ができる。そのため、維
持できない容積の局部的増加が起こるが、その圧
力が溶発によつて解除され、破片は爆発して材料
から離れ、エツチされた材料が残る、この方法で
は、材料表面で大量の迅速な破砕が開始され、ア
ブレーテイブ・エツチングが材料内部に進むにつ
れて、破砕された複生成物が爆発して離れる。
また、この方法は、上記の各特許(例えば米国
特許第4221047号)に記載されている上部構造フ
イルムの形状の場合に明白に了解されるように、
単一誘電(例えばホウケイ酸、ガラス−セラミツ
クなど)膜のアブレーテイブ・エツチングに限定
されるものと考えるべきではない。第1の誘電膜
をアブレーテイブ・エツチした後に、いつでも既
存フイルムの上面に新しい層を付着させて焼成
し、融着後に連続した均一な構造を得ることがで
きる。レーザーを使つて誘電膜をパターン・エツ
チし、次に生成した接続孔ないし溝に導電性メタ
ラジーを付着すると、平面構造を得ることができ
る。次にこの方法を何度でも必要なだけ繰り返す
ことができる。
上記の背景技術として、上記IBMテクニカ
ル・デイスクロージヤ・ブレテインの論文、米国
特許第3410979号および米国特許第3323198号があ
る。
[実施例] 第2図、第3図、第4図には、複数のピン20
を経て外界から複数のチツプ・サイト22に連絡
するために必要な相互接続構造の細部構造が示し
てある。複数のチツプ24が各チツプ・サイト2
2を占めている。コンデンサ28などの構成要素
は、パツケージの周辺部に容易に取り付けられ
る。第3図により詳しく示している相互接続メタ
ラジーは、また電圧分配面、接地面、X−Y信号
面、電圧再分配面を構成する。この実施例では、
誘電膜/金属上部構造パツケージ30が、多層セ
ラミツク・ベース32に接合されている。多層ベ
ース32の下面にある複数のパツド34は、それ
ぞれピン20に接続されている。この実施例で
は、パツド34はニツケルめつきしたタングステ
ン金属製とすることができ、ろう付けによつてピ
ン20に接合されている。当然のことながら、ベ
ース構造32はセラミツク・ベースとして示して
あるが、アルミナ・セラミツクやガラス−セラミ
ツクなどを使うこともできる。
多層セラミツク・ベース32は、複数の面に、
36として一般的に示した多層メラタイゼーシヨ
ンを含んでいる。さらに複数の金属充填接続部3
8によつて、多層セラミツク・ベース32を通る
垂直導電経路が実現される。ベース32は、電気
的にピン20に対する入出力接続をもたらし、電
圧分配面を実現する働きをしている。電圧分配面
の数は、チツプ・レベルで存在する回路論理フア
ミリーの電圧要件によつて規定される。
また、ベース32は、再分配面を含んでいる。
再分配面は、相互接続の変換を実現するものであ
る。それが必要なのは、外界と連絡するピン20
が、第4図に40として概略的に示した複数の経
路で表される半導体チツプ・レベルに存在するグ
リツドよりもサイズの大きなグリツドを構成する
ためである。また、第4図は、誘電膜/金属モジ
ユール上部構造30の上面にある複数のパツド4
4から複数の導線46への相互接続が簡単にでき
ることを図示したものである。導線46は金属付
着によつて形成されるが。上面の結線はさらに、
ワイヤボンデイング、熱圧縮ボンデイングなどに
よつて実現することができる。誘電膜/金属上部
構造30は、絶縁性の誘電層50で分離された複
数のレベルないし面にある、一般に48で示した
メタラジー面を含んでいる。各レベル間および多
層セラミツク基板32との間の垂直相互接続は、
複数の導電性スタツド54によつて実現される。
本発明では、上記のように、様々な誘電膜(ガ
ラス−セラミツク膜など)が使用できるが、特に
一般にホウケイ酸ガラス膜に関して、より具体的
にいえば任意の種類の半導体装置の製造に使用さ
れる多成分ホウケイ酸ガラス誘電膜に関して、こ
の実施例を説明することにする。
本発明にもとづいてエツチできる典型的なホウ
ケイ酸ガラスは、それだけに限定されると解釈し
てはならないが、主としてSiO2とB2O3を、典型
的な場合、二酸化ケイ素約65〜80重量部および
B2O3約20〜35重量部のオーダーで含み、さらに
この種のガラス組成に使用される通常の材料、例
えばAl2O3、Na2O、K2O、Caoなどのうち一種な
いし数種を約20重量部まで含むものである。本発
明で使用できる典型的な多成分ホウケイ酸ガラス
は、下記の組成のもつものである。ただし、すべ
て重量部を示してある。
SiO2 65.0 Na2O 3.0 B2O3 20.0 K2O 5.0 Al2O3 7.0 CaO 1.0 これらのホウケイ酸ガラスは、その成分を様々
な範囲にすることができるが、この特定の組成を
組成Aと呼ぶことにする。
これらのホウケイ酸ガラスの厚さは様々な厚さ
にすることができるが、典型的な場合、この用途
のためのホウケイ酸ガラスは、膜厚を約10ミクロ
ンから約25.4ミクロンすなわち約1.0ミルまでの
オーダーにすることができる。
本発明で使用するホウケイ酸ガラス層は、ガラ
ス技術の当業者が察知する通常の方法で形成する
ことができる。例えば、所期の各種酸化物を所期
の割合で単に混合し、約1000℃で融解して、所期
のホウケイ酸ガラスを形成し、次にこの融解した
ガラスを適当なサイズにフリツトし、適当な媒体
中で混合してその層を形成し、そのスラリーを層
として表面に付着して、それから通常の焼成工程
によつてガラス層を形成する。
第3図において、上層のメタラジーは概略的に
56と番地をつけてあるが、これは第4図にそれ
ぞれ要素44および46として示した経路および
導線に対応するものであ。半導体チツプ24は、
それぞれ62および64に示したメタラジー・シ
ステムおよびはんだ接続によつて、予定の導電性
経路に接合されている。
技術変更が可能なように、上層メタラジー56
には技術変更パツド68が設けている。この技術
変更パツド68の領域に切断圧力がかかると金属
線は着れる。次に他の接続、例えばワイヤボンデ
イングを行うと、再経路ないし技術変更が実現で
きる。技術変更パツド68は1つしか図示してな
いが、実際には上層メタラジーの至る所に多数の
パツドがるはずである。パツド68は、切断力を
緩和して誘電膜上面の損傷を防止することができ
るポリイミド・ポリマーなどの材料で作ることが
できるが、どんな場合にもその存在が絶対に必要
ではない。この種のパツケージングのその他の細
部については、上記に引用した特許を参照すると
よい。
第1A図ないし第1H図は、第2図および第3
図に一般的に30として示した誘電膜/金属上部
構造の製造工程を図示したものでる。
第1A図において、導電性接続部82を備えた
予め形成されたセラミツク本体80が予定の厚さ
にラツプ仕上げされている。この実施例では、第
2図および第3図の多層セラミツク上部構造30
の全体の厚さは約127ミクロン±76.2ミクロン
(5ミル±3ミル))である。上面84をラツプ仕
上げして2.54〜5.08ミクロン(0.1〜0.2ミル)以
内の平面度にすることが必要である。ラツプ仕上
げは上記の米国特許第3968193号に記載されてい
るように、遊離のまたは樹脂で接着した研摩パツ
ドを使つて行うことができ、続いてセラミツク本
体を適当に清掃する。
説明の便宜上、この実施例では、セラミツク・
ベース基板32は、基本的にアルミナすなわち
Al2O3組成からなるものとする。しかし、ムライ
ト、酸化ベリリウム、マグネシウム、またはその
他の材料(例えば上記の米国特許第4221047号の
ガラス−セラミツク)など、適当な熱伝導率と誘
電特性をもつ他の組成物も使用できる。
セラミツク本体80の上面をコンデイシヨニン
グした後、適当な導電性組成物のブランケツト・
メタライゼーシヨン層36をその上に付着させ
る。付着は、クロム−銅−クロムの金属蒸着を
別々に3回続けて行つて実施することができる。
例えばこの実施例の場合、メタライゼーシヨン層
86は厚さ約800Åの下側クロム層とその上にあ
る厚さ約3nmの銅層と厚さ約8000Åの上部クロ
ム層を含むことができる。導電性サンドイツチ層
を付着した後、それに選択的エツチング操作を施
す。適当なエツチング方法を選択して、クロム−
銅−クロム・メタラジー・システムを含む複数の
線88からなる個性化されたメタライゼーシヨ
ン・パターンを実現することができる。別法とし
て、リフトオフ・レジスト、電子ビーム・ブラケ
ツト蒸着金属を使つて金属線の解像力を得ること
ができる。典型的な線パターンは、線幅12ミクロ
ン金属線の間隔が12ミクロンのものである。
導電性メタラジー・パターン88を画定した
後、セラミツク表面80にホウケイ酸ガラスのス
ラリー(例えば組成A)を付着しせて焼成し、導
電性パターン88のずつと上まで伸びる厚さの融
着された層98を形成する。スラリーは、例えば
(上記の先行技術の場合のように)ドクター・プ
レード法または吹き付け法によつて付着すること
ができる。スラリーは、ガラス・フリツトをテル
ピネオールなどの懸濁媒体に懸濁させて作る。絶
縁性ガラス層で所期の物理的特性と誘電特性を実
現するには、ガラス・スラリーを均一な分散にす
ることが重要である。
付着したガラス・スラリー層を乾燥して懸濁媒
体を追い出し、次に焼成してガラス粒子を互いに
融着させる。層98を冷却した後、次の段階の前
に上面をコンデイシヨニングすることが必要であ
る。第1B図に示すように、ガラス層98をラツ
プ仕上げして、平坦な上面100にする。このラ
ツプ仕上げはいくつかの働きがある。第1に、(1)
平坦な表面および(2)以降の操作に必要な表面仕上
げをもたらす。また、層98の厳密な厚さの制御
が可能である。その後に上面100を再焼成し
て、ラツプ仕上げで生じたきずを取り除く。
次の操作では、ラツプ仕上げしたガラス層98
Aの上に金属マスク201(例えばモリブデン
製)を重ねる。マスク201には、ガラス層98
Aの予定部分に所期のバイア・パターンに応じた
開口20のパターンが設けられている。マスク2
01を重ねた後、マスクの開口203によつて露
出したガラス層98Aの表面部分を、波長が約
220nm以下(例えば193nm)の紫外線204で
照射し、リセス205が底部ガラス層98から離
れている部分のみでガラス層98A部分を溶発分
解する。当然のことながら、照射すべき部分は、
マスク201の開口203によつて決まる。上記
のようにこの実施例では、ホウケイ酸ガラスは上
記の組成Aを含み、マスクの開口203は約4ミ
ルである。この実施例では、ラツプ仕上げ後のガ
ラス層98Aの厚さは約48nmであり、33マイク
ロメートルの組成Aの融着ガラス層98Aを通し
て12Hzで4分間エツチしてリセス205が形成さ
れる。
埋込みパターン205を形成した後、マスク2
01をより小さな50.8ミクロン(2ミル)の開口
206をもつ第2のマスク202に取り換える。
マスク202の開口206は、マスク201の開
口パターン203に対応する開口パターンをもつ
が、開口206はリセス205と同心状に配置さ
れており、波長が220nm以下(例えば193nm)
の紫外線で照射すると、第4D図に示すように金
属パターン・セグメント88の延長としてより小
さなリセス207が形成され、段のある肩のつい
たないし肩落しされた構造208の接続部ができ
る。
段のある肩のついた接続部207のパターンを
形成した後、これらの接続部に適当な導電性金属
を付着した垂直相互接続ないしスタツド209を
形成することができる。
第1F図には、上記と同じやり方で形成した第
2層メタラジーの選択的個性化の例が示してあ
る。この操作の結果、104として示した選択的
メタライゼーシヨン・パターンができる。次に上
記と同じ工程段階を繰り返して第2層メタライゼ
ーシヨン104を第2の組成Aの融着ホウケイ酸
ガラス膜で被覆し、第1G図に示すようにラツプ
仕上げして第2層のホウケイ酸ガラス層98Bを
形成する。
この場合も2つのマスク手順を使つて段のある
肩のついたバイア208Aを溶発形成し、そこに
導電性スタツド209Aを付着させる。
金属層98Bの上面に適当な個性化の伴う金属
真空蒸着段を形成して、技術変更パツド140を
形成する。これは、パツケージ全体かチツプで占
拠されると、以後の技術変更のためのクツシヨン
として使うこともできる。その後、再びホウケイ
酸ガラス層98Bの上面に適当なメタライゼーシ
ヨンを付着させ画定して、選択的メタライズ・パ
ターンを形成する。その一部が146に示してあ
る。こうして得られる構造を第1H図に示すが、
当然のことながらこのメタラジー・パターン14
6は適当な任意の導電性システムを含むことがで
き、この特定の実施例では、クロム−銅−クロム
の金属の組合せとすることができる。
第1H図には、また1対のチツプ・ランド15
0,152を設けるための付着ステツプが図示さ
れている。この実施例では、チツプ・ランド15
0,152はそれぞれクロム−銅−クロムのメタ
ラジー・システムを含んでいる。図示していない
が、次に周知のはんだリフロー法を使つて、15
0および152に示すようにはんだ境界64を介
してチツプ・パツドを各チツプに接合することが
できる。これはチツプ24に対する接着剤とな
る。はんだリフロー法を使つてチツプ・ボンデイ
ングについては、米国特許第3374110号、第
429949号、第3495133号に例示されている。
誘電性のホウケイ酸ガラス層98Aおよび98
Bの照射は、照射線の制御変更によつて実施でき
るが、当然のことながら適応な装置中でのガラス
層98Aおよび98Bのブランケツト照射によつ
て照射を実施することができる。
第5図は、本特許出願で規定するアブレーテイ
ブ光分解を実施するのに適した装置を示すもので
ある。この装置は、矢印324で示すように空気
を含む気体を入れるための入力ポート322のつ
いた真空室320から構成することができる。真
空室320には出力ポート326がついており、
矢印330で示すように揮発性の気状副生成物お
よび気体を真空室320から除去するためのポン
プ328がそれについている。石英窓332は、
紫外線334を真空室320に入れるためのもの
である。この照射は、波長が約193nmまたは
248nmまたは308nmであり、アブレーテイブ光
分解を生成するのに充分な出力密度をもつ遠紫外
光源336によつて実現される。
真空室320内部に、パターン付けすべき上部
構造338を備えた基板340が配置されてい
る。基板340は、金属、絶縁体、半導体を含め
て上記のような多数の層から構成することができ
る。上部構造338は、アブレーテイブ光分によ
るパターン付けのために存在する。また、照射す
べき上部構造338の領域に画定するのに使われ
るマスク342も示してある。上記のように、紫
外光源336は典型的な場合、少なくとも閾値エ
ネルギー・フルーエンスの光子を非常に短時間内
に充分な数だけ供給できるレーザー光源であり、
エネルギー量および時間は、層338の照射領域
をアブレーテイブ光分解するのに充分なように選
定する。適当なレーザーは約193nmのパルス出
力を供給するArFエキサイマー・レーザーであ
る。上記のようにレーザー光源は、ホウケイ酸層
のアブレーテイブ光分解を起こすため、非常に短
時間内に充分な量のエネルギーを供給するもので
なければならない。大部分のホウケイ酸ガラスを
半値幅14ナノ秒のArFレーザー・パルスで照射す
る場合、1パルス当たり400〜500mJ/cm2のエネ
ルギー・フルーエンスで充分にホウケイ酸ガラス
をアブレーテイブ光分解できることが分つてい
る。
[発明の効果] 以上説明したように、この発明によれば肩落と
しされた接続孔をフオトレジストを用いることな
く形成することができ、従来の不都合を解消する
ことができる。
【図面の簡単な説明】
第1A図〜第1H図はこの発明の一実施例を製
造工程に沿つて説明する断面図、第2図はこの発
明の一実施例により製造される半導体パツケージ
を全体的に示す図、第3図および第4図は第2図
の半導体パツケージの細部を示す図、第5図はこ
の発明に採用することができるアブレーテイブ・
エツチングに適した装置を示す図である。 98……ガラス層、201,202……マス
ク、203,206……開口、204……紫外
線、205,207……リセス、209……スタ
ツド。

Claims (1)

  1. 【特許請求の範囲】 1 ホウケイ酸ガラスの平面状絶縁構造体の上面
    および下面を貫通する接続孔を形成し、この接続
    孔に導電性接続部を被着して上記上面がわの導体
    パターンおよび上記下面がわの導体パターンの間
    を電気的に接続するようにしてなる半導体パツケ
    ージを製造する方法において、 第1開口パターンを有する第1マスクを上記平
    面状絶縁構造体に配置するステツプと、 上記第1マスクをマスクとして上記平面状絶縁
    構造体に対しエツチング・ガスを必要としない紫
    外線レーザ光によるアブレーテイブ(融除)・エ
    ツチングを施して上記第1開口パターンに応じた
    形状の有底の孔部を形成するステツプと、 上記第1開口パターンに対応した位置に上記第
    1開口パターンより小さな第2開口パターンを有
    する第2マスクを上記第1マスクにかえて上記平
    面状絶縁構造体上に配置するステツプと、 上記第2マスクをマスクとして上記平面状絶縁
    構造体に体して上記アブレーテイブ・エツチング
    を施して上記第2開口パターンに応じた形状の貫
    通孔を上記有底の孔部に形成するステツプとを有
    し、 肩落しされた接続孔を形成することを特徴とす
    る半導体パツケージ製造方法。
JP60079457A 1984-06-22 1985-04-16 半導体パツケ−ジ製造方法 Granted JPS6112054A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US62358484A 1984-06-22 1984-06-22
US623584 1984-06-22

Publications (2)

Publication Number Publication Date
JPS6112054A JPS6112054A (ja) 1986-01-20
JPH0516185B2 true JPH0516185B2 (ja) 1993-03-03

Family

ID=24498630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60079457A Granted JPS6112054A (ja) 1984-06-22 1985-04-16 半導体パツケ−ジ製造方法

Country Status (3)

Country Link
EP (1) EP0165575B1 (ja)
JP (1) JPS6112054A (ja)
DE (1) DE3584191D1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62213147A (ja) * 1986-03-13 1987-09-19 Fujitsu Ltd 積層回路基板の製造方法
US5038252A (en) * 1989-01-26 1991-08-06 Teradyne, Inc. Printed circuit boards with improved electrical current control
JPH05190356A (ja) * 1992-01-10 1993-07-30 Toshiba Corp 高電圧導体を有する電気機器
KR0127666B1 (ko) * 1992-11-25 1997-12-30 모리시다 요이찌 세라믹전자부품 및 그 제조방법
US6614110B1 (en) 1994-12-22 2003-09-02 Benedict G Pace Module with bumps for connection and support
EP0804806A1 (en) * 1994-12-22 1997-11-05 Benedict G. Pace Device for superheating steam
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
US5868950A (en) * 1996-11-08 1999-02-09 W. L. Gore & Associates, Inc. Method to correct astigmatism of fourth yag to enable formation of sub 25 micron micro-vias using masking techniques
US6181219B1 (en) 1998-12-02 2001-01-30 Teradyne, Inc. Printed circuit board and method for fabricating such board
US7608789B2 (en) * 2004-08-12 2009-10-27 Epcos Ag Component arrangement provided with a carrier substrate
US7999192B2 (en) 2007-03-14 2011-08-16 Amphenol Corporation Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards
DE102009029485A1 (de) * 2009-09-15 2011-03-24 Robert Bosch Gmbh Verfahren zur Herstellung eines Keramikbauteils, Keramikbauteil und Bauteilanordnung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3410979A (en) * 1964-05-28 1968-11-12 Burroughs Corp Method and apparatus for drilling holes by means of a focused laser beam
US3726002A (en) * 1971-08-27 1973-04-10 Ibm Process for forming a multi-layer glass-metal module adaptable for integral mounting to a dissimilar refractory substrate
JPS4985557A (ja) * 1972-12-22 1974-08-16
JPS50130370A (ja) * 1974-04-01 1975-10-15
FR2296988A1 (fr) * 1974-12-31 1976-07-30 Ibm France Perfectionnement aux procedes de fabrication d'un module de circuits multicouches en ceramique
JPS545796A (en) * 1977-06-15 1979-01-17 Hitachi Ltd Automatic depositing apparatus
JPS55162296A (en) * 1979-06-01 1980-12-17 Matsushita Electric Industrial Co Ltd Through hole printing method
US4430365A (en) * 1982-07-22 1984-02-07 International Business Machines Corporation Method for forming conductive lines and vias

Also Published As

Publication number Publication date
EP0165575A2 (en) 1985-12-27
DE3584191D1 (de) 1991-10-31
JPS6112054A (ja) 1986-01-20
EP0165575B1 (en) 1991-09-25
EP0165575A3 (en) 1987-01-14

Similar Documents

Publication Publication Date Title
US4622058A (en) Formation of a multi-layer glass-metallized structure formed on and interconnected to multi-layered-metallized ceramic substrate
US5454928A (en) Process for forming solid conductive vias in substrates
US4964212A (en) Process for producing electrical connections through a substrate
US7923270B2 (en) Light-emitting device and its manufacturing method
CN114787989A (zh) 封装核心组件及制造方法
JPH0516185B2 (ja)
EP0090565B1 (en) Process for selectively cutting an electrical conductive layer by irradiation with an energy beam
EP0162145A1 (en) Method of melting a fuse using a laser beam
JPH077102A (ja) 誘電体媒質に開口を作成する方法、基板の上に設けられた誘電率の低い層に開口を作成する方法、多重チップ・モジュールのフルオロカーボン重合体層の上にウィンドウを作成する方法、誘電体層のバイア面の周りに形成された誘電体の稜部を取り除く方法、誘電体層に開口を作成する方法、誘電体オーバレイ、オーバレイ、及び集積回路チップのための回路パッケージ
US4748491A (en) Redundant circuit of semiconductor device and method of producing same
JPS6149443A (ja) チツプ介在体の製造方法
JPH0226392B2 (ja)
US6214498B1 (en) Lithography mask and a fabricating method thereof
JP2004158705A (ja) 微細孔への金属充填方法及びその方法により形成された金属が充填した微細孔を備えたワーク
US6191486B1 (en) Technique for producing interconnecting conductive links
KR102918388B1 (ko) 고급 패키징을 위한 마이크로 비아 형성 방법들
US5100834A (en) Method of planarizing metal layer
US4855871A (en) Thin film semiconductor interconnect module
JP3489088B2 (ja) 冗長手段を有する半導体装置及びその製造方法
US5920789A (en) Technique for producing interconnecting conductive links
JP2766912B2 (ja) 集積回路装置の製造方法
JP3279296B2 (ja) 半導体装置
JPH04127524A (ja) コンタクトホール金属充填方法
JPH04287325A (ja) 半導体装置の製造方法
JPS5815912B2 (ja) 配線端子接続方法