JPH0516227B2 - - Google Patents

Info

Publication number
JPH0516227B2
JPH0516227B2 JP58021438A JP2143883A JPH0516227B2 JP H0516227 B2 JPH0516227 B2 JP H0516227B2 JP 58021438 A JP58021438 A JP 58021438A JP 2143883 A JP2143883 A JP 2143883A JP H0516227 B2 JPH0516227 B2 JP H0516227B2
Authority
JP
Japan
Prior art keywords
tap gain
tap
ghost
data
removal device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58021438A
Other languages
Japanese (ja)
Other versions
JPS59147580A (en
Inventor
Toshinori Murata
Masabumi Inmi
Ikuya Arai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58021438A priority Critical patent/JPS59147580A/en
Publication of JPS59147580A publication Critical patent/JPS59147580A/en
Publication of JPH0516227B2 publication Critical patent/JPH0516227B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/211—Ghost signal cancellation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

〔発明の利用分野〕 本発明は、テレビジヨン受信機におけるゴース
ト除去装置に関するものである。 〔従来技術〕 送信アンテナから直接到来する電波(希望波)
と、建造物などから反射してくる電波が同時に受
信アンテナで受信されると、希望波による画像と
反射波による画像がずれて現われる、いわゆるゴ
ーストが発生する。テレビジヨン受信機にとつて
かかるゴーストは画質を劣化させる大きな原因と
なつており、従来から種々の方法によつてゴース
トを除去、防止する対策が試みられて来た。その
1つとしてビデオ帯におけるトランスバーサルフ
イルタによるゴースト除去方式がある。この方式
はビデオ信号に含まれる最高周波数成分から決ま
る微小な遅延時間をそれぞれもつ遅延素子を多数
直列に接続し、各遅延素子出力を係数回路により
加重加算して出力することより、ゴーストを除去
したゴースト補償信号を得るものである。 このようなトランスバーサルフイルタによるゴ
ースト除去装置の例を第1図にブロツク図で示
す。同図において1はビデオ信号入力端子、2は
ビデオ信号出力端子、3はトランスバーサルフイ
ルタ、4は減算器、5は基準信号発生回路、6は
微分回路、7はコンパレータ、8はシフトレジス
タ、9は減算器、10はタツプ利得メモリ、11
はD/A(デイジタル・アナログ)変換器、12
は同期信号分離回路、13はタイミング発生回
路、である。 第2図は、第1図におけるトランスバーサルフ
イルタ3の詳細を示すブロツク図である。同図に
おいて14は加算器、15は遅延時間τの遅延素
子、16はタツプ増幅器、である。なお、タツプ
増幅器16は、タツプ利得メモリ10からD/A
変換器11を介して入力される制御電圧によつて
その増幅利得を可変できる増幅器、である。 先ず第1図の回路構成における動作の概要を説
明する。 入力端子1から入力されたビデオ信号は、トラ
ンスバーサルフイルタ3を経由して出力端子2か
ら次段の回路へ送出されるわけであるが、この送
出ビデオ信号にゴースト成分が含まれていたら、
この成分を除去してから送出するようにしたいわ
けである。そこで、フイルタ3から出力されたビ
デオ信号に含まれているゴースト成分を検出する
ことが必要になる。 ビデオ信号の中から、都合によつて特に垂直同
期信号を選び出し、これに重畳されているゴース
ト成分を検出するようにするのが技術的に容易な
方法である(絵柄に重畳されているゴースト成分
を検出しようとすると、絵柄は絶えず変動する信
号であるから、ゴースト成分の検出は困難であ
る)。 入力端子1におけるビデオ信号は、同期信号分
離回路12において垂直同期信号を分離される。
分離された同期信号は、タイミング発生回路13
に供給され、タイミング信号発生の基準として用
いられる。基準信号発生回路5は、タイミング発
生回路13から指示されるタイミングに従つて、
垂直同期信号を基準信号として発生している。従
つて、フイルタ3の出力であるビデオ信号中に含
まれている垂直同期信号と、回路5から出力され
る基準信号としての垂直同期信号を減算器4で減
算すれば、ビデオ信号中の垂直同期信号に重畳さ
れていたゴースト成分が求まる。 このゴースト成分を微分回路6で微分し、更に
微分出力をコンパレータ7においてデイジタル化
(2値化)し、このデイジタル出力をシフトレジ
スタ8に書き込む。書き込むタイミングはタイミ
ング発生回路13により制御されている。シフト
レジスタ8から読み出されたデータに従つて、タ
ツプ利得メモリ10に記憶されている利得データ
を修正する。すなわち、メモリからデータを読み
出し、減算器9において、シフトレジスタ8から
読み出されたデータに従つて修正を加え、それを
またメモリ10に書き込むわけである。なお、上
記の従来例の説明においては基準信号を予め設定
してトランスバーサルフイルタ3からこれを引く
場合について述べたが、上記の基準信号は必ずし
も必要ではない。すなわち、他の従来技術におい
ては、直接、トランスバーサルフイルタ3の出力
信号を微分回路6に供給している。この場合に
は、垂直同期信号に起因する微分出力によつて最
初の数タツプが誤動作するので、これらについて
はタツプ利得値を固定している。 このプロセスが終了すると、次にメモリ10か
らタツプ利得データを読み出し、D/A変換器1
1によりアナログ電圧に変換した後、このアナロ
グ電圧を制御電圧としてトランスバーサルフイル
タ3におけるタツプ増幅器16に印加してその増
幅利得を制御する。その結果、フイルタ3から
は、ゴースト成分の軽減されたビデオ信号が出力
されることになる。以上のプロセスを繰り返すこ
とにより、最終的には、フイルタ3からゴースト
成分の全く重畳されていないビデオ信号が出力さ
れるようになる。 以上が、第1図に示したゴースト除去装置の動
作のあらましであるが、第1図における要部の信
号波形を示した第3図を参照したりして、以下説
明を少しく補足する。 第3図において、(イ)は基準信号発生回路5から
出力される基準信号としての垂直同期信号を示
し、Fはその前縁を指している。(ロ)はトランスバ
ーサルフイルタ3から出力されるビデオ信号中に
含まれている垂直同期信号を示し、斜線部分は重
畳されているゴースト成分を示している。(ハ)は、
減算器4における減算の結果得られたゴースト成
分を示し、(ニ)はその微分出力パルスPを示してい
る。タイミング発生回路13から垂直同期信号の
前縁Fのタイミングで制御信号(ゲートパルス)
をシフトレジスタ8に送り、その時点からシフト
レジスタ8の動作を開始すると、パルスPの2値
化出力は、前縁FのタイミングからT時間後のタ
イミングでシフトレジスタ8に取り込まれること
になる。このようにして、シフトレジスタ8は、
一連のビツト数から成るゴースト情報を蓄え、そ
して該情報を順次、減算器9へ向けて出力するこ
とになる。 次にタツプ利得メモリ10における記憶データ
の修正動作が開始されることは先にも述べたがタ
ツプ利得メモリ10のアドレスと、第2図におけ
るタツプ増幅器15の番号(C1,C2……)とは
対応がとられており、入力される信号の遅延時間
の小さい順から、この場合、C1,C2,C3……の
順で、それらに対応したアドレスにおけるタツプ
利得データの修正がなされる。 タツプ利得メモリ10におけるデータの修正が
完了すると、今度は新たなタツプ利得データをト
ランスバーサルフイルタ3の各タツプ増幅器16
へ与える動作をするわけであるが、タツプ利得メ
モリ10から読み出されたデータはD/A変換器
11にてアナログ電圧に変換され、各タツプ増幅
器16へ印加される。印加された電圧は図示せざ
る小容量のコンデンサに保持されるが、各タツプ
増幅器に一通り印加し終わると、再びタツプ増幅
器C1から電圧印加が開始され、これを繰り返す
ことにより、コンデンサの放電を防いでいる。 以上述べたようなゴーストの検出、タツプ利得
メモリ10におけるデータ修正、各タツプ増幅器
への制御電圧印加のプロセスは、基準信号として
垂直同期信号を利用している関係上、1フイール
ドに1回行なわれ、ゴーストが検出されなくなる
までくり返される。このようにして次第にゴース
トを除去することができる。 さて、このようなゴースト除去装置においてゴ
ースト除去中はタツプ利得メモリ10のデータが
常に修正されている。したがつて、ゴーストがな
い場合であつても、ビデオ信号に含まれるノイズ
によつて、データの最下位ビツトが垂直期間毎に
0又は1に振動する。このため、ゴースト除去動
作を行なわせていると、S/Nの劣化をもたらし
たり、飛行機等の反射する電波による外乱のた
め、かえつてゴーストを付加するなど不安定な動
作をする恐れがある。このため、多くの場合、ゴ
ースト除去が完了を検出しこれによつて、タツプ
利得メモリ10のデータ修正を禁止するようにし
ている。 以下に上記ゴースト除去完了検出装置の一例を
図面とともに示す。本例は特開昭56−149184号公
報に開示されたものであり、要点は次のとおりで
ある。第4図において、17,18はコンパレー
タ、19,20は基準電圧VR,−VR発生回路、2
1はORゲート、22はカウンタ、23は0検出
回路である。 同図において、コンパレータ17,18の+,
−入力には減算器4の出力であるゴースト信号が
入力される。コンパレータ17にて、基準電圧
VRよりも大きい正ゴースト、また、コンパレー
タ18にて基準電圧−VRよりも小さい負ゴース
トを検出し、それをORゲート21に導出する。
この状況を第5図a,bに示す。aはゴースト信
号と各コンパレータのしきい値の関係、bはOR
ゲート21の出力を示す。カウンタ22はORゲ
ート21の出力パルス数を計数し、0検出回路3
2はカウンタ22の計数値が0であることを検出
する。カウンタ22の計数値が0であれば、ゴー
ストが十分小さい、すなわち、ゴーストが抑圧さ
れたとして、0検出回路23はパルスを出力し、
これによつてタツプ利得メモリ10の書換えを禁
止する。以上によつて、ノイズ等によるS/Nの
劣化や誤動作を防ぐものである。 しかしながら、この例においては、以下のよう
に、コンパレータ17,18のしきい値VR,−VR
の設定のしかたが困難であるという問題がある。
すなわち、入力されたゴーストの大きさにより一
般にゴーストの消え残り量は異なり、ゴーストが
大きければ消え残り量も大きい。したがつて、
VRの値として大きな値を選定すれば、十分な抑
圧効果が得られないままにゴースト除去動作を終
らし、また、VRに小さな値を選定すれば特に大
きなゴーストが入力された場合、消え残りが大き
いため、ゴースト消去完了の信号が出力されない
という問題があつた。 また、LSI化を考えた場合、コンパレータ1
7,18はビデオ信号を扱うため、高速性が要求
されLSI化する際に消費電力やサイズが大きくな
りコスト上昇が避けられないという問題があつ
た。 〔発明の目的〕 本発明の目的は上記従来技術の欠点をなくし入
力されたゴーストの大きさにかかわらず安定して
ゴースト消去完了が検出でき、しかも、LSI化し
やすいゴースト除去装置を提供することにある。 〔発明の概要〕 前述した目的を達するため本発明においてはゴ
ースト消え残り量を観測するのではなく、各タツ
プ利得の初期値からの変移を観測し、この変移量
の総和が飽和したらゴースト消去完了と見なし
て、入力されたゴーストの大小に影響を受けるこ
となしに消去完了を検出するようにしたことを特
徴とする。 〔発明の実施例〕 以下に本発明の具体的実施例を図面とともに説
明する。第6図は本発明の一実施例を示すブロツ
ク図であり、同図において、24は1検出回路、
25は−1検出回路、26は正検出回路、27は
0検出回路、28は負検出回路、29はデコー
ダ、30はアツプダウンカウンタ、31は絶対値
化回路32はN以下検出回路、33はゴースト消
去完了検出回路である。 以下に本回路の動作について述べる。タツプ利
得メモリ10の修正時に、シフトレジスタ8のデ
ータは1ビツトずつシフトして出力され、同期し
て読出されたタツプ利得メモリ10のデータをタ
ツプ利得修正回路9で修正することは既に述べ
た。この際、シフトレジスタ8の出力は±1検出
回路24,25にてそれぞれ+1,または−1で
あることが検出される。さらに、修正のため読出
されたタツプ利得メモリ10のデータは正,負,
0検出回路26,27,28にて、それぞれ正,
負,または0であることが検出される。24〜2
8までの各検出回路はデコーダ29に導出され、
デコーダ29は以下の表に従つて、アツプダウン
カウンタ30のアツプカウント(up)、ダウンカ
ウント(down)を制御する。ゴースト除去開始
時に、すべてのタツプ利得メモリ10のデータを
0にリ
[Field of Application of the Invention] The present invention relates to a ghost removal device in a television receiver. [Prior art] Radio waves arriving directly from the transmitting antenna (desired waves)
When radio waves reflected from a building or the like are simultaneously received by a receiving antenna, a so-called ghost occurs, where the image of the desired wave and the image of the reflected wave appear out of sync. Ghosts that appear on television receivers are a major cause of deterioration in image quality, and various methods have been used in the past to try to eliminate or prevent ghosts. One of them is a ghost removal method using a transversal filter in the video band. This method removes ghosts by connecting a large number of delay elements in series, each with a minute delay time determined by the highest frequency component included in the video signal, and adding the outputs of each delay element using a coefficient circuit. This is to obtain a ghost compensation signal. An example of a ghost removal device using such a transversal filter is shown in a block diagram in FIG. In the figure, 1 is a video signal input terminal, 2 is a video signal output terminal, 3 is a transversal filter, 4 is a subtracter, 5 is a reference signal generation circuit, 6 is a differentiation circuit, 7 is a comparator, 8 is a shift register, 9 is a subtracter, 10 is a tap gain memory, 11
is a D/A (digital/analog) converter, 12
13 is a synchronization signal separation circuit, and 13 is a timing generation circuit. FIG. 2 is a block diagram showing details of the transversal filter 3 in FIG. 1. In the figure, 14 is an adder, 15 is a delay element with a delay time τ, and 16 is a tap amplifier. Note that the tap amplifier 16 is connected to the D/A from the tap gain memory 10.
This is an amplifier whose amplification gain can be varied by a control voltage input via a converter 11. First, an overview of the operation of the circuit configuration shown in FIG. 1 will be explained. The video signal input from input terminal 1 is sent to the next stage circuit from output terminal 2 via transversal filter 3, but if this sent video signal contains a ghost component,
We want to remove this component before sending it out. Therefore, it is necessary to detect ghost components contained in the video signal output from the filter 3. A technically easy method is to select the vertical synchronization signal from the video signal according to convenience and detect the ghost component superimposed on it (ghost component superimposed on the picture). When trying to detect ghost components, it is difficult to detect ghost components because the picture is a signal that constantly fluctuates). The video signal at the input terminal 1 is separated into a vertical synchronization signal by a synchronization signal separation circuit 12 .
The separated synchronization signal is sent to the timing generation circuit 13.
and is used as a reference for timing signal generation. The reference signal generation circuit 5, according to the timing instructed by the timing generation circuit 13,
The vertical synchronization signal is generated as a reference signal. Therefore, by subtracting the vertical synchronization signal contained in the video signal output from the filter 3 and the vertical synchronization signal as a reference signal output from the circuit 5 using the subtracter 4, the vertical synchronization signal in the video signal can be obtained. The ghost component superimposed on the signal is found. This ghost component is differentiated by a differentiating circuit 6, and the differential output is further digitalized (binarized) by a comparator 7, and this digital output is written into a shift register 8. The write timing is controlled by a timing generation circuit 13. According to the data read out from the shift register 8, the gain data stored in the tap gain memory 10 is modified. That is, data is read from the memory, modified in the subtracter 9 according to the data read from the shift register 8, and then written to the memory 10 again. In the above description of the conventional example, a case has been described in which a reference signal is set in advance and subtracted from the transversal filter 3, but the above-mentioned reference signal is not necessarily necessary. That is, in other conventional techniques, the output signal of the transversal filter 3 is directly supplied to the differentiating circuit 6. In this case, the first few taps malfunction due to the differential output caused by the vertical synchronization signal, so the tap gain values for these taps are fixed. When this process is finished, the tap gain data is then read from the memory 10 and the D/A converter 1
1, this analog voltage is applied as a control voltage to the tap amplifier 16 in the transversal filter 3 to control its amplification gain. As a result, the filter 3 outputs a video signal with reduced ghost components. By repeating the above process, the filter 3 will eventually output a video signal on which no ghost components are superimposed. The above is an overview of the operation of the ghost removal device shown in FIG. 1, but the explanation will be slightly supplemented with reference to FIG. 3 which shows the signal waveforms of the main parts in FIG. 1. In FIG. 3, (a) shows a vertical synchronizing signal as a reference signal output from the reference signal generating circuit 5, and F indicates its leading edge. (b) shows the vertical synchronizing signal contained in the video signal output from the transversal filter 3, and the shaded part shows the superimposed ghost component. (c)
A ghost component obtained as a result of subtraction in the subtracter 4 is shown, and (d) shows its differential output pulse P. A control signal (gate pulse) is generated from the timing generation circuit 13 at the timing of the leading edge F of the vertical synchronization signal.
If the signal is sent to the shift register 8 and the operation of the shift register 8 is started from that point, the binary output of the pulse P will be taken into the shift register 8 at a timing T time after the timing of the leading edge F. In this way, the shift register 8
Ghost information consisting of a series of bit numbers is stored and the information is sequentially output to the subtracter 9. Next, as mentioned above, the correction operation of the stored data in the tap gain memory 10 is started, but the address of the tap gain memory 10 and the number of the tap amplifier 15 in FIG. 2 (C 1 , C 2 . . . ) In this case, the tap gain data at the corresponding addresses are corrected in the order of the smallest delay time of the input signal, C 1 , C 2 , C 3 , etc. It will be done. When the modification of the data in the tap gain memory 10 is completed, the new tap gain data is transmitted to each tap amplifier 16 of the transversal filter 3.
The data read from the tap gain memory 10 is converted into an analog voltage by the D/A converter 11 and applied to each tap amplifier 16. The applied voltage is held in a small capacitor (not shown), but once it has been applied to each tap amplifier, voltage application starts again from tap amplifier C1 , and by repeating this, the capacitor is discharged. is prevented. The processes of ghost detection, data correction in the tap gain memory 10, and control voltage application to each tap amplifier as described above are performed once per field because the vertical synchronization signal is used as a reference signal. , is repeated until no ghosts are detected. In this way, ghosts can be gradually removed. Now, in such a ghost removal apparatus, the data in the tap gain memory 10 is constantly modified during ghost removal. Therefore, even in the absence of ghosts, the noise contained in the video signal causes the least significant bit of the data to oscillate to 0 or 1 every vertical period. For this reason, if the ghost removal operation is performed, there is a risk that the S/N ratio will deteriorate, or that ghosts will be added due to disturbances caused by radio waves reflected from airplanes, resulting in unstable operation. For this reason, in many cases, completion of ghost removal is detected and data modification in the tap gain memory 10 is thereby prohibited. An example of the above ghost removal completion detection device will be shown below along with drawings. This example is disclosed in Japanese Unexamined Patent Publication No. 56-149184, and the main points are as follows. In FIG. 4, 17 and 18 are comparators, 19 and 20 are reference voltage V R and -V R generation circuits, and 2
1 is an OR gate, 22 is a counter, and 23 is a 0 detection circuit. In the figure, +,
- A ghost signal, which is the output of the subtracter 4, is input to the input. At the comparator 17, the reference voltage
A positive ghost larger than V R and a negative ghost smaller than the reference voltage -V R are detected by the comparator 18 and output to the OR gate 21 .
This situation is shown in Figures 5a and 5b. a is the relationship between the ghost signal and the threshold of each comparator, b is the OR
The output of gate 21 is shown. The counter 22 counts the number of output pulses of the OR gate 21, and the 0 detection circuit 3
2 detects that the count value of the counter 22 is 0. If the count value of the counter 22 is 0, the ghost is sufficiently small, that is, the ghost is suppressed, and the 0 detection circuit 23 outputs a pulse.
This prohibits rewriting of the tap gain memory 10. The above prevents S/N deterioration and malfunction due to noise and the like. However, in this example, the threshold values V R and −V R of the comparators 17 and 18 are as follows.
There is a problem in that the setting method is difficult.
That is, the amount of remaining ghosts generally differs depending on the size of the input ghost, and the larger the ghost, the larger the amount of remaining ghosts. Therefore,
If a large value is selected for V R , the ghost removal operation will end before sufficient suppression effect is obtained, and if a small value is selected for V R , especially if a large ghost is input, it will disappear. Since the remaining amount was large, there was a problem that a signal indicating completion of ghost erasure was not output. Also, when considering LSI implementation, comparator 1
7 and 18 handle video signals, so high speed is required, and when converted to LSI, power consumption and size increase, making it inevitable to increase costs. [Object of the Invention] An object of the present invention is to eliminate the drawbacks of the above-mentioned prior art, to provide a ghost removal device that can stably detect the completion of ghost erasure regardless of the size of the input ghost, and that is easy to implement in LSI. be. [Summary of the Invention] In order to achieve the above-mentioned object, the present invention does not observe the remaining amount of ghost disappearance, but rather observes the shift of each tap gain from its initial value, and when the sum of the shift amounts saturates, ghost erasure is completed. The present invention is characterized in that erasing completion is detected without being affected by the size of the input ghost. [Embodiments of the Invention] Specific embodiments of the present invention will be described below with reference to the drawings. FIG. 6 is a block diagram showing one embodiment of the present invention, in which 24 is a detection circuit;
25 is a -1 detection circuit, 26 is a positive detection circuit, 27 is a 0 detection circuit, 28 is a negative detection circuit, 29 is a decoder, 30 is an up-down counter, 31 is an absolute value conversion circuit, 32 is an N or less detection circuit, and 33 is a This is a ghost erasure completion detection circuit. The operation of this circuit will be described below. It has already been mentioned that when the tap gain memory 10 is corrected, the data in the shift register 8 is shifted one bit at a time and output, and the tap gain correction circuit 9 corrects the synchronously read data in the tap gain memory 10. At this time, the output of the shift register 8 is detected to be +1 or -1 by the ±1 detection circuits 24 and 25, respectively. Furthermore, the data in the tap gain memory 10 read out for correction is positive, negative,
In the 0 detection circuits 26, 27, 28, positive and
Negative or zero is detected. 24-2
Each detection circuit up to 8 is led out to a decoder 29,
The decoder 29 controls the up count (up) and down count (down) of the up/down counter 30 according to the table below. When ghost removal starts, all tap gain memory 10 data is reset to 0.

〔発明の効果〕〔Effect of the invention〕

以上述べたように、本発明によるゴースト消去
完了検出装置はタツプ利得データの変化のみを考
慮し、ゴーストの消え残り量は観測しないので、
入力されたゴーストの大小に無関係にゴースト消
去完了を正しく検出することができる。また、そ
の手段は既に明らかなように、低速のデジタル回
路にて実現可能であり、容易にLSI化できるため
経済性に優れたものである。
As described above, the ghost erasure completion detection device according to the present invention considers only the change in the tap gain data and does not observe the remaining amount of ghost erasure.
Completion of ghost erasure can be correctly detected regardless of the size of the input ghost. Furthermore, as is already clear, this method can be realized using a low-speed digital circuit, and can be easily integrated into LSI, making it highly economical.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はゴースト除去装置の従来例を示すブロ
ツク図、第2図は第1図におけるトランスバーサ
ルフイルタの詳細を示すブロツク図、第3図は第
1図における要部の信号波形を示した波形図、第
4図は従来のゴースト消去完了検出装置を示すブ
ロツク図、第5図は第4図における要部の信号波
形図、第6図は本発明の一実施例を示すブロツク
図、第7図は第6図における要部の信号波形図、
第8図はカウンタ30の計数値と第7図dの斜線
部の面積変化との関係を示すグラフ、第9図は本
発明の他の実施例を示すブロツク図、である。 符号説明、1……入力端子、2……出力端子、
3……トランスバーサルフイルタ、4……減算
器、5……基準信号発生回路、6……微分回路、
7……コンパレータ、8……シフトレジスタ、9
……減算器、10……タツプ利得メモリ、11…
…D/A変換器、12……同期信号分離回路、1
3……タイミング発生回路、14……加算器、1
5……遅延素子、16……タツプ増幅器、17,
18……コンパレータ、19,20……基準電圧
発生回路、21……ORゲート、22……カウン
タ、23……0検出回路、24……1検出回路、
25……−1検出回路、26……正検出回路、2
7……0検出回路、28……負検出回路、29…
…デコーダ、30……アツプダウンカウンタ、3
1……絶対値化回路、32……N以下検出回路、
33……ゴースト消去完了検出回路、34……分
周器、35……インバータ、36……ANDゲー
ト。
Fig. 1 is a block diagram showing a conventional example of a ghost removal device, Fig. 2 is a block diagram showing details of the transversal filter in Fig. 1, and Fig. 3 is a waveform showing the signal waveform of the main part in Fig. 1. 4 is a block diagram showing a conventional ghost erasure completion detection device, FIG. 5 is a signal waveform diagram of the main part in FIG. 4, FIG. 6 is a block diagram showing an embodiment of the present invention, and FIG. The figure is a signal waveform diagram of the main part in Figure 6,
FIG. 8 is a graph showing the relationship between the count value of the counter 30 and the change in area of the shaded area in FIG. 7d, and FIG. 9 is a block diagram showing another embodiment of the present invention. Symbol explanation, 1...Input terminal, 2...Output terminal,
3...Transversal filter, 4...Subtractor, 5...Reference signal generation circuit, 6...Differentiating circuit,
7... Comparator, 8... Shift register, 9
...Subtractor, 10...Tap gain memory, 11...
...D/A converter, 12...Synchronization signal separation circuit, 1
3... Timing generation circuit, 14... Adder, 1
5...Delay element, 16...Tap amplifier, 17,
18... Comparator, 19, 20... Reference voltage generation circuit, 21... OR gate, 22... Counter, 23... 0 detection circuit, 24... 1 detection circuit,
25...-1 detection circuit, 26... Positive detection circuit, 2
7...0 detection circuit, 28...negative detection circuit, 29...
...Decoder, 30...Up-down counter, 3
1...Absolute value conversion circuit, 32...N or less detection circuit,
33... Ghost erasure completion detection circuit, 34... Frequency divider, 35... Inverter, 36... AND gate.

Claims (1)

【特許請求の範囲】 1 トランスバースルフイルタと、該フイルタに
含まれる各タツプ増幅器のタツプ利得を記憶する
タツプ利得メモリと、前記フイルタを通過したビ
デオ信号に含まれる予め定められた基準信号と別
途作成の基準信号とを比較することにより基準信
号に関連したゴースト成分を検出する手段と、検
出されたゴースト成分に従つて前記タツプ利得メ
モリのタツプ利得に施すべき修正データを求める
手段と、該修正データにより前記タツプ利得メモ
リに記憶されているタツプ利得データを修正する
手段と、修正されたデータに従つて前記フイルタ
内の各タツプ増幅器の利得を制御することにより
該フイルタを通過したビデオ信号からゴースト成
分を除去する手段と、からなるゴースト除去装置
において、 前記修正データとをタツプ利得メモリから読み
出された被修正データとしてのタツプ利得データ
を用いて1回の修正動作毎における各タツプ利得
の修正量の総和を求める計測手段と、該計測手段
の出力が飽和したことを検知する検知手段を設
け、該検知手段からの検知出力により前記タツプ
利得メモリの修正動作を禁止するようにしたこと
を特徴とするゴースト除去装置。 2 特許請求の範囲第1項記載のゴースト除去装
置において、前記検知手段が、1回の修正におけ
る各タツプ利得の修正量の総和がある特定の数以
下であることを検出する手段からなることを特徴
とするゴースト除去装置。 3 特許請求の範囲第1項記載のゴースト除去装
置において、前記計測手段、および、検知手段
は、前記修正データの符号を検出する第1の手段
と、前記タツプ利得メモリから読み出されたタツ
プ利得データの符号を判定する第2の手段と、該
第1と第2の各手段の出力を入力して計数制御信
号を出力する手段と、該計数制御信号の符号によ
りアツプカウントかダウンカウントかが制御され
かつ前記タツプ利得メモリに対するアドレスクロ
ツクが入力されてカウントするカウンタと、該カ
ウンタの計数値の絶対値を求める手段と、該絶対
値が特定の数より小さいことを検出する手段とか
らなることを特徴とするゴースト除去装置。 4 特許請求の範囲第1項乃至第3項の任意の1
つに記載のゴースト除去装置において、前記タツ
プ利得メモリの修正動作を禁止する制御信号が所
定時間内に出力されない場合は、ゴースト除去装
置の入力信号をそのまま出力に導出することを特
徴とするゴースト除去装置。
[Scope of Claims] 1. A transverse filter, a tap gain memory that stores the tap gain of each tap amplifier included in the filter, and a predetermined reference signal included in the video signal that has passed through the filter, and a separate tap gain memory that stores the tap gain of each tap amplifier included in the filter. means for detecting a ghost component associated with the reference signal by comparing it with a generated reference signal; means for determining correction data to be applied to the tap gain of the tap gain memory in accordance with the detected ghost component; means for modifying tap gain data stored in said tap gain memory by data; and controlling the gain of each tap amplifier in said filter in accordance with the modified data to eliminate ghosts from the video signal passed through said filter. A ghost removal device comprising: means for removing a component; and correcting each tap gain in each correction operation using the correction data and tap gain data as data to be corrected read from a tap gain memory. A measuring means for calculating the sum of the amounts and a detecting means for detecting that the output of the measuring means is saturated are provided, and the correction operation of the tap gain memory is prohibited by the detection output from the detecting means. Ghost removal device. 2. The ghost removal device according to claim 1, wherein the detection means includes means for detecting that the sum of correction amounts of each tap gain in one correction is less than or equal to a certain number. A distinctive ghost removal device. 3. In the ghost removal device according to claim 1, the measuring means and the detecting means include first means for detecting the sign of the corrected data and a tap gain read out from the tap gain memory. a second means for determining the sign of the data; a means for inputting the outputs of the first and second means and outputting a counting control signal; and determining whether to count up or down depending on the sign of the counting control signal. A counter that is controlled and counts by inputting an address clock for the tap gain memory, means for determining the absolute value of the counted value of the counter, and means for detecting that the absolute value is smaller than a specific number. A ghost removal device characterized by: 4 Any one of claims 1 to 3
In the ghost removal device according to the above, if the control signal for inhibiting the correction operation of the tap gain memory is not output within a predetermined time, the input signal of the ghost removal device is directly outputted. Device.
JP58021438A 1983-02-14 1983-02-14 Ghost removal device Granted JPS59147580A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58021438A JPS59147580A (en) 1983-02-14 1983-02-14 Ghost removal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58021438A JPS59147580A (en) 1983-02-14 1983-02-14 Ghost removal device

Publications (2)

Publication Number Publication Date
JPS59147580A JPS59147580A (en) 1984-08-23
JPH0516227B2 true JPH0516227B2 (en) 1993-03-03

Family

ID=12054969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58021438A Granted JPS59147580A (en) 1983-02-14 1983-02-14 Ghost removal device

Country Status (1)

Country Link
JP (1) JPS59147580A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109847B1 (en) * 2003-08-07 2012-04-06 ?란 인코포레이티드 Crosstalk Removal Method and System

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56147574A (en) * 1980-04-18 1981-11-16 Toshiba Corp Ghost elimination device

Also Published As

Publication number Publication date
JPS59147580A (en) 1984-08-23

Similar Documents

Publication Publication Date Title
US5089892A (en) Ghost canceller employing plural reference signals
JP2755712B2 (en) Ghost removal apparatus and ghost removal method
US5025317A (en) Ghost canceler using reference signals to generate updated criterion functions on which tap gains are determined
US4583120A (en) Ghost canceller
JP2843690B2 (en) Waveform equalization circuit
EP0091492B1 (en) Reference time-detecting circuit
JPH0430231B2 (en)
JPS5972878A (en) Ghost eliminating device
JPS59147580A (en) Ghost removal device
JPH0797833B2 (en) Ghost removal device
JPH0437618B2 (en)
JP2548920B2 (en) Television signal waveform distortion detection method and receiver
JPS6145915B2 (en)
JP2590881B2 (en) Waveform distortion detection method and receiver
JPS6083473A (en) Ghost removing device
JPH0518308B2 (en)
JP2996086B2 (en) Ghost removal device
JP2848987B2 (en) Waveform equalization circuit
JPS59208985A (en) Ghost removal device
JPS6129277A (en) Ghost removal device
JPS6259950B2 (en)
JP2822268B2 (en) Circuit for removing waveform distortion
JPS6151831B2 (en)
JPS59191975A (en) Ghost removal device
JP2570116B2 (en) Transmission device