JPH05165605A - 浮動小数点乗算器及び乗算方法 - Google Patents
浮動小数点乗算器及び乗算方法Info
- Publication number
- JPH05165605A JPH05165605A JP33164491A JP33164491A JPH05165605A JP H05165605 A JPH05165605 A JP H05165605A JP 33164491 A JP33164491 A JP 33164491A JP 33164491 A JP33164491 A JP 33164491A JP H05165605 A JPH05165605 A JP H05165605A
- Authority
- JP
- Japan
- Prior art keywords
- precision
- multiplier
- digit
- exponent
- exponent part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 二進法の浮動小数点で表された乗数及び被乗
数の指数部同士の加算、及びバイアス値の減算を行い、
この演算結果について、仮数部に関する演算結果に基づ
いて桁上げの処理を行う浮動小数点乗算器及び乗算方法
に関し、複数の精度に対応して浮動小数点の乗算を部品
点数の増加を招かずに可能とすることを目的とする。 【構成】 乗数及び被乗数の指数部同士の加算、バイア
ス値の減算及び桁上げの処理は、少なくとも２種類の精
度のうち、高精度に対応した桁幅及びバイアス値で行う
とともに、低精度の演算を行う場合には、乗数及び被乗
数の指数部同士の加算、及びバイアス値の減算を行う前
に、高精度に対応した桁幅のうち、上位桁から、低精度
に対応した桁幅分までの桁には低精度で表された指数部
を割り当て、残りの各桁には１を割り当てたものを併合
して乗数又は被乗数の指数部とするように構成する。
数の指数部同士の加算、及びバイアス値の減算を行い、
この演算結果について、仮数部に関する演算結果に基づ
いて桁上げの処理を行う浮動小数点乗算器及び乗算方法
に関し、複数の精度に対応して浮動小数点の乗算を部品
点数の増加を招かずに可能とすることを目的とする。 【構成】 乗数及び被乗数の指数部同士の加算、バイア
ス値の減算及び桁上げの処理は、少なくとも２種類の精
度のうち、高精度に対応した桁幅及びバイアス値で行う
とともに、低精度の演算を行う場合には、乗数及び被乗
数の指数部同士の加算、及びバイアス値の減算を行う前
に、高精度に対応した桁幅のうち、上位桁から、低精度
に対応した桁幅分までの桁には低精度で表された指数部
を割り当て、残りの各桁には１を割り当てたものを併合
して乗数又は被乗数の指数部とするように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、受動小数点乗算器及び
乗算方法に係り、特に、二進法の浮動小数点で表された
乗数及び被乗数の指数部同士の加算、及びバイアス値の
減算を行い、この演算結果について、仮数部に関する演
算結果に基づいて桁上げの処理を行う浮動小数点乗算器
及び乗算方法に関する。
乗算方法に係り、特に、二進法の浮動小数点で表された
乗数及び被乗数の指数部同士の加算、及びバイアス値の
減算を行い、この演算結果について、仮数部に関する演
算結果に基づいて桁上げの処理を行う浮動小数点乗算器
及び乗算方法に関する。
【０００２】本発明に係る浮動小数点乗算器及び乗算方
法は、例えば、ＩＥＥＥ７５４−１９８５規格における
２つ以上の精度に対応するものである。ＩＥＥＥ規格で
は、単精度、倍精度、拡張倍精度という３通りの精度の
数値表現が定義されており、それぞれの指数部は８ビッ
ト、１１ビット、１５ビットの幅をもつ。
法は、例えば、ＩＥＥＥ７５４−１９８５規格における
２つ以上の精度に対応するものである。ＩＥＥＥ規格で
は、単精度、倍精度、拡張倍精度という３通りの精度の
数値表現が定義されており、それぞれの指数部は８ビッ
ト、１１ビット、１５ビットの幅をもつ。
【０００３】ＩＥＥＥ規格による表現では、指数は実際
の値ｘにバイアスとして定数Ｂを加えた数Ｘ＝ｘ＋Ｂを
演算に用いる。具体的には表１のように定義されてい
る。
の値ｘにバイアスとして定数Ｂを加えた数Ｘ＝ｘ＋Ｂを
演算に用いる。具体的には表１のように定義されてい
る。
【０００４】
【表１】 演算における指数の演算の場合、積の指数ｚと乗数／被
乗数の指数Ｘ，Ｙは次のような関係となる。（［］内
は、仮数部の演算結果により行う可能性のある演算） 実際に乗算器の中では、式のような演算が行われる。
乗数の指数Ｘ，Ｙは次のような関係となる。（［］内
は、仮数部の演算結果により行う可能性のある演算） 実際に乗算器の中では、式のような演算が行われる。
【０００５】
【従来の技術】従来、図５に示すような、浮動小数点乗
算器のうちの指数部に関する演算装置があった。本演算
装置は同図に示すように、単精度、倍精度、拡張倍精度
の３種類の精度で指数部の演算を行うことができる演算
装置であり、単精度用指数部演算装置５３1 と、倍精度
用指数部演算装置５３2 と、拡張倍精度用指数部演算装
置５３3 と、指示によりこれら、３種類の演算装置のう
ちの１つを選択する選択手段５０とを有するものであ
る。また、各演算装置５３1 ，５３2 ，５３3 には各
々、二進法の浮動小数点で表された乗数及び被乗数の指
数部同士の加算、及びバイアス値の減算を行う指数部演
算手段５１1 ，５１2 ，５１3 と、指数部演算手段によ
る指数部に関する演算結果について、仮数部に関する演
算結果に基づいて桁上げの処理を行う後処理手段５
２1 ，５２2 ，５２3 とを各々有するものである。
算器のうちの指数部に関する演算装置があった。本演算
装置は同図に示すように、単精度、倍精度、拡張倍精度
の３種類の精度で指数部の演算を行うことができる演算
装置であり、単精度用指数部演算装置５３1 と、倍精度
用指数部演算装置５３2 と、拡張倍精度用指数部演算装
置５３3 と、指示によりこれら、３種類の演算装置のう
ちの１つを選択する選択手段５０とを有するものであ
る。また、各演算装置５３1 ，５３2 ，５３3 には各
々、二進法の浮動小数点で表された乗数及び被乗数の指
数部同士の加算、及びバイアス値の減算を行う指数部演
算手段５１1 ，５１2 ，５１3 と、指数部演算手段によ
る指数部に関する演算結果について、仮数部に関する演
算結果に基づいて桁上げの処理を行う後処理手段５
２1 ，５２2 ，５２3 とを各々有するものである。
【０００６】また、各演算装置の指数部演算手段は、各
精度に対応する桁幅等の演算能力をもつものである。す
なわち、単精度の場合には、８ビットの桁幅、倍精度の
場合には、１１ビットの桁幅、拡張倍精度の場合には、
１５ビットの桁幅をもつとともに、各精度に対応して、
異なるバイアス値が用いられる。
精度に対応する桁幅等の演算能力をもつものである。す
なわち、単精度の場合には、８ビットの桁幅、倍精度の
場合には、１１ビットの桁幅、拡張倍精度の場合には、
１５ビットの桁幅をもつとともに、各精度に対応して、
異なるバイアス値が用いられる。
【０００７】
【発明が解決しようとする課題】ところで、以上説明し
たように、従来例に係る浮動小数点乗算器にあっては、
複数の精度の乗算が可能な乗算器の場合には、各精度に
対応して、別々の指数部演算用の演算装置を設けるよう
にしている。これは、各精度で必要とする桁幅が異なる
からだけではなく、表１に示すように、バイアス値Ｂも
精度によって異なるからである。そのため、従来例にあ
っては、複数の精度の乗算が可能な浮動小数点乗算器に
あっては、式の演算を実現するには、各精度毎に別々
の演算装置が必要となり、部品点数の増大、制作費用の
増大、制作の手間の増加、及び装置の大型化につながる
という問題点を有していた。
たように、従来例に係る浮動小数点乗算器にあっては、
複数の精度の乗算が可能な乗算器の場合には、各精度に
対応して、別々の指数部演算用の演算装置を設けるよう
にしている。これは、各精度で必要とする桁幅が異なる
からだけではなく、表１に示すように、バイアス値Ｂも
精度によって異なるからである。そのため、従来例にあ
っては、複数の精度の乗算が可能な浮動小数点乗算器に
あっては、式の演算を実現するには、各精度毎に別々
の演算装置が必要となり、部品点数の増大、制作費用の
増大、制作の手間の増加、及び装置の大型化につながる
という問題点を有していた。
【０００８】そこで、本発明は、複数の精度に対応して
浮動小数点の乗算が可能であるが、それによって、部品
点数の増加、制作費用の増大、制作の手間の増加及び装
置の大型化につながらない浮動小数点乗算器及び乗算方
法を提供することを目的としてなされたものである。
浮動小数点の乗算が可能であるが、それによって、部品
点数の増加、制作費用の増大、制作の手間の増加及び装
置の大型化につながらない浮動小数点乗算器及び乗算方
法を提供することを目的としてなされたものである。
【０００９】
【課題を解決するための手段】以上の技術的課題を解決
するため、第一の発明は、図１に示すように、二進法の
浮動小数点で表された乗数及び被乗数の指数部同士の加
算、及びバイアス値の減算を行う指数部演算手段１０
と、指数部演算手段１０による指数部に関する演算結果
について、仮数部に関する演算結果に基づいて桁上げの
処理を行う後処理手段２０とを有する浮動小数点乗算器
において、前記指数部演算手段１０及び後処理手段２０
は、少なくとも２種類の精度のうち、高精度に対応した
桁幅及びバイアス値での演算及び処理を行うとともに、
低精度の演算を行う場合には、高精度に対応した桁幅の
うち、上位桁から低精度に対応した桁幅分までの桁には
低精度で表された指数部を割り当て、残りの各桁には１
を割り当てたものを併合して乗数または被乗数の指数部
として、前記指数部演算手段１０に供給するプリ処理手
段３０ａ，３０ｂを設けたものである。
するため、第一の発明は、図１に示すように、二進法の
浮動小数点で表された乗数及び被乗数の指数部同士の加
算、及びバイアス値の減算を行う指数部演算手段１０
と、指数部演算手段１０による指数部に関する演算結果
について、仮数部に関する演算結果に基づいて桁上げの
処理を行う後処理手段２０とを有する浮動小数点乗算器
において、前記指数部演算手段１０及び後処理手段２０
は、少なくとも２種類の精度のうち、高精度に対応した
桁幅及びバイアス値での演算及び処理を行うとともに、
低精度の演算を行う場合には、高精度に対応した桁幅の
うち、上位桁から低精度に対応した桁幅分までの桁には
低精度で表された指数部を割り当て、残りの各桁には１
を割り当てたものを併合して乗数または被乗数の指数部
として、前記指数部演算手段１０に供給するプリ処理手
段３０ａ，３０ｂを設けたものである。
【００１０】一方、第二の発明は、図２に示すように、
二進法の浮動小数点で表された乗数及び被乗数の指数部
同士の加算、及びバイアス値の減算を行い（Ｓ２）、こ
の演算結果について、仮数部に関する演算結果に基づい
て桁上げの処理を行う（Ｓ３）浮動小数点乗算方法にお
いて、乗数及び被乗数の指数部同士の加算、バイアス値
の減算及び桁上げの処理は、少なくとも２種類の精度の
うち、高精度に対応した桁幅及びバイアス値で行うとと
もに、低精度の演算を行う場合には、乗数及び被乗数の
指数部同士の加算、及びバイアス値の減算を行う（Ｓ
２）前に、高精度に対応した桁幅のうち、上位桁から低
精度に対応した桁幅分までの桁には低精度で表された指
数部を割り当て、残りの各桁には１を割り当てたものを
併合して乗数または被乗数の指数部とする（Ｓ１）もの
である。
二進法の浮動小数点で表された乗数及び被乗数の指数部
同士の加算、及びバイアス値の減算を行い（Ｓ２）、こ
の演算結果について、仮数部に関する演算結果に基づい
て桁上げの処理を行う（Ｓ３）浮動小数点乗算方法にお
いて、乗数及び被乗数の指数部同士の加算、バイアス値
の減算及び桁上げの処理は、少なくとも２種類の精度の
うち、高精度に対応した桁幅及びバイアス値で行うとと
もに、低精度の演算を行う場合には、乗数及び被乗数の
指数部同士の加算、及びバイアス値の減算を行う（Ｓ
２）前に、高精度に対応した桁幅のうち、上位桁から低
精度に対応した桁幅分までの桁には低精度で表された指
数部を割り当て、残りの各桁には１を割り当てたものを
併合して乗数または被乗数の指数部とする（Ｓ１）もの
である。
【００１１】
【作用】少なくとも、２種類の精度での乗算が可能な場
合に、低精度での乗算の指示があると、乗算を行おうと
する浮動小数点で表された乗数及び被乗数について、指
数部と仮数部に分離し、乗数及び被乗数の当該指数部が
各々前記プリ処理手段３０ａ，３０ｂに入力する。ここ
で、二進法の浮動小数点により被乗数及び乗数を表す
と、各々ＱX ・２X ，ＱY ・２Y となり、ＱX ，ＱY を
被乗数及び乗数の仮数部といい、２の巾Ｘ，Ｙを被乗数
及び乗数の指数部という。当該被乗数と乗数との間で乗
算を行うと、その積は（ＱX ・ＱY ）・２X+Y となり、
本発明はこの指数部の演算に係るものである。
合に、低精度での乗算の指示があると、乗算を行おうと
する浮動小数点で表された乗数及び被乗数について、指
数部と仮数部に分離し、乗数及び被乗数の当該指数部が
各々前記プリ処理手段３０ａ，３０ｂに入力する。ここ
で、二進法の浮動小数点により被乗数及び乗数を表す
と、各々ＱX ・２X ，ＱY ・２Y となり、ＱX ，ＱY を
被乗数及び乗数の仮数部といい、２の巾Ｘ，Ｙを被乗数
及び乗数の指数部という。当該被乗数と乗数との間で乗
算を行うと、その積は（ＱX ・ＱY ）・２X+Y となり、
本発明はこの指数部の演算に係るものである。
【００１２】ステップＳ１で、前記プリ処理手段３０
ａ，３０ｂは少なくとも２種類の精度のうち、高精度に
対応する桁幅のうち、上位桁から低精度の桁幅分には本
来の低精度で表された指数部を割り当て、残りの各桁に
は１を割り当てた上で併合する。併合されたデータは、
２種類の精度のうち、高精度の演算に対応する態様であ
る。
ａ，３０ｂは少なくとも２種類の精度のうち、高精度に
対応する桁幅のうち、上位桁から低精度の桁幅分には本
来の低精度で表された指数部を割り当て、残りの各桁に
は１を割り当てた上で併合する。併合されたデータは、
２種類の精度のうち、高精度の演算に対応する態様であ
る。
【００１３】今、説明上簡単のために、２種類の精度が
選択可能であるとし、そのうち高精度に対応する長桁幅
をＬビット、低精度に対応する短桁幅をＳ（＜Ｌ）ビッ
トとして、プリ処理手段３０ａ，３０ｂの処理について
説明する（Ｌ及びＳは自然数）。すなわち、入力された
被乗数及び乗数の２つの指数部Ｘ＝(X0 ・・・ XS-1),
Ｙ＝(Y0 ・・・Y S-1)に対して、プリ処理手段３０ａ，
３０ｂは以下のようなＬビットの数Ｘ’，Ｙ’を出力す
る。 Ｘ’＝(X0 ・・・ XS-1 １…１） Ｙ’＝(Y0 ・・・ YS-1 １…１）
選択可能であるとし、そのうち高精度に対応する長桁幅
をＬビット、低精度に対応する短桁幅をＳ（＜Ｌ）ビッ
トとして、プリ処理手段３０ａ，３０ｂの処理について
説明する（Ｌ及びＳは自然数）。すなわち、入力された
被乗数及び乗数の２つの指数部Ｘ＝(X0 ・・・ XS-1),
Ｙ＝(Y0 ・・・Y S-1)に対して、プリ処理手段３０ａ，
３０ｂは以下のようなＬビットの数Ｘ’，Ｙ’を出力す
る。 Ｘ’＝(X0 ・・・ XS-1 １…１） Ｙ’＝(Y0 ・・・ YS-1 １…１）
【００１４】ステップＳ２では、前記指数部演算手段１
０により、指数部Ｘ’とＹ’との加算が行われた後、バ
イアス値Ｂの減算が行われる。すなわち、Ｚ’＝Ｘ’＋
Ｙ’−Ｂが得られる。ここで、当該指数部演算手段１０
は高精度に対応する演算能力があり、バイアス値Ｂは高
精度に対応する値２L-1 −１に設定されている。ところ
で、バイアス値Ｂ＝２L-1 −１＝（０１１・・・１１）
を減算するのはＢの２の補数−Ｂ＝（１００・・・０
１）を加算するのと同様である。したがって、次のよう
な演算を行う。 ここで、Ｚ’の上位ＳビットＺ＝ (Z 0 ・・・Z S-1)と
の関係を求めると、 Ｚ’＝Ｘ’＋Ｙ’−Ｂ すなわち、左辺＝Ｚ・２L-S ＋１・２L-S-1 ＋…＋１・２0 右辺＝Ｘ・２L-S ＋１・２L-S-1 ＋…＋１・２0 ＋Ｙ・２L-S ＋１・２L-S-1 ＋…＋１・２0 ＋２L-1 ＋１
０により、指数部Ｘ’とＹ’との加算が行われた後、バ
イアス値Ｂの減算が行われる。すなわち、Ｚ’＝Ｘ’＋
Ｙ’−Ｂが得られる。ここで、当該指数部演算手段１０
は高精度に対応する演算能力があり、バイアス値Ｂは高
精度に対応する値２L-1 −１に設定されている。ところ
で、バイアス値Ｂ＝２L-1 −１＝（０１１・・・１１）
を減算するのはＢの２の補数−Ｂ＝（１００・・・０
１）を加算するのと同様である。したがって、次のよう
な演算を行う。 ここで、Ｚ’の上位ＳビットＺ＝ (Z 0 ・・・Z S-1)と
の関係を求めると、 Ｚ’＝Ｘ’＋Ｙ’−Ｂ すなわち、左辺＝Ｚ・２L-S ＋１・２L-S-1 ＋…＋１・２0 右辺＝Ｘ・２L-S ＋１・２L-S-1 ＋…＋１・２0 ＋Ｙ・２L-S ＋１・２L-S-1 ＋…＋１・２0 ＋２L-1 ＋１
【００１５】両辺を２L-S で割って、等しいとおくと、 Ｚ＋１／２＋…＋１／２L-S ＝Ｘ＋Ｙ＋２・（１／２＋…＋ １／２L-S ）＋１／２L-S ＋２S-1 が得られ、さらに変形すると、 Ｚ＝Ｘ＋Ｙ＋２S-1 ＋１＝Ｘ＋Ｙ−（２S-1 −１） … となる。この式は、低精度の場合に行われるべき処理
に対応（加算して、低精度のバイアス値を減算）してい
る。
に対応（加算して、低精度のバイアス値を減算）してい
る。
【００１６】ステップＳ３で、前記後処理手段２０によ
り、仮数部からの指令があると、インクリメントを行っ
た数Ａ’が次のように得られる。 ここで、Ａ’の上位桁からＳビットまでの短桁分Ａ＝
（A O ・・・A S-1 ) は、 であり、式は、低精度の場合の式に一致し、高精
度の能力をもつ指数部演算手段１０及び後処理手段２０
を用いて、低精度の指数部の演算を行うことができるこ
とになる。尚、高精度により、指数部の演算を行う場合
には、従来の場合と何ら変わりなく、プリ処理手段３０
ａ，３０ｂは入力した指数部をそのまま出力するに過ぎ
ない。
り、仮数部からの指令があると、インクリメントを行っ
た数Ａ’が次のように得られる。 ここで、Ａ’の上位桁からＳビットまでの短桁分Ａ＝
（A O ・・・A S-1 ) は、 であり、式は、低精度の場合の式に一致し、高精
度の能力をもつ指数部演算手段１０及び後処理手段２０
を用いて、低精度の指数部の演算を行うことができるこ
とになる。尚、高精度により、指数部の演算を行う場合
には、従来の場合と何ら変わりなく、プリ処理手段３０
ａ，３０ｂは入力した指数部をそのまま出力するに過ぎ
ない。
【００１７】
【実施例】本発明の実施例に係る浮動小数点乗算器及び
乗算方法について説明する。図３には、本実施例に係る
浮動小数点乗算器の全体図を示すものである。同図に示
すように、本乗算器は、二進法の浮動小数点で表された
乗数及び被乗数の指数部同士の加算、及びバイアス値Ｂ
の減算を行う加算器である指数部演算回路１と、当該指
数部演算回路１による指数部に関する演算結果につい
て、仮数部に関する演算結果に基づいて桁上げの処理を
行う後処理回路２とを有し、当該指数部演算回路１及び
後処理回路２には、少なくとも二種類の精度のうち、高
精度に対応した桁幅及びバイアス値での演算及び処理を
行うものである。また、本実施例にあっては、低精度の
演算を行う場合には、高精度の桁幅のうち上位桁から低
精度の桁幅分までには本来の低精度で表された指数部を
割り当て、残りの各桁には“１”を割り当てたものを併
合して乗数または被乗数の指数部として、前記指数部演
算回路１に供給するプリ処理回路３ａ，３ｂを設けたも
のである。
乗算方法について説明する。図３には、本実施例に係る
浮動小数点乗算器の全体図を示すものである。同図に示
すように、本乗算器は、二進法の浮動小数点で表された
乗数及び被乗数の指数部同士の加算、及びバイアス値Ｂ
の減算を行う加算器である指数部演算回路１と、当該指
数部演算回路１による指数部に関する演算結果につい
て、仮数部に関する演算結果に基づいて桁上げの処理を
行う後処理回路２とを有し、当該指数部演算回路１及び
後処理回路２には、少なくとも二種類の精度のうち、高
精度に対応した桁幅及びバイアス値での演算及び処理を
行うものである。また、本実施例にあっては、低精度の
演算を行う場合には、高精度の桁幅のうち上位桁から低
精度の桁幅分までには本来の低精度で表された指数部を
割り当て、残りの各桁には“１”を割り当てたものを併
合して乗数または被乗数の指数部として、前記指数部演
算回路１に供給するプリ処理回路３ａ，３ｂを設けたも
のである。
【００１８】さらに、前記後処理回路２は同図に示すよ
うに、当該指数部演算回路１の演算結果を保持して、タ
イミングの調整を行うレジスタ２１，２２と、前記指数
部演算回路１による指数部に関する演算結果について桁
上げを行う桁上げ回路２３と、仮数部の演算結果に基づ
いて桁上げを行うか行わないかの選択を行うマルチプレ
クサ２４と、を有する。
うに、当該指数部演算回路１の演算結果を保持して、タ
イミングの調整を行うレジスタ２１，２２と、前記指数
部演算回路１による指数部に関する演算結果について桁
上げを行う桁上げ回路２３と、仮数部の演算結果に基づ
いて桁上げを行うか行わないかの選択を行うマルチプレ
クサ２４と、を有する。
【００１９】その他、本実施例にあっては、同図に示す
ように、精度モードに従って、指数部と仮数部とを切り
換えるアライン回路４ａ，４ｂと、仮数部の乗数及び被
乗数を一時保持するレジスタ５ａ，５ｂと、仮数部の乗
算を行う仮数部乗算回路６と、仮数部の積を保持するレ
ジスタ７と、仮数部の乗算結果の丸め及び正規化を行う
正規化回路８と、乗数又は被乗数のオペランドのチェッ
クを行うチェック部９，９１と、当該チェック結果の状
態を示すステータス信号を保持するレジスタ９２と、
∞，NAN 等（非数値）といった特殊な演算結果を生成す
る生成部９３と、マルチプレクサ９４と、乗算の最終的
な結果である積を保持するレジスタ９５と、ＥＸＣＰ
（例外信号、ＩＥＥＥ規格の場合には４通りの例外通知
が定義されている）を保持するレジスタ９６と、を有す
るものである。
ように、精度モードに従って、指数部と仮数部とを切り
換えるアライン回路４ａ，４ｂと、仮数部の乗数及び被
乗数を一時保持するレジスタ５ａ，５ｂと、仮数部の乗
算を行う仮数部乗算回路６と、仮数部の積を保持するレ
ジスタ７と、仮数部の乗算結果の丸め及び正規化を行う
正規化回路８と、乗数又は被乗数のオペランドのチェッ
クを行うチェック部９，９１と、当該チェック結果の状
態を示すステータス信号を保持するレジスタ９２と、
∞，NAN 等（非数値）といった特殊な演算結果を生成す
る生成部９３と、マルチプレクサ９４と、乗算の最終的
な結果である積を保持するレジスタ９５と、ＥＸＣＰ
（例外信号、ＩＥＥＥ規格の場合には４通りの例外通知
が定義されている）を保持するレジスタ９６と、を有す
るものである。
【００２０】本実施例にあっては、説明の簡単のためＩ
ＥＥＥ規格の単精度（低精度）／倍精度（高精度）の選
択が可能な浮動小数点乗算器を説明する。ここで、単精
度の場合の桁幅（ビット幅）は８ビットで、バイアス値
Ｂは、２ 7 −１である。また、倍精度の場合の桁幅は１
１ビットで、バイアス値Ｂは、２ 10−１であるが、前記
指数部演算回路１等には、倍精度の場合の桁幅（１１ビ
ット）及びバイアス値Ｂは２10−１が備えられている。
図４には本実施例に係る乗算器のうち、指数部の演算に
係る部分を抜き出して示したものである。
ＥＥＥ規格の単精度（低精度）／倍精度（高精度）の選
択が可能な浮動小数点乗算器を説明する。ここで、単精
度の場合の桁幅（ビット幅）は８ビットで、バイアス値
Ｂは、２ 7 −１である。また、倍精度の場合の桁幅は１
１ビットで、バイアス値Ｂは、２ 10−１であるが、前記
指数部演算回路１等には、倍精度の場合の桁幅（１１ビ
ット）及びバイアス値Ｂは２10−１が備えられている。
図４には本実施例に係る乗算器のうち、指数部の演算に
係る部分を抜き出して示したものである。
【００２１】同図に示すように、前記プリ処理回路３
ａ，３ｂは、ＩＥＥＥ規格に基づく倍精度に対応する桁
幅である１１ビットが設けられ、その最上位桁から単精
度に対応する桁幅である８ビット分は入力したデータを
そのまま出力する信号線であり、残りの桁幅である３ビ
ット分の各信号線は、各プリ処理回路３ａ，３ｂに各々
設けたＯＲ素子３１ａ，３２ａ，３３ａ．３１ｂ，３２
ｂ，３３ｂの一方の端子に入力するように設けられ、当
該ＯＲ素子の他方の端子には、単精度モードと倍精度モ
ードとの切換えを指示する信号線（+SEL SNG)が接続
し、各ＯＲ素子３１ａ等の各３ビット分の出力信号線は
単精度分の８ビット信号線と併合されて、各々前記指数
部演算回路１に入力するように構成されている。ここ
で、単精度モードと倍精度モードとの切換えは、+SEL
SNG を各々“１”と“０”との間で切換えることにより
行われる。
ａ，３ｂは、ＩＥＥＥ規格に基づく倍精度に対応する桁
幅である１１ビットが設けられ、その最上位桁から単精
度に対応する桁幅である８ビット分は入力したデータを
そのまま出力する信号線であり、残りの桁幅である３ビ
ット分の各信号線は、各プリ処理回路３ａ，３ｂに各々
設けたＯＲ素子３１ａ，３２ａ，３３ａ．３１ｂ，３２
ｂ，３３ｂの一方の端子に入力するように設けられ、当
該ＯＲ素子の他方の端子には、単精度モードと倍精度モ
ードとの切換えを指示する信号線（+SEL SNG)が接続
し、各ＯＲ素子３１ａ等の各３ビット分の出力信号線は
単精度分の８ビット信号線と併合されて、各々前記指数
部演算回路１に入力するように構成されている。ここ
で、単精度モードと倍精度モードとの切換えは、+SEL
SNG を各々“１”と“０”との間で切換えることにより
行われる。
【００２２】続いて、本実施例に係る浮動小数点乗算器
のうちの指数部の演算に関する動作について説明する。
単精度モードでの乗算を行う場合、前記アライン回路４
ａ，４ｂにより、被乗数及び乗数について、仮数部と指
数部に切り分けられ、被乗数及び乗数の指数部が前記１
１ビットの長桁幅のうち最上位桁から左詰めにして、８
ビット分として、前記各プリ処理回路３ａ，３ｂに入力
する。入力した被乗数と乗数との８ビットの２つの指数
部を各々Ｘ＝(X0 ・・・ X7) , Ｙ＝(Y0 ・・・Y7) と
する。単精度モードでの乗算の指示があると、前記プリ
処理回路３ａ，３ｂの前記ＯＲ素子３１ａ，３２ａ，３
３ａ，３１ｂ，３２ｂ，３３ｂの一方の端子に接続され
た+SEL SNG 信号線が“１”状態となる。
のうちの指数部の演算に関する動作について説明する。
単精度モードでの乗算を行う場合、前記アライン回路４
ａ，４ｂにより、被乗数及び乗数について、仮数部と指
数部に切り分けられ、被乗数及び乗数の指数部が前記１
１ビットの長桁幅のうち最上位桁から左詰めにして、８
ビット分として、前記各プリ処理回路３ａ，３ｂに入力
する。入力した被乗数と乗数との８ビットの２つの指数
部を各々Ｘ＝(X0 ・・・ X7) , Ｙ＝(Y0 ・・・Y7) と
する。単精度モードでの乗算の指示があると、前記プリ
処理回路３ａ，３ｂの前記ＯＲ素子３１ａ，３２ａ，３
３ａ，３１ｂ，３２ｂ，３３ｂの一方の端子に接続され
た+SEL SNG 信号線が“１”状態となる。
【００２３】したがって、プリ処理回路３ａ，３ｂは、
１１ビットの桁幅のうち、最上位桁から左詰めにして８
ビット分にはアライン回路４ａ，４ｂから送出された指
数部のデータが、残りの空いている３ビット分には前記
ＯＲ素子３１ａ，３２ａ，３３ａ，３１ｂ，３２ｂ，３
３ｂから出力された“１１１”データが割り当てられた
ものが併合された以下のような１１ビットの数Ｘ’，
Ｙ’を出力する（前述した場合でＬ＝１１，Ｓ＝８）。 Ｘ’＝(X0 ・・・ X7 １１１） Ｙ’＝(Y0 ・・・ Y7 １１１） 当該Ｘ’及びＹ’は前記指数部演算回路１に入力するこ
とになる。当該演算回路１では、入力された２つのデー
タを加算し、倍精度の場合のバイアス値Ｂ＝２10−１を
減算したデータＺ’＝Ｘ’＋Ｙ’−（２10−１）が求め
られる。
１１ビットの桁幅のうち、最上位桁から左詰めにして８
ビット分にはアライン回路４ａ，４ｂから送出された指
数部のデータが、残りの空いている３ビット分には前記
ＯＲ素子３１ａ，３２ａ，３３ａ，３１ｂ，３２ｂ，３
３ｂから出力された“１１１”データが割り当てられた
ものが併合された以下のような１１ビットの数Ｘ’，
Ｙ’を出力する（前述した場合でＬ＝１１，Ｓ＝８）。 Ｘ’＝(X0 ・・・ X7 １１１） Ｙ’＝(Y0 ・・・ Y7 １１１） 当該Ｘ’及びＹ’は前記指数部演算回路１に入力するこ
とになる。当該演算回路１では、入力された２つのデー
タを加算し、倍精度の場合のバイアス値Ｂ＝２10−１を
減算したデータＺ’＝Ｘ’＋Ｙ’−（２10−１）が求め
られる。
【００２４】このとき、倍精度のバイアス値Ｂ＝（０１
１１１１１１１１１）を減算するのは、Ｂの２の補数−
Ｂ＝（１０００００００００１）を加算するのと同様で
ある。したがって、次のような演算が当該演算回路１で
行われる。 ここで、Ｚ’の上位８ビットＺ＝ (Z0・・・ Z7)は前述
した理由から、 Ｚ＝Ｘ＋Ｙ−（２7 −１） … となっている。即ち、前述のに示したように、２7 −
１は単精度のバイアス値Ｂに相当し式は単精度の場合
に演算されるべき式と同じ結果が得られることになる。
１１１１１１１１１）を減算するのは、Ｂの２の補数−
Ｂ＝（１０００００００００１）を加算するのと同様で
ある。したがって、次のような演算が当該演算回路１で
行われる。 ここで、Ｚ’の上位８ビットＺ＝ (Z0・・・ Z7)は前述
した理由から、 Ｚ＝Ｘ＋Ｙ−（２7 −１） … となっている。即ち、前述のに示したように、２7 −
１は単精度のバイアス値Ｂに相当し式は単精度の場合
に演算されるべき式と同じ結果が得られることになる。
【００２５】後処理回路２では、仮数部の演算結果に基
づいて、桁上げの指令があると、指数部演算回路１で得
られた演算結果( Z C Z0 ・・・ Z7 １１１) に１を加
算することになる。その結果Ａ’が以下のように得られ
ることになる。 ここで、Ａ’の上位８ビットＡ＝（A O ・・・A 7 )
は、 となる。このは単精度の場合の式に相当するもので
ある。
づいて、桁上げの指令があると、指数部演算回路１で得
られた演算結果( Z C Z0 ・・・ Z7 １１１) に１を加
算することになる。その結果Ａ’が以下のように得られ
ることになる。 ここで、Ａ’の上位８ビットＡ＝（A O ・・・A 7 )
は、 となる。このは単精度の場合の式に相当するもので
ある。
【００２６】一方、倍精度での指数部の演算を行う場合
には、従来例と全く同じ動作を行うことになり、前記プ
リ処理回路３ａ，３ｂは１１ビットの指数部を前記アラ
イン回路４ａ，４ｂから受け取ると、前記ＯＲ素子の一
方の端子の信号線+SEL SNGには“０”が設定されてお
り、入力した当該データはそのまま、前記指数部演算回
路１に入力し、通常の処理が行われることになり、従来
と変わりはない。
には、従来例と全く同じ動作を行うことになり、前記プ
リ処理回路３ａ，３ｂは１１ビットの指数部を前記アラ
イン回路４ａ，４ｂから受け取ると、前記ＯＲ素子の一
方の端子の信号線+SEL SNGには“０”が設定されてお
り、入力した当該データはそのまま、前記指数部演算回
路１に入力し、通常の処理が行われることになり、従来
と変わりはない。
【００２７】尚、以上の説明においては、単精度と倍精
度との２種類の場合について説明したが、当該場合に限
られることなく、３種類以上の精度の場合にあっても、
その最高の精度を前述した高精度として適用し、最高の
精度以外の精度に関しては、低精度として適用すれば良
い。また、図４の回路にあっては、正論理の場合を示し
たが、負論理で回路を構成するようにしても良い。その
場合には、ＯＲ素子に代えて、ＮＯＲ素子を用いれば良
い。
度との２種類の場合について説明したが、当該場合に限
られることなく、３種類以上の精度の場合にあっても、
その最高の精度を前述した高精度として適用し、最高の
精度以外の精度に関しては、低精度として適用すれば良
い。また、図４の回路にあっては、正論理の場合を示し
たが、負論理で回路を構成するようにしても良い。その
場合には、ＯＲ素子に代えて、ＮＯＲ素子を用いれば良
い。
【００２８】
【発明の効果】以上説明したように、本発明にあって
は、乗数及び被乗数の指数部の演算を行う際に、少なく
とも２つの精度のうち、低精度の演算を行う場合には、
高精度で必要とする桁幅のうち、上位桁から、低精度で
必要とする桁幅分までの桁には低精度で表された指数部
を割り当て、残りの各桁には“１”を割り当てたもの
を、併合して乗数または被乗数の指数部として、演算を
行うようにしている。したがって、複数の精度の浮動小
数点の乗算を共通の回路で行うことができるので、部品
点数の増加、制作費用の増大、及び装置の大型化を招か
ない。
は、乗数及び被乗数の指数部の演算を行う際に、少なく
とも２つの精度のうち、低精度の演算を行う場合には、
高精度で必要とする桁幅のうち、上位桁から、低精度で
必要とする桁幅分までの桁には低精度で表された指数部
を割り当て、残りの各桁には“１”を割り当てたもの
を、併合して乗数または被乗数の指数部として、演算を
行うようにしている。したがって、複数の精度の浮動小
数点の乗算を共通の回路で行うことができるので、部品
点数の増加、制作費用の増大、及び装置の大型化を招か
ない。
【図１】第一の発明の原理ブロック図
【図２】第二の発明の原理流れ図
【図３】実施例に係る乗算器の全体ブロック図
【図４】実施例に係る乗算器の指数部の演算に関する装
置部分のブロック図
置部分のブロック図
【図５】従来例に係るブロック図
１０（１） 指数部演算手段（指数部演算回路） ２０（２） 後処理手段（後処理回路） ３０ａ，３０ｂ プリ処理手段（プリ処理回路）
Claims (2)
- 【請求項１】 二進法の浮動小数点で表された乗数及び
被乗数の指数部同士の加算、及びバイアス値の減算を行
う指数部演算手段（１０）と、 指数部演算手段（１０）による指数部に関する演算結果
について、仮数部に関する演算結果に基づいて桁上げの
処理を行う後処理手段（２０）とを有する浮動小数点乗
算器において、 前記指数部演算手段（１０）及び後処理手段（２０）
は、少なくとも２種類の精度のうち、高精度に対応した
桁幅及びバイアス値での演算及び処理を行うとともに、 低精度の演算を行う場合には、高精度に対応した桁幅の
うち、上位桁から低精度に対応した桁幅分までの桁には
低精度で表された指数部を割り当て、残りの各桁には１
を割り当てたものを併合して乗数または被乗数の指数部
として、前記指数部演算手段（１０）に供給するプリ処
理手段（３０ａ，３０ｂ）を設けたことを特徴とする浮
動小数点乗算器。 - 【請求項２】 二進法の浮動小数点で表された乗数及び
被乗数の指数部同士の加算、及びバイアス値の減算を行
い（Ｓ２）、この演算結果について、仮数部に関する演
算結果に基づいて桁上げの処理を行う（Ｓ３）浮動小数
点乗算方法において、 乗数及び被乗数の指数部同士の加算、バイアス値の減算
及び桁上げの処理は、少なくとも２種類の精度のうち、
高精度に対応した桁幅及びバイアス値で行うとともに、 低精度の演算を行う場合には、乗数及び被乗数の指数部
同士の加算、及びバイアス値の減算を行う（Ｓ２）前
に、高精度に対応した桁幅のうち、上位桁から低精度に
対応した桁幅分までの桁には低精度で表された指数部を
割り当て、残りの各桁には１を割り当てたものを併合し
て乗数または被乗数の指数部とする（Ｓ１）ことを特徴
とする浮動小数点乗算方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03331644A JP3137131B2 (ja) | 1991-12-16 | 1991-12-16 | 浮動小数点乗算器及び乗算方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03331644A JP3137131B2 (ja) | 1991-12-16 | 1991-12-16 | 浮動小数点乗算器及び乗算方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05165605A true JPH05165605A (ja) | 1993-07-02 |
| JP3137131B2 JP3137131B2 (ja) | 2001-02-19 |
Family
ID=18245971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03331644A Expired - Fee Related JP3137131B2 (ja) | 1991-12-16 | 1991-12-16 | 浮動小数点乗算器及び乗算方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3137131B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112101541A (zh) * | 2019-06-18 | 2020-12-18 | 上海寒武纪信息科技有限公司 | 数据处理装置、方法、集成电路装置、板卡和计算装置 |
| CN112214196A (zh) * | 2020-10-19 | 2021-01-12 | 上海兆芯集成电路有限公司 | 浮点异常处理方法及装置 |
| CN120353430A (zh) * | 2025-06-25 | 2025-07-22 | 中科亿海微电子科技（苏州）有限公司 | 一种fpga乘法器优化方法及装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6168637A (ja) * | 1984-07-16 | 1986-04-09 | Nec Corp | 演算装置 |
| JPH02259927A (ja) * | 1989-03-31 | 1990-10-22 | Fujitsu Ltd | 浮動小数点乗算装置 |
-
1991
- 1991-12-16 JP JP03331644A patent/JP3137131B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6168637A (ja) * | 1984-07-16 | 1986-04-09 | Nec Corp | 演算装置 |
| JPH02259927A (ja) * | 1989-03-31 | 1990-10-22 | Fujitsu Ltd | 浮動小数点乗算装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112101541A (zh) * | 2019-06-18 | 2020-12-18 | 上海寒武纪信息科技有限公司 | 数据处理装置、方法、集成电路装置、板卡和计算装置 |
| CN112101541B (zh) * | 2019-06-18 | 2023-01-17 | 上海寒武纪信息科技有限公司 | 对高位宽值数据进行拆分的装置、方法、芯片及板卡 |
| CN112214196A (zh) * | 2020-10-19 | 2021-01-12 | 上海兆芯集成电路有限公司 | 浮点异常处理方法及装置 |
| CN112214196B (zh) * | 2020-10-19 | 2025-08-19 | 上海兆芯集成电路股份有限公司 | 浮点异常处理方法及装置 |
| CN120353430A (zh) * | 2025-06-25 | 2025-07-22 | 中科亿海微电子科技（苏州）有限公司 | 一种fpga乘法器优化方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3137131B2 (ja) | 2001-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3541066B2 (ja) | コンピュータにおいて除算および平方根計算を実施するための方法および装置 | |
| US5469377A (en) | Floating point computing device for simplifying procedures accompanying addition or subtraction by detecting whether all of the bits of the digits of the mantissa are 0 or 1 | |
| JPH02196328A (ja) | 浮動小数点演算装置 | |
| EP0356153B1 (en) | Radix-2**n divider method and apparatus using overlapped quotient bit selection and concurrent quotient rounding and correction | |
| US5132925A (en) | Radix-16 divider using overlapped quotient bit selection and concurrent quotient rounding and correction | |
| JP2676410B2 (ja) | ステイツキ‐ビツト値を予測する回路およびその方法 | |
| JPH03171324A (ja) | オペランドの平方根を計算する回路及び方法 | |
| US6182100B1 (en) | Method and system for performing a logarithmic estimation within a data processing system | |
| US5818745A (en) | Computer for performing non-restoring division | |
| JPH0687218B2 (ja) | 浮動小数点数演算処理装置及び除数倍数生成装置 | |
| JP3137131B2 (ja) | 浮動小数点乗算器及び乗算方法 | |
| US4190894A (en) | High speed parallel multiplication apparatus with single-step summand reduction | |
| JPH01232423A (ja) | 演算回路 | |
| JPH04172526A (ja) | 浮動小数点除算器 | |
| JP4428778B2 (ja) | 演算装置及び演算方法並びに計算装置 | |
| JP2972326B2 (ja) | 平方根計算装置 | |
| JP3124286B2 (ja) | 浮動小数点数演算装置 | |
| JPH01232424A (ja) | 演算回路 | |
| JP3100868B2 (ja) | 浮動小数点数のための算術演算装置 | |
| JPS63254525A (ja) | 除算装置 | |
| JPH0784762A (ja) | 乗算回路 | |
| JPH0285922A (ja) | 演算回路 | |
| Swartzlander Jr | The seven wonders of computer arithmetic | |
| JPS6168637A (ja) | 演算装置 | |
| Pinkiewicz et al. | Design of a composite arithmetic unit for rational numbers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970909 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |