JPH0516668B2 - - Google Patents
Info
- Publication number
- JPH0516668B2 JPH0516668B2 JP60157706A JP15770685A JPH0516668B2 JP H0516668 B2 JPH0516668 B2 JP H0516668B2 JP 60157706 A JP60157706 A JP 60157706A JP 15770685 A JP15770685 A JP 15770685A JP H0516668 B2 JPH0516668 B2 JP H0516668B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- epitaxial layer
- diffusion layer
- photodiode
- type epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
＜産業上の利用分野＞
本発明は、同一基板上にフオトダイオードとこ
れの増幅および波形整形用の信号処理回路とが形
成された回路内蔵受光素子に関する。
れの増幅および波形整形用の信号処理回路とが形
成された回路内蔵受光素子に関する。
＜従来の技術＞
この種の従来の回路内蔵受光素子は、一般に第
８図および第９図に示すような構成になつてい
る。先ず第８図の受光素子は、同の図に示すよう
にＰ型基板１上に形成されたＮ型エピキシヤル層
２が分離拡散層３により信号処理回路４から分離
され、Ｎ型エピタキシヤル層２とＰ型基板１の間
およびＮ型エピキシヤル層２と分離拡散層３の間
でそれぞれフオトダイオードが形成され、Ｎ型拡
散層５の分離拡散層３とに金属電極６，７を設け
た構成となつている。そして、電極６を正とし電
極７を負としてフオトダイオードのPN接合部に
逆バイアスを印加するので、同図ｂ図に示すよう
に、信号処理回路４から電流Ｉを引き出す状態で
使用される。
８図および第９図に示すような構成になつてい
る。先ず第８図の受光素子は、同の図に示すよう
にＰ型基板１上に形成されたＮ型エピキシヤル層
２が分離拡散層３により信号処理回路４から分離
され、Ｎ型エピタキシヤル層２とＰ型基板１の間
およびＮ型エピキシヤル層２と分離拡散層３の間
でそれぞれフオトダイオードが形成され、Ｎ型拡
散層５の分離拡散層３とに金属電極６，７を設け
た構成となつている。そして、電極６を正とし電
極７を負としてフオトダイオードのPN接合部に
逆バイアスを印加するので、同図ｂ図に示すよう
に、信号処理回路４から電流Ｉを引き出す状態で
使用される。
一方、第９図の受光素子は、同ａ図に示すよう
にＰ型基板１上に埋込拡散層８を介在させて形成
されたＮ型エピタキシヤル層２が、第８図のもの
と同様に分離拡散層３により信号処理回路４から
分離され、Ｎ型エピタキシヤル層２とこの表面に
形成されたＰ型拡散層９との間にフオトダイオー
ドが形成され、Ｎ型拡散層５およびＰ型拡散層９
に金属電極６，７を設けた構成になつている。そ
して、電極６を正とし且つ電極７を負としてフオ
トダイオードのPN接合部に逆バイアス印加する
ので、同図ｂ図に示すように、信号処理回路４に
電流Ｉが流れ込む状態で使用される。
にＰ型基板１上に埋込拡散層８を介在させて形成
されたＮ型エピタキシヤル層２が、第８図のもの
と同様に分離拡散層３により信号処理回路４から
分離され、Ｎ型エピタキシヤル層２とこの表面に
形成されたＰ型拡散層９との間にフオトダイオー
ドが形成され、Ｎ型拡散層５およびＰ型拡散層９
に金属電極６，７を設けた構成になつている。そ
して、電極６を正とし且つ電極７を負としてフオ
トダイオードのPN接合部に逆バイアス印加する
ので、同図ｂ図に示すように、信号処理回路４に
電流Ｉが流れ込む状態で使用される。
＜発明が解決しようとする問題点＞
ところで、第８図の受光素子は、前述のように
回路から電流を引き出す状態でのみ使用に限定さ
れ、しかも、この場合のアノード側はＰ型基板１
であるためにアース電位にしか設定できない。
回路から電流を引き出す状態でのみ使用に限定さ
れ、しかも、この場合のアノード側はＰ型基板１
であるためにアース電位にしか設定できない。
一方、第９図の受光素子は、Ｎ型エピタキシヤ
ル層２とＰ型拡散層９との間でフオトダイオード
が形成されていて、回路４に電流が流れ込む状態
で使用され、この場合のカソード側のＮ型エピタ
キシヤル層２は定電位Vsまたは電源電圧Vccに
設定されるのが通常であり、アノードおよびカソ
ード共に任意の電位に設定できる利点がある。そ
の反面、同図ｃ図に実線で示すように、回路４か
らフオトダイオードD1に電流を引き出す状態で
使用した場合には、同図ｃ図に破線で示すように
Ｎ型エピタキシヤル層２とＰ型基板１との間およ
びＮ型エピタキシヤル層２と分離拡散層３との間
にそれぞれ形成される寄生フオトダイオードD2
に光電流が流れ、この光電流も信号電流として信
号処理回路４で信号処理されてしまう問題がある
ため、電流が流れ込む状態でしか使用することが
できない。
ル層２とＰ型拡散層９との間でフオトダイオード
が形成されていて、回路４に電流が流れ込む状態
で使用され、この場合のカソード側のＮ型エピタ
キシヤル層２は定電位Vsまたは電源電圧Vccに
設定されるのが通常であり、アノードおよびカソ
ード共に任意の電位に設定できる利点がある。そ
の反面、同図ｃ図に実線で示すように、回路４か
らフオトダイオードD1に電流を引き出す状態で
使用した場合には、同図ｃ図に破線で示すように
Ｎ型エピタキシヤル層２とＰ型基板１との間およ
びＮ型エピタキシヤル層２と分離拡散層３との間
にそれぞれ形成される寄生フオトダイオードD2
に光電流が流れ、この光電流も信号電流として信
号処理回路４で信号処理されてしまう問題がある
ため、電流が流れ込む状態でしか使用することが
できない。
即ち、第８図の受光素子は、回路４から電流を
取り出す状態での使用に限定されるとともに、ア
ノードおよびソードの電位を任意に設定できない
ものであり、一方、第９図の受光素子は、アノー
ドおよびカソードの電位を任意に設定できるが、
回路４から電流を引き出す状態で使用した場合に
は寄生フオトダイオードの影響を受けることから
回路４に電流が流れ込む状態での使用に限定され
る。従つて、寄生フオトダイオードの影響を受け
ることなく回路４から電流を引き出す状態で使用
でき、且つアノードおよびカソードの電位を任意
に設定できる受光素子が存在しなかつた。そのた
めに、回路４の設計に自ずと規制があつて自由に
設計できない問題がある。
取り出す状態での使用に限定されるとともに、ア
ノードおよびソードの電位を任意に設定できない
ものであり、一方、第９図の受光素子は、アノー
ドおよびカソードの電位を任意に設定できるが、
回路４から電流を引き出す状態で使用した場合に
は寄生フオトダイオードの影響を受けることから
回路４に電流が流れ込む状態での使用に限定され
る。従つて、寄生フオトダイオードの影響を受け
ることなく回路４から電流を引き出す状態で使用
でき、且つアノードおよびカソードの電位を任意
に設定できる受光素子が存在しなかつた。そのた
めに、回路４の設計に自ずと規制があつて自由に
設計できない問題がある。
本発明は、前記従来の問題点に鑑みなされたも
ので、寄生フオトダイオードの影響を受けること
なく回路からフオトダイオードに電流を引き出し
状態で使用でき、且つアノードおよびカソードの
電位を任意に設定することのできる回路内蔵受光
素子を提供することを目的とするものである。
ので、寄生フオトダイオードの影響を受けること
なく回路からフオトダイオードに電流を引き出し
状態で使用でき、且つアノードおよびカソードの
電位を任意に設定することのできる回路内蔵受光
素子を提供することを目的とするものである。
＜問題点を解決する為の手段＞
本発明は、前記目的を達成するために、同一基
板上にフオトダイオードとこれの信号処理回路と
が形成された回路内蔵受光素子において、Ｐ型基
板上に形成され且つＰ型分離拡散層により前記信
号処理回路から分離された第１のＮ型エピタキシ
ヤル層と、この第１のＮ型エピキシヤル層に対し
Ｐ型拡散層によりアイソレートされた第２のＮ型
エピタキシヤル層と、前記第１のＮ型エピタキシ
ヤル層と前記Ｐ型拡散層を電気的に短絡し、且つ
前記第１のＮ型エピタキシヤル層と前記Ｐ型分離
拡散層との間および前記第１のＮ型エピタキシヤ
ル層と前記Ｐ型基板との間にそれぞれ形成される
寄生ダイオードを遮光するアルミニユーム配線と
を備え、前記第２のＮ型エピタキシヤル層と前記
Ｐ型拡散層との間にフオトダイオードを形成する
とともに、このフオトダイオードのアノード側の
前記Ｐ型拡散層に設けた電極を定電位に接続し、
且つカソード側の前記第２のＮ型エピタキシヤル
層に電気的接続状態に設けた電極を前記信号処理
回路に接続してなる構成を要旨とするものであ
る。
板上にフオトダイオードとこれの信号処理回路と
が形成された回路内蔵受光素子において、Ｐ型基
板上に形成され且つＰ型分離拡散層により前記信
号処理回路から分離された第１のＮ型エピタキシ
ヤル層と、この第１のＮ型エピキシヤル層に対し
Ｐ型拡散層によりアイソレートされた第２のＮ型
エピタキシヤル層と、前記第１のＮ型エピタキシ
ヤル層と前記Ｐ型拡散層を電気的に短絡し、且つ
前記第１のＮ型エピタキシヤル層と前記Ｐ型分離
拡散層との間および前記第１のＮ型エピタキシヤ
ル層と前記Ｐ型基板との間にそれぞれ形成される
寄生ダイオードを遮光するアルミニユーム配線と
を備え、前記第２のＮ型エピタキシヤル層と前記
Ｐ型拡散層との間にフオトダイオードを形成する
とともに、このフオトダイオードのアノード側の
前記Ｐ型拡散層に設けた電極を定電位に接続し、
且つカソード側の前記第２のＮ型エピタキシヤル
層に電気的接続状態に設けた電極を前記信号処理
回路に接続してなる構成を要旨とするものであ
る。
＜作用＞
第２のＮ型エピタキシヤル層とＰ型拡散層との
間に形成したフオトダイオードのアノード側のＰ
型拡散層を定電位に接続し、且つカソード側の第
２のＮ型エピタキシヤル層を前記信号処理回路に
接続したので、アノードおよびカソードを任意の
電位に設定して信号処理回路から電流を引き出す
状態で使用できるとともに、寄生フオトダイオー
ドの影響を完全に除外できる。即ち、第１のＮ型
エピタキシヤル層とＰ型拡散層との間に形成され
る寄生フオトダイオードに流れる光電流は、アル
ミニユーム配線により短絡されていることにより
アノードとカソードを結ぶ閉回路内を流れて信号
電流とは無関係であり、また、第１のＮ型エピタ
キシヤル層とＰ型分離拡散層との間および第１の
Ｎ型エピタキシヤル層とＰ型基板との間にそれぞ
れ形成される寄生フオトダイオードは、アルミニ
ユーム配線により遮光されていることによりフオ
トダイオードとして作用しない。
間に形成したフオトダイオードのアノード側のＰ
型拡散層を定電位に接続し、且つカソード側の第
２のＮ型エピタキシヤル層を前記信号処理回路に
接続したので、アノードおよびカソードを任意の
電位に設定して信号処理回路から電流を引き出す
状態で使用できるとともに、寄生フオトダイオー
ドの影響を完全に除外できる。即ち、第１のＮ型
エピタキシヤル層とＰ型拡散層との間に形成され
る寄生フオトダイオードに流れる光電流は、アル
ミニユーム配線により短絡されていることにより
アノードとカソードを結ぶ閉回路内を流れて信号
電流とは無関係であり、また、第１のＮ型エピタ
キシヤル層とＰ型分離拡散層との間および第１の
Ｎ型エピタキシヤル層とＰ型基板との間にそれぞ
れ形成される寄生フオトダイオードは、アルミニ
ユーム配線により遮光されていることによりフオ
トダイオードとして作用しない。
＜実施例＞
以下、本発明の実施例を詳説する。
本発明の一実施例を示した第１図において、Ｐ
型基板１上に形成された第１のＮ型エピタキシヤ
ル層１０がＰ型分離拡散層１１，１２により信号
処理回路４から分離され、この第１のＮ型エピタ
キシヤル層１０からＰ型拡散層１３，１４により
アイソレートされた第２のＮ型エピタキシヤル層
１５と、前述のアイソレートに用いたＰ型拡散層
１３，１４との間にフオトダイオードが形成さ
れ、この第２のＮ型エピタキシヤル層１５に形成
されたＮ型拡散層５とＰ型拡散層１３とに電極
６，７が設けられている。又、Ｐ型拡散層１４は
埋込拡散層１６によりＰ型基板１からアイソレー
トされ、更に、Ｐ型拡散層１３と第１のＮ型エピ
タキシヤル層１５とがアルミニユーム配線１７に
より電気的に短絡されているとともに、第１のＮ
型エピタキシヤル層１０とＰ型分離拡散層１１，
１２の上部が、SiO2絶縁膜１８を介してアルミ
ニユーム配線１７で被覆されている。
型基板１上に形成された第１のＮ型エピタキシヤ
ル層１０がＰ型分離拡散層１１，１２により信号
処理回路４から分離され、この第１のＮ型エピタ
キシヤル層１０からＰ型拡散層１３，１４により
アイソレートされた第２のＮ型エピタキシヤル層
１５と、前述のアイソレートに用いたＰ型拡散層
１３，１４との間にフオトダイオードが形成さ
れ、この第２のＮ型エピタキシヤル層１５に形成
されたＮ型拡散層５とＰ型拡散層１３とに電極
６，７が設けられている。又、Ｐ型拡散層１４は
埋込拡散層１６によりＰ型基板１からアイソレー
トされ、更に、Ｐ型拡散層１３と第１のＮ型エピ
タキシヤル層１５とがアルミニユーム配線１７に
より電気的に短絡されているとともに、第１のＮ
型エピタキシヤル層１０とＰ型分離拡散層１１，
１２の上部が、SiO2絶縁膜１８を介してアルミ
ニユーム配線１７で被覆されている。
前記構成とした回路内蔵受光素子は、第２図に
示すように、第２のＮ型エピタキシヤル層１５と
Ｐ型拡散層１３，１４との間においてフオトダイ
オードD1が形成され、例えばアノード側のＰ型
拡散層１３，１４を定電位Vsとしてアノードお
よびカソードを任意の電位に設定でき、回路４か
ら電流を引き出す状態で使用される。又、第１の
Ｎ型エピタキシヤル層１０とＰ型拡散層１１，１
２との間に形成される寄生フオトダイオードD2
に流れる信号電流に不使用の光電流は、アルミニ
ユーム配線１７により短絡されているために、第
２図に矢印で示すようにアノードとカソードを結
ぶ閉回路内を流れ、回路４の信号電流とは無関係
である。更に、第１のＮ型エピタキシヤル層１０
とＰ型分離拡散層１１の間および第１のＮ型エピ
タキシヤル層１０とＰ型基板１の間にそれぞれ形
成される寄生フオトダイオードD3は、第２図１
点鎖線で示したように、アルミニユーム配線１７
で被覆され、遮光されていることにより、フオト
ダイオードとして作用しない。
示すように、第２のＮ型エピタキシヤル層１５と
Ｐ型拡散層１３，１４との間においてフオトダイ
オードD1が形成され、例えばアノード側のＰ型
拡散層１３，１４を定電位Vsとしてアノードお
よびカソードを任意の電位に設定でき、回路４か
ら電流を引き出す状態で使用される。又、第１の
Ｎ型エピタキシヤル層１０とＰ型拡散層１１，１
２との間に形成される寄生フオトダイオードD2
に流れる信号電流に不使用の光電流は、アルミニ
ユーム配線１７により短絡されているために、第
２図に矢印で示すようにアノードとカソードを結
ぶ閉回路内を流れ、回路４の信号電流とは無関係
である。更に、第１のＮ型エピタキシヤル層１０
とＰ型分離拡散層１１の間および第１のＮ型エピ
タキシヤル層１０とＰ型基板１の間にそれぞれ形
成される寄生フオトダイオードD3は、第２図１
点鎖線で示したように、アルミニユーム配線１７
で被覆され、遮光されていることにより、フオト
ダイオードとして作用しない。
前記実施例の受光素子の製造工程を第３図およ
び第４図に基づいて説明すると、先ず第３図に示
すようにＰ型基板１に埋込拡散層１６を形成した
後、Ｐ型不純物（ボロン）をイオン注入等の方法
によりフオトダイオード形成部および分離拡散部
にそれぞれデポジイトしてＰ型拡散層１４および
Ｐ型分離拡散層１２を形成し、次にエピタキシヤ
ル成長を行ない、然る後に通常の工程に移る。但
し、分離拡散層１１は通常より浅く形成すれば良
い。
び第４図に基づいて説明すると、先ず第３図に示
すようにＰ型基板１に埋込拡散層１６を形成した
後、Ｐ型不純物（ボロン）をイオン注入等の方法
によりフオトダイオード形成部および分離拡散部
にそれぞれデポジイトしてＰ型拡散層１４および
Ｐ型分離拡散層１２を形成し、次にエピタキシヤ
ル成長を行ない、然る後に通常の工程に移る。但
し、分離拡散層１１は通常より浅く形成すれば良
い。
又、本発明の他の実施例を示した第５図におい
て、第１図と同一若しくは同等のものには同一の
符号が付いてある。第１図および第５図の両方の
図から明らかなように、両者は構成上は略々同一
であるが、製造工程の相違により第１図の受光素
子の僅かな欠点を解消したものである。即ち、第
１図の受光素子では、フオトダイオードD1形成
用のＰ型拡散層１４の抵抗値が埋込拡散層１６と
不純物補償するために高くなり、結果としてフオ
トダイオードD1のシリーズ抵抗が高くなつて、
このフオトダイオードD1の応答速度に影響を与
える。
て、第１図と同一若しくは同等のものには同一の
符号が付いてある。第１図および第５図の両方の
図から明らかなように、両者は構成上は略々同一
であるが、製造工程の相違により第１図の受光素
子の僅かな欠点を解消したものである。即ち、第
１図の受光素子では、フオトダイオードD1形成
用のＰ型拡散層１４の抵抗値が埋込拡散層１６と
不純物補償するために高くなり、結果としてフオ
トダイオードD1のシリーズ抵抗が高くなつて、
このフオトダイオードD1の応答速度に影響を与
える。
そこで、先ず第６図に示すようにＰ型基板１に
埋込拡散層１６を形成した後、２〜5μｍ程度の
Ｎ型エピタキシヤル層１５，１０を形成し、然る
後に、第７図に示すように、フオトダイオード形
成部および分離拡散部にそれぞれＰ型拡散を行な
つてＰ型分離拡散層１２およびＰ型拡散層１４を
形成し、その後にエピタキシヤル成長を行なつて
通常の工程に移る。この工程により、フオトダイ
オードD1のＰ型拡散層１４の埋込拡散層１６と
の不純物補償が軽減され、フオトダオードD1の
シリーズ抵抗値が軽減される。その他の製造工程
は第１図のものと同様である。
埋込拡散層１６を形成した後、２〜5μｍ程度の
Ｎ型エピタキシヤル層１５，１０を形成し、然る
後に、第７図に示すように、フオトダイオード形
成部および分離拡散部にそれぞれＰ型拡散を行な
つてＰ型分離拡散層１２およびＰ型拡散層１４を
形成し、その後にエピタキシヤル成長を行なつて
通常の工程に移る。この工程により、フオトダイ
オードD1のＰ型拡散層１４の埋込拡散層１６と
の不純物補償が軽減され、フオトダオードD1の
シリーズ抵抗値が軽減される。その他の製造工程
は第１図のものと同様である。
＜発明の効果＞
叙上のように本発明の回路内蔵受光素子による
と、Ｐ型基板およびＰ型分離拡散層との各間でそ
れぞれ寄生フオトダイオードが形成される第１の
Ｎ型エピタキシヤル層からアイソレートした第２
のＮ型エピタキシヤル層と、前述のアイソレート
に用いたＰ型拡散層との間でフオトダイオードを
形成し、このフオトダイオードのアノード側のＰ
型拡散層を定電位に接続し、且つカソード側の第
２のＮ型エピタキシヤル層を信号処理回路に接続
する構成としたので、アノードおよびカソードを
任意の電位に設定でき、信号処理回路から電流を
引き出す状態で使用できる。しかも、この状態で
使用した場合にも、第１のＮ型エピタキシヤル層
とＰ型拡散層との間に形成される寄生フオトダイ
オードに流れる光電流は、アルミニユーム配線に
より短絡されていることによりアノードとカソー
ドを結ぶ閉回路内を流れて信号電流とは無関係で
あり、また、第１のＮ型エピタキシヤル層と、Ｐ
型分離拡散層との間および第１のＮ型エピタキシ
ヤル層とＰ型基板との間にそれぞれ形成される寄
生フオトダイオードは、アルミニユーム配線によ
り遮光されていることによりフオトダイオードと
して作用しないので、寄生フオトダイオードの影
響を完全に除外する。従つて、回路設計の自由度
が格段に向上する。
と、Ｐ型基板およびＰ型分離拡散層との各間でそ
れぞれ寄生フオトダイオードが形成される第１の
Ｎ型エピタキシヤル層からアイソレートした第２
のＮ型エピタキシヤル層と、前述のアイソレート
に用いたＰ型拡散層との間でフオトダイオードを
形成し、このフオトダイオードのアノード側のＰ
型拡散層を定電位に接続し、且つカソード側の第
２のＮ型エピタキシヤル層を信号処理回路に接続
する構成としたので、アノードおよびカソードを
任意の電位に設定でき、信号処理回路から電流を
引き出す状態で使用できる。しかも、この状態で
使用した場合にも、第１のＮ型エピタキシヤル層
とＰ型拡散層との間に形成される寄生フオトダイ
オードに流れる光電流は、アルミニユーム配線に
より短絡されていることによりアノードとカソー
ドを結ぶ閉回路内を流れて信号電流とは無関係で
あり、また、第１のＮ型エピタキシヤル層と、Ｐ
型分離拡散層との間および第１のＮ型エピタキシ
ヤル層とＰ型基板との間にそれぞれ形成される寄
生フオトダイオードは、アルミニユーム配線によ
り遮光されていることによりフオトダイオードと
して作用しないので、寄生フオトダイオードの影
響を完全に除外する。従つて、回路設計の自由度
が格段に向上する。
第１図は本発明の回路内蔵受光素子の一実施例
の構成を示す断面図、第２図は第１図の回路構成
を示すブロツク図、第３図および第４図はそれぞ
れ第１図の製造過程を示す縦断面図である。第５
図は本発明の他の実施例の構成を示す縦断面図、
第６図および第７図はそれぞれ第５図の製造過程
を示す縦断面図である。第８図ａ、ｂ図はそれぞ
れ従来の回路内蔵受光素子の縦断面図および回路
構成を示すブロツク図、第９図ａ、ｂ図はそれぞ
れ他の従来例の縦断面図およびブロツク図、同ｃ
図は同ａ図の受光素子を回路から電流を引き出す
形態で使用した場合のブロツク図である。 １……Ｐ型基板、４……信号処理回路、１０…
…第１のＮ型エピタキシヤル層、１１，１２……
Ｐ型分離拡散層、１３，１４……Ｐ型拡散層、１
５……第２のＮ型エピタキシヤル層、１７……ア
ルミニユーム配線、D1……フオトダイオード、
D2，D3……寄生フオトダイオード、６，７……
電極。
の構成を示す断面図、第２図は第１図の回路構成
を示すブロツク図、第３図および第４図はそれぞ
れ第１図の製造過程を示す縦断面図である。第５
図は本発明の他の実施例の構成を示す縦断面図、
第６図および第７図はそれぞれ第５図の製造過程
を示す縦断面図である。第８図ａ、ｂ図はそれぞ
れ従来の回路内蔵受光素子の縦断面図および回路
構成を示すブロツク図、第９図ａ、ｂ図はそれぞ
れ他の従来例の縦断面図およびブロツク図、同ｃ
図は同ａ図の受光素子を回路から電流を引き出す
形態で使用した場合のブロツク図である。 １……Ｐ型基板、４……信号処理回路、１０…
…第１のＮ型エピタキシヤル層、１１，１２……
Ｐ型分離拡散層、１３，１４……Ｐ型拡散層、１
５……第２のＮ型エピタキシヤル層、１７……ア
ルミニユーム配線、D1……フオトダイオード、
D2，D3……寄生フオトダイオード、６，７……
電極。
Claims (1)
- １ 同一基板上にフオダイオードトとこれの信号
処理回路とが形成された回路内蔵受光素子におい
て、Ｐ型基板上に形成され且つＰ型分離拡散層に
より前記信号処理回路から分離された第１のＮ型
エピタキシヤル層と、この第１のＮ型エピタキシ
ヤル層に対しＰ型拡散層によりアイソレートされ
た第２のＮ型エピタキシヤル層と、前記第１のＮ
型エピタキシヤル層と前記Ｐ型拡散層を電気的に
短絡し、且つ前記第１のＮ型エピタキシヤル層と
前記Ｐ型分離拡散層との間および前記第１のＮ型
エピタキシヤル層と前記Ｐ型基板との間にそれぞ
れ形成される寄生フオトダイオードを遮光するア
ルミニユーム配線とを備え、前記第２のＮ型エピ
タキシヤル層と前記Ｐ型拡散層との間にフオトダ
イオードを形成するとともに、このフオトダイオ
ードのアノード側の前記Ｐ型拡散層に設けた電極
を定電位に接続し、且つカソード側の前記第２の
Ｎ型エピタキシヤル層に電気的接続状態に設けた
電極を前記信号処理回路に接続したことを特徴と
する回路内蔵受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60157706A JPS6216567A (ja) | 1985-07-15 | 1985-07-15 | 回路内蔵受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60157706A JPS6216567A (ja) | 1985-07-15 | 1985-07-15 | 回路内蔵受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6216567A JPS6216567A (ja) | 1987-01-24 |
| JPH0516668B2 true JPH0516668B2 (ja) | 1993-03-05 |
Family
ID=15655590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60157706A Granted JPS6216567A (ja) | 1985-07-15 | 1985-07-15 | 回路内蔵受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6216567A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01117375A (ja) * | 1987-10-30 | 1989-05-10 | Hamamatsu Photonics Kk | 半導体装置 |
| JP3404848B2 (ja) * | 1993-12-21 | 2003-05-12 | ソニー株式会社 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61185979A (ja) * | 1985-02-13 | 1986-08-19 | Agency Of Ind Science & Technol | 集積型光電変換素子 |
-
1985
- 1985-07-15 JP JP60157706A patent/JPS6216567A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6216567A (ja) | 1987-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4318115A (en) | Dual junction photoelectric semiconductor device | |
| US5898209A (en) | Semiconductor photo sensor | |
| US3436548A (en) | Combination p-n junction light emitter and photocell having electrostatic shielding | |
| US4649409A (en) | Photoelectric transducer element | |
| JPH0516668B2 (ja) | ||
| US5811842A (en) | Semiconductor photodetector including background light region | |
| US20060151814A1 (en) | Optical semiconductor device | |
| JP2998646B2 (ja) | 受光演算素子 | |
| JPH02238664A (ja) | 回路内蔵受光素子 | |
| JPS5996781A (ja) | ホトダイオ−ド | |
| JP2680455B2 (ja) | 半導体装置 | |
| JPS6222473B2 (ja) | ||
| JPS63182874A (ja) | 半導体光検出装置 | |
| JP4459472B2 (ja) | 光検出器 | |
| JP2670634B2 (ja) | 回路内蔵受光素子 | |
| JPH04242980A (ja) | 受光素子 | |
| JPS6222273B2 (ja) | ||
| JPH0513800A (ja) | 半導体装置 | |
| JPS6329428B2 (ja) | ||
| JPS6329427B2 (ja) | ||
| JPH02275680A (ja) | 光半導体集積回路装置 | |
| JPH0481872B2 (ja) | ||
| JPS6243348B2 (ja) | ||
| JPS63107175A (ja) | 光電変換素子 | |
| JPH04280685A (ja) | 受光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |