JPH05166876A - Ｔａｂ−ｉｃの実装構造 - Google Patents
Ｔａｂ−ｉｃの実装構造Info
- Publication number
- JPH05166876A JPH05166876A JP3327864A JP32786491A JPH05166876A JP H05166876 A JPH05166876 A JP H05166876A JP 3327864 A JP3327864 A JP 3327864A JP 32786491 A JP32786491 A JP 32786491A JP H05166876 A JPH05166876 A JP H05166876A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- conductor layer
- layer
- substrate
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 隣接するＴＡＢリード間のクロストークノイ
ズの発生を防止すると共に、該ノイズのＴＡＢリードま
たはＩＣへ影響を抑えて、高周波特性に優れかつ廉価な
ＴＡＢ−ＩＣの実装構造を提供する。 【構成】 誘電体層１５ａ，１５ｂ，１５ｃ，１５ｄ並
びにグランド用導体層１６ａ，１６ｂ及び信号用導体層
１７を有する多層基板１４にＴＡＢ−ＩＣ２１を収納で
きるようなスペースでキャビティ部１８及びこのキャビ
ティ部１８の周囲にＴＡＢリード９を収納する切り込み
部１９を設ける。該キャビティ部１８にＴＡＢ−ＩＣ２
１のＩＣ２をそして切り込み部１９にはＴＡＢリード９
を入り込むようにして載置すると共に、前記ＴＡＢリー
ド９を前記信号用導体層１７に接続して実装し、前記Ｔ
ＡＢ−ＩＣ２１の上部をグランド用導体層２０ｂを有す
るサブ基板２０で覆って多層基板１４内に埋設すること
とした。
ズの発生を防止すると共に、該ノイズのＴＡＢリードま
たはＩＣへ影響を抑えて、高周波特性に優れかつ廉価な
ＴＡＢ−ＩＣの実装構造を提供する。 【構成】 誘電体層１５ａ，１５ｂ，１５ｃ，１５ｄ並
びにグランド用導体層１６ａ，１６ｂ及び信号用導体層
１７を有する多層基板１４にＴＡＢ−ＩＣ２１を収納で
きるようなスペースでキャビティ部１８及びこのキャビ
ティ部１８の周囲にＴＡＢリード９を収納する切り込み
部１９を設ける。該キャビティ部１８にＴＡＢ−ＩＣ２
１のＩＣ２をそして切り込み部１９にはＴＡＢリード９
を入り込むようにして載置すると共に、前記ＴＡＢリー
ド９を前記信号用導体層１７に接続して実装し、前記Ｔ
ＡＢ−ＩＣ２１の上部をグランド用導体層２０ｂを有す
るサブ基板２０で覆って多層基板１４内に埋設すること
とした。
Description
【０００１】
【産業上の利用分野】本発明は、高速信号伝送に用いる
ＴＡＢ−ＩＣの多層基板への実装構造に関する。
ＴＡＢ−ＩＣの多層基板への実装構造に関する。
【０００２】
【従来の技術】図５は従来例のＴＡＢ−ＩＣの実装例を
示す側面図であり、図において１はＩＣ２を搭載するた
めの基板であり、この基板１は誘電体層３と、この誘電
体層３の下面側に設けられたグランド用導体層４と、こ
のグランド用導体層４とは反対側のもう一方の上面側に
設けられた信号用導体５並びにＩＣ搭載用導体６とによ
り形成された３層構造となっている。なお、この基板１
は前記誘電体層３の厚み、及び信号用導体５の線幅並び
に厚みをコントロールすることでインピーダンスコント
ロールを行って、高速信号伝送を忠実に行えるようにし
ている。
示す側面図であり、図において１はＩＣ２を搭載するた
めの基板であり、この基板１は誘電体層３と、この誘電
体層３の下面側に設けられたグランド用導体層４と、こ
のグランド用導体層４とは反対側のもう一方の上面側に
設けられた信号用導体５並びにＩＣ搭載用導体６とによ
り形成された３層構造となっている。なお、この基板１
は前記誘電体層３の厚み、及び信号用導体５の線幅並び
に厚みをコントロールすることでインピーダンスコント
ロールを行って、高速信号伝送を忠実に行えるようにし
ている。
【０００３】７は前記ＩＣ２の上面側に設けられたＡｕ
等のバンプ、９はこのバンプ７を介してＩＣ２の電極と
そのインナー側を接続しているＴＡＢリードであり、そ
のアウター側は前記基板１の信号用導体層５に接続して
おり、前記ＩＣ２はＡｇペースト等から成る接着剤１０
を介して前記ＩＣ搭載用導体６上に搭載されている。そ
して、上記ＴＡＢリード９には、ポリイミド等の誘電体
層１１と、グランド用導体層１２により形成されたＴＡ
Ｂテープ１３を部分的に設けることでマイクロストリッ
プライン構造とし、これによりインピーダンスをコント
ロールできるようにして、高速信号伝送に対応させる構
造としていた。
等のバンプ、９はこのバンプ７を介してＩＣ２の電極と
そのインナー側を接続しているＴＡＢリードであり、そ
のアウター側は前記基板１の信号用導体層５に接続して
おり、前記ＩＣ２はＡｇペースト等から成る接着剤１０
を介して前記ＩＣ搭載用導体６上に搭載されている。そ
して、上記ＴＡＢリード９には、ポリイミド等の誘電体
層１１と、グランド用導体層１２により形成されたＴＡ
Ｂテープ１３を部分的に設けることでマイクロストリッ
プライン構造とし、これによりインピーダンスをコント
ロールできるようにして、高速信号伝送に対応させる構
造としていた。
【０００４】
【発明が解決しようとする課題】しかしながら上述した
従来の技術においては、高速信号伝送、かつ高密度実装
を考慮した場合、ＴＡＢリードに設けたＴＡＢテープが
部分的であることからマイクロストリップ構造が部分的
であること、さらにＴＡＢリードの片面側、つまり多層
基板とは反対側の面が空気に接していることから、隣接
する他のＴＡＢリードとの間で、クロストークノイズが
生じ、大きくなってしまうという問題があった。
従来の技術においては、高速信号伝送、かつ高密度実装
を考慮した場合、ＴＡＢリードに設けたＴＡＢテープが
部分的であることからマイクロストリップ構造が部分的
であること、さらにＴＡＢリードの片面側、つまり多層
基板とは反対側の面が空気に接していることから、隣接
する他のＴＡＢリードとの間で、クロストークノイズが
生じ、大きくなってしまうという問題があった。
【０００５】また、上述した構造によることでＴＡＢリ
ードまたはＩＣは、外部からのノイズの影響を受けやす
く、しかもさらにノイズをＴＡＢリードから発生してし
まい、他の回路に対して影響を与えてしまうという問題
があった。さらに、前記ＴＡＢリードに設けたＴＡＢテ
ープは、ポリイミド等の誘電体層及びグランド用導体よ
り成っており、高価であるという問題もあった。
ードまたはＩＣは、外部からのノイズの影響を受けやす
く、しかもさらにノイズをＴＡＢリードから発生してし
まい、他の回路に対して影響を与えてしまうという問題
があった。さらに、前記ＴＡＢリードに設けたＴＡＢテ
ープは、ポリイミド等の誘電体層及びグランド用導体よ
り成っており、高価であるという問題もあった。
【０００６】本発明は上述した問題点を解決するために
なされたものであり、隣接するＴＡＢリード間のクロス
トークノイズの発生を防止して、該ノイズの発生により
影響を受け易かったＴＡＢリードまたはＩＣへのノイズ
の影響を無くすと共に発生を抑制して高周波特性の優れ
た、しかも廉価なＴＡＢ−ＩＣの実装構造を提供するこ
とを目的とする。
なされたものであり、隣接するＴＡＢリード間のクロス
トークノイズの発生を防止して、該ノイズの発生により
影響を受け易かったＴＡＢリードまたはＩＣへのノイズ
の影響を無くすと共に発生を抑制して高周波特性の優れ
た、しかも廉価なＴＡＢ−ＩＣの実装構造を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】上述した目的を達成する
ため本発明は、信号を伝送する信号用導体層とグランド
用導体層の間に、前記信号用導体層がインピーダンス整
合されるように厚さをコントロールされた誘電体層をも
つ基板に搭載するＴＡＢ−ＩＣの実装構造において、前
記基板の上下面に誘電体層並びにグランド用導体層を有
する誘電体層とを設けて多層基板を形成し、該多層基板
に前記ＴＡＢ−ＩＣを収納できるようなスペースでキャ
ビティ部及びこのキャビティ部の周囲にＴＡＢリードを
収納する切り込み部を設けて、該キャビティ部にＴＡＢ
−ＩＣのＩＣ部をそして切り込みにはＴＡＢリードを入
り込むようにして載置すると共に、前記ＴＡＢリードを
前記信号用導体に接続して実装して、前記ＴＡＢ−ＩＣ
の上部をグランド用導体層を有するサブ基板で覆って多
層基板内に埋設することとしたものである。
ため本発明は、信号を伝送する信号用導体層とグランド
用導体層の間に、前記信号用導体層がインピーダンス整
合されるように厚さをコントロールされた誘電体層をも
つ基板に搭載するＴＡＢ−ＩＣの実装構造において、前
記基板の上下面に誘電体層並びにグランド用導体層を有
する誘電体層とを設けて多層基板を形成し、該多層基板
に前記ＴＡＢ−ＩＣを収納できるようなスペースでキャ
ビティ部及びこのキャビティ部の周囲にＴＡＢリードを
収納する切り込み部を設けて、該キャビティ部にＴＡＢ
−ＩＣのＩＣ部をそして切り込みにはＴＡＢリードを入
り込むようにして載置すると共に、前記ＴＡＢリードを
前記信号用導体に接続して実装して、前記ＴＡＢ−ＩＣ
の上部をグランド用導体層を有するサブ基板で覆って多
層基板内に埋設することとしたものである。
【０００８】
【作用】上述した構成によれば、ＴＡＢ−ＩＣは多層基
板内に埋設された状態に支持されることになり、そのＴ
ＡＢリードも多層基板の誘電体層に形成された切り込み
部に入り込ませるので、互いに隣接するＴＡＢリード間
には誘電体層が介在することになり、従ってＴＡＢリー
ド間でクロストクノイズの発生が抑制される。また、Ｔ
ＡＢ−ＩＣも多層基板内に埋められており、かつグラン
ド用導体層さまれているために、外部からのノイズの影
響を受けず、かつ外部へのノイズの放射も抑えられるこ
とになる。
板内に埋設された状態に支持されることになり、そのＴ
ＡＢリードも多層基板の誘電体層に形成された切り込み
部に入り込ませるので、互いに隣接するＴＡＢリード間
には誘電体層が介在することになり、従ってＴＡＢリー
ド間でクロストクノイズの発生が抑制される。また、Ｔ
ＡＢ−ＩＣも多層基板内に埋められており、かつグラン
ド用導体層さまれているために、外部からのノイズの影
響を受けず、かつ外部へのノイズの放射も抑えられるこ
とになる。
【０００９】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。図１は本実施例の構造を示す側断面図、図２は図
１に示した多層基板の要部側断面図、図３は同じく図１
に示したサブ基板の側面図、図４は本実施例の製造方法
を示す説明図であり、（ａ）に要部断面図を、また
（ｂ）に要部斜視図を示している。なお、以下に示す説
明において従来とほぼ同様のものにつては同一符号を付
して説明している。
する。図１は本実施例の構造を示す側断面図、図２は図
１に示した多層基板の要部側断面図、図３は同じく図１
に示したサブ基板の側面図、図４は本実施例の製造方法
を示す説明図であり、（ａ）に要部断面図を、また
（ｂ）に要部斜視図を示している。なお、以下に示す説
明において従来とほぼ同様のものにつては同一符号を付
して説明している。
【００１０】まず、図２において、１４は多層基板であ
り、この多層基板１４は４層の誘電体層１５ａ，１５
ｂ，１５ｃ，１５ｄと、３層の導体層、つまり誘電体層
１５ａ，１５ｂとの間、および最上層の誘電体層１５ｄ
上に形成されたグランド用導体層１６ａ，１６ｂと、誘
電体層１５ｂ，１５ｃ間の信号用導体層１７とより成っ
ている。
り、この多層基板１４は４層の誘電体層１５ａ，１５
ｂ，１５ｃ，１５ｄと、３層の導体層、つまり誘電体層
１５ａ，１５ｂとの間、および最上層の誘電体層１５ｄ
上に形成されたグランド用導体層１６ａ，１６ｂと、誘
電体層１５ｂ，１５ｃ間の信号用導体層１７とより成っ
ている。
【００１１】１８はこの多層基板１４内に形成された後
述するＴＡＢ−ＩＣ搭載用のキャビティ部であり、誘電
体層１５ａ上のグランド用導体層１６ａまで露出させて
いる。そして、さらにこのキャビティ部１８の周囲から
外方に延在するようにして誘電体層１５ｃに溝状の切り
込み部１９が形成されており、この切り込み部１９はＩ
Ｃ２に接続されるＴＡＢリード９を収納するようになっ
ていて、前記信号用導体層１７を露出させている。
述するＴＡＢ−ＩＣ搭載用のキャビティ部であり、誘電
体層１５ａ上のグランド用導体層１６ａまで露出させて
いる。そして、さらにこのキャビティ部１８の周囲から
外方に延在するようにして誘電体層１５ｃに溝状の切り
込み部１９が形成されており、この切り込み部１９はＩ
Ｃ２に接続されるＴＡＢリード９を収納するようになっ
ていて、前記信号用導体層１７を露出させている。
【００１２】なお、前記誘電体層１５ｂ，１５ｃ，１５
ｄの厚さは、信号用導体層１７内の信号線がストリップ
ライン構造となる部分内でインピーダンス整合されるよ
うにコントロールされている。次に、図３において、２
０はサブ基板であり、前記多層基板１４の誘電体層１５
ｄと等しい厚さを持つ誘電体２０ａと、該誘電体層２０
ａ上に形成されたグランド用の導体層２０ｂとからなっ
ている。
ｄの厚さは、信号用導体層１７内の信号線がストリップ
ライン構造となる部分内でインピーダンス整合されるよ
うにコントロールされている。次に、図３において、２
０はサブ基板であり、前記多層基板１４の誘電体層１５
ｄと等しい厚さを持つ誘電体２０ａと、該誘電体層２０
ａ上に形成されたグランド用の導体層２０ｂとからなっ
ている。
【００１３】上記構成による多層基板１４とサブ基板２
０を用いて行うＴＡＢ−ＩＣの実装手順を、上記図２及
び図３に、図４並びに図１を加えて、以下に説明する。
なお、図１及び図４に示す２１はＴＡＢ−ＩＣであり、
このＴＡＢ−ＩＣ２１はＩＣ２と、このＩＣ２に設けら
れたＡｕ等から成るバンプ７を介してそのインナー側が
接続されている複数本のＴＡＢリード９とより成ってい
て、このＴＡＢリード９はＩＣ２の周縁部から水平に外
方向に延在して形成されている。
０を用いて行うＴＡＢ−ＩＣの実装手順を、上記図２及
び図３に、図４並びに図１を加えて、以下に説明する。
なお、図１及び図４に示す２１はＴＡＢ−ＩＣであり、
このＴＡＢ−ＩＣ２１はＩＣ２と、このＩＣ２に設けら
れたＡｕ等から成るバンプ７を介してそのインナー側が
接続されている複数本のＴＡＢリード９とより成ってい
て、このＴＡＢリード９はＩＣ２の周縁部から水平に外
方向に延在して形成されている。
【００１４】まず、図２に示す前記多層基板１４のキャ
ビティ部１８に、該キャビティ部１８の底面となるグラ
ンド用導体層１６ａの上面にＡｇペースト等の接着剤１
０を塗布し、この接着剤１０を塗布したキャビティ部１
８に前記ＴＡＢ−ＩＣ２１を載置してダイボンディング
し、ＩＣ２の裏面とグランド用導体層１６ａを電気的に
接続する。
ビティ部１８に、該キャビティ部１８の底面となるグラ
ンド用導体層１６ａの上面にＡｇペースト等の接着剤１
０を塗布し、この接着剤１０を塗布したキャビティ部１
８に前記ＴＡＢ−ＩＣ２１を載置してダイボンディング
し、ＩＣ２の裏面とグランド用導体層１６ａを電気的に
接続する。
【００１５】そして、このＴＡＢ−ＩＣ２１のＴＡＢリ
ード９のアウター側は、誘電体層１５ｂ上の信号用導体
層１７上にボンディングする。この時、誘電体層１５ｃ
には、図４（ｂ）に示すように、前記ＴＡＢリード９を
収納するための切り込み部１９が形成されており、前記
ＴＡＢ−ＩＣ２１をキャビティ部１８に載置する際に、
ＴＡＢリード９もそれぞれ対応する誘電体層１５ｃの各
切り込み部１９内に入り込ませ、これにより、隣り合う
各ＴＡＢリード９間には誘電体層１５ｃが介在するよう
にしておく。
ード９のアウター側は、誘電体層１５ｂ上の信号用導体
層１７上にボンディングする。この時、誘電体層１５ｃ
には、図４（ｂ）に示すように、前記ＴＡＢリード９を
収納するための切り込み部１９が形成されており、前記
ＴＡＢ−ＩＣ２１をキャビティ部１８に載置する際に、
ＴＡＢリード９もそれぞれ対応する誘電体層１５ｃの各
切り込み部１９内に入り込ませ、これにより、隣り合う
各ＴＡＢリード９間には誘電体層１５ｃが介在するよう
にしておく。
【００１６】この後、図１に示すようにＴＡＢリード９
が入り込んだ切り込み部１９内の隙間を、Ａｇペースト
等の接着剤２２で埋めて硬化させた後、サブ基板２０を
ＴＡＢ−ＩＣ２１上及び誘電体層１５ｃ上に載せる。そ
して、このサブ基板２０と多層基板１４とを固定するた
め、サブ基板２０の周囲に形成される多層基板１４との
間隙に接着剤２３を注入して硬化させ、最後に多層基板
１４上のグランド用導体層１６ｂとサブ基板２０上のグ
ランド用導体層１６ｂとを、ワイヤ又はリード２４によ
り接続して、電気的に接続させる。これによりＴＡＢ−
ＩＣ２１は多層基板１４内に埋設されて一体となる。
が入り込んだ切り込み部１９内の隙間を、Ａｇペースト
等の接着剤２２で埋めて硬化させた後、サブ基板２０を
ＴＡＢ−ＩＣ２１上及び誘電体層１５ｃ上に載せる。そ
して、このサブ基板２０と多層基板１４とを固定するた
め、サブ基板２０の周囲に形成される多層基板１４との
間隙に接着剤２３を注入して硬化させ、最後に多層基板
１４上のグランド用導体層１６ｂとサブ基板２０上のグ
ランド用導体層１６ｂとを、ワイヤ又はリード２４によ
り接続して、電気的に接続させる。これによりＴＡＢ−
ＩＣ２１は多層基板１４内に埋設されて一体となる。
【００１７】上記構造によりＴＡＢリード９はサブ基板
２０上の誘電体層１５ａ，グランド用導体層１６ａ，多
層基板１４の誘電体層１５ａ，グランド用導体層１６ｂ
により構成されるストリップライン構造となり、ＴＡＢ
リード９間のクロストークノイズは減少して外部からの
ノイズにも強くなってＴＡＢ−ＩＣ２１内部で発生する
ノイズも外部へ漏れにくくなる。
２０上の誘電体層１５ａ，グランド用導体層１６ａ，多
層基板１４の誘電体層１５ａ，グランド用導体層１６ｂ
により構成されるストリップライン構造となり、ＴＡＢ
リード９間のクロストークノイズは減少して外部からの
ノイズにも強くなってＴＡＢ−ＩＣ２１内部で発生する
ノイズも外部へ漏れにくくなる。
【００１８】
【発明の効果】以上説明したように本発明によれば、信
号を伝送する信号用導体層とグランド用導体層の間に、
前記信号用導体層がインピーダンス整合されるように厚
さをコントロールされた誘電体層をもつ基板に搭載する
ＴＡＢ−ＩＣの実装構造において、前記基板の上下面に
誘電体層並びにグランド用導体層を有する誘電体層とを
設けて多層基板を形成し、該多層基板に前記ＴＡＢ−Ｉ
Ｃを収納できるようなスペースでキャビティ部及びこの
キャビティ部の周囲にＴＡＢリードを収納する切り込み
部を設けて、該キャビティ部にＴＡＢ−ＩＣのＩＣ部を
そして切り込みにはＴＡＢリードを入り込むようにして
載置すると共に、前記ＴＡＢリードを前記信号用導体に
接続して実装して、前記ＴＡＢ−ＩＣの上部をグランド
用導体層を有するサブ基板で覆って多層基板内に埋設す
ることとした。
号を伝送する信号用導体層とグランド用導体層の間に、
前記信号用導体層がインピーダンス整合されるように厚
さをコントロールされた誘電体層をもつ基板に搭載する
ＴＡＢ−ＩＣの実装構造において、前記基板の上下面に
誘電体層並びにグランド用導体層を有する誘電体層とを
設けて多層基板を形成し、該多層基板に前記ＴＡＢ−Ｉ
Ｃを収納できるようなスペースでキャビティ部及びこの
キャビティ部の周囲にＴＡＢリードを収納する切り込み
部を設けて、該キャビティ部にＴＡＢ−ＩＣのＩＣ部を
そして切り込みにはＴＡＢリードを入り込むようにして
載置すると共に、前記ＴＡＢリードを前記信号用導体に
接続して実装して、前記ＴＡＢ−ＩＣの上部をグランド
用導体層を有するサブ基板で覆って多層基板内に埋設す
ることとした。
【００１９】このため、ＴＡＢ−ＩＣは多層基板とサブ
基板のグランド用導体層と誘電体層とにより挟み付けて
埋設される構造となるので、ＴＡＢリードはストリップ
ライン構造となる。また、このＴＡＢリードは、互いに
隣接するリード間には、誘電体層が介在することになる
ので、近接することで生じるクロストークノイズを減少
させることができる。
基板のグランド用導体層と誘電体層とにより挟み付けて
埋設される構造となるので、ＴＡＢリードはストリップ
ライン構造となる。また、このＴＡＢリードは、互いに
隣接するリード間には、誘電体層が介在することになる
ので、近接することで生じるクロストークノイズを減少
させることができる。
【００２０】また、ＴＡＢ−ＩＣも多層基板内に埋設さ
れかつグランド用導体層に挟まれた構造となっているこ
とで、外部からのノイズの影響を受けにくく、またＴＡ
Ｂ−ＩＣ内で発生するノイズも外部へ放射しにくくなる
という効果が得られる。さらに、従来の高周波用ＴＡＢ
−ＩＣによれば、ＴＡＢリードをマイクロストリップラ
イン構造とするために、高価なＴＡＢテープを前記ＴＡ
Ｂリードに部分的に設けていたが、これが不要となるの
で、廉価に実装することができるという効果も得られ
る。
れかつグランド用導体層に挟まれた構造となっているこ
とで、外部からのノイズの影響を受けにくく、またＴＡ
Ｂ−ＩＣ内で発生するノイズも外部へ放射しにくくなる
という効果が得られる。さらに、従来の高周波用ＴＡＢ
−ＩＣによれば、ＴＡＢリードをマイクロストリップラ
イン構造とするために、高価なＴＡＢテープを前記ＴＡ
Ｂリードに部分的に設けていたが、これが不要となるの
で、廉価に実装することができるという効果も得られ
る。
【図１】本実施例の構造を示す側断面図である。
【図２】図１に示した多層基板の要部側断面図である。
【図３】図１に示したサブ基板の側面図である。
【図４】本実施例の製造方法を示す説明図で、（ａ）に
要部断面図を、また（ｂ）に要部斜視図を示している。
要部断面図を、また（ｂ）に要部斜視図を示している。
【図５】従来例のＴＡＢ−ＩＣの実装例を示す側面図で
ある。
ある。
【符号の説明】 ２ ＩＣ ９ ＴＡＢリード １４ 多層基板 １５ａ，１５ｂ，１５ｃ，１５ｄ 誘電体層 １６ａ，１６ｂ グランド用導体層 １７ 信号用導体層 １８ キャビティ部 ２０ サブ基板 ２０ａ 誘電体層 ２０ｂ グランド用導体層 ２１ ＴＡＢ−ＩＣ
Claims (1)
- 【請求項１】 信号を伝送する信号用導体層とグランド
用導体層の間に、前記信号用導体層がインピーダンス整
合されるように厚さをコントロールされた誘電体層をも
つ基板に搭載するＴＡＢ−ＩＣの実装構造において、 前記基板の上下面にそれぞれ誘電体層並びにグランド用
導体層を有する誘電体層とを設けて多層基板を形成し、
該多層基板に前記ＴＡＢ−ＩＣを収納できるようなスペ
ースでキャビティ部及びこのキャビティ部の周囲にＴＡ
Ｂリードを収納する切り込み部を設けて、該キャビティ
部にＴＡＢ−ＩＣのＩＣ部をそして切り込みにはＴＡＢ
リードを入り込むようにして載置すると共に、前記ＴＡ
Ｂリードを前記信号用導体に接続して実装して、前記Ｔ
ＡＢ−ＩＣの上部をグランド用導体層を有するサブ基板
で覆って多層基板内に埋設することを特徴とするＴＡＢ
−ＩＣの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3327864A JPH05166876A (ja) | 1991-12-11 | 1991-12-11 | Ｔａｂ−ｉｃの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3327864A JPH05166876A (ja) | 1991-12-11 | 1991-12-11 | Ｔａｂ−ｉｃの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166876A true JPH05166876A (ja) | 1993-07-02 |
Family
ID=18203829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3327864A Pending JPH05166876A (ja) | 1991-12-11 | 1991-12-11 | Ｔａｂ−ｉｃの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166876A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6937824B2 (en) | 2001-12-28 | 2005-08-30 | Mitsubishi Denki Kabushiki Kaisha | Optical transceiver, connector, substrate unit, optical transmitter, optical receiver, and semiconductor device |
| US7129571B2 (en) | 2003-11-18 | 2006-10-31 | Samsung Electronics Co., Ltd. | Semiconductor chip package having decoupling capacitor and manufacturing method thereof |
| JP2012230980A (ja) * | 2011-04-25 | 2012-11-22 | Nec Network & Sensor Systems Ltd | 回路基板 |
| JP2013135212A (ja) * | 2011-12-22 | 2013-07-08 | Raytheon Co | 適応性パタニングを介した低損失相互接続部を用いたヘテロチップ集積 |
-
1991
- 1991-12-11 JP JP3327864A patent/JPH05166876A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6937824B2 (en) | 2001-12-28 | 2005-08-30 | Mitsubishi Denki Kabushiki Kaisha | Optical transceiver, connector, substrate unit, optical transmitter, optical receiver, and semiconductor device |
| US7955090B2 (en) | 2001-12-28 | 2011-06-07 | Mitsubishi Denki Kabushiki Kaisha | Optical transceiver, connector, substrate unit, optical transmitter, optical receiver, and semiconductor device |
| US7129571B2 (en) | 2003-11-18 | 2006-10-31 | Samsung Electronics Co., Ltd. | Semiconductor chip package having decoupling capacitor and manufacturing method thereof |
| JP2012230980A (ja) * | 2011-04-25 | 2012-11-22 | Nec Network & Sensor Systems Ltd | 回路基板 |
| JP2013135212A (ja) * | 2011-12-22 | 2013-07-08 | Raytheon Co | 適応性パタニングを介した低損失相互接続部を用いたヘテロチップ集積 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100430299B1 (ko) | 다층 기판 상의 고주파 회로 모듈 | |
| US6333856B1 (en) | Arrangement for mounting chips in multilayer printed circuit boards | |
| JP4178880B2 (ja) | モジュール部品 | |
| US5883335A (en) | Electrical connection substrate having a through hole for connecting a chip to an opposite surface of the substrate | |
| US5483101A (en) | Multilayer printed circuit board | |
| JP4005451B2 (ja) | 多層基板及び半導体装置 | |
| JPH10112517A (ja) | 電子部品収納用パッケージ | |
| JPH05191056A (ja) | プリント配線基板 | |
| JPH05166876A (ja) | Ｔａｂ−ｉｃの実装構造 | |
| JP2571029B2 (ja) | マイクロ波集積回路 | |
| JPH1168313A (ja) | プリント配線基板 | |
| JP2002185201A (ja) | 高周波用配線基板 | |
| JP3191517B2 (ja) | フレキシブル印刷配線板のシールド装置 | |
| JP2924822B2 (ja) | 表面実装部品の実装構造及び実装方法 | |
| JP2001291817A (ja) | 電子回路装置および多層プリント配線板 | |
| JP2000269382A (ja) | 半導体装置及び半導体チップの実装方法 | |
| US6646343B1 (en) | Matched impedance bonding technique in high-speed integrated circuits | |
| JP2593509B2 (ja) | 半導体集積回路用パッケージ | |
| JP2874409B2 (ja) | 集積回路用パッケージ | |
| JPS63258054A (ja) | 半導体集積回路装置 | |
| JP3600729B2 (ja) | 高周波回路用パッケージ | |
| JPH0917906A (ja) | 半導体用パッケージ | |
| JP3752290B2 (ja) | 高周波パッケージ | |
| JP4186166B2 (ja) | 高周波回路モジュールおよび通信機 | |
| JPH0595022A (ja) | Ｔａｂ・ｉｃの実装構造 |