JPH05167155A - ゲートドライブ回路 - Google Patents

Abstract

(57)【要約】 【構成】 ゲートパルス信号を増幅するゲートパルス信
号増幅器６と、半導体素子にゲート電流を供給するゲー
ト電流吐出用スイッチ素子３Ａを半導体素子ブロック９
毎に１個以上設けるとともに、ゲート電流が流れる配線
の長さをすべての半導体素子ブロック９についてほぼ一
定になるようにゲート電流吐出用スイッチ素子３Ａを各
半導体素子ブロック９に対してそれぞれ等距離に配置し
た。 【効果】 半導体素子群５Ａ内の各半導体素子１５のゲ
ートにほぼ均等なゲート電流を流し込み、各半導体素子
１５のゲートオンのタイミングをほぼ同時にすることが
できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、パルスレーザ等に使
用されるゲートドライブ回路に関するものである。

【０００２】

【従来の技術】従来例の構成を図４を参照しながら説明
する。図４は、例えば「電気工学ハンドブック１９８８
年版（電気学会発行）」第７１１頁に示された従来のゲ
ートドライブ回路を示す回路図である。

【０００３】図４において、１はゲートドライブ回路、
２はゲートパルス信号発生器、３及び４はゲート電流吐
出用スイッチ素子及びゲート電流吸込用スイッチ素子、
５はゲート電流吐出用スイッチ素子３及びゲート電流吸
込用スイッチ素子４によりターンオン、ターンオフされ
る半導体素子群である。

【０００４】つぎに、前述した従来例の動作を説明す
る。ゲート電流吐出用スイッチ素子３及びゲート電流吸
込用スイッチ素子４は、ゲートパルス信号発生器２が発
生するゲートパルス信号によってオン、オフ制御され
る。

【０００５】まず、ゲートパルス信号がローレベルから
ハイレベルに立ち上がると、ゲート電流吐出用スイッチ
素子３はオンし、ゲート電流吸込用スイッチ素子４はオ
フする。このため、ゲート電流が、電源＋Ｖ_GGからゲー
ト電流吐出用スイッチ素子３を経て半導体素子群５のゲ
ートに流入し、半導体素子群５のゲート・ソース間電圧
の上昇に従って半導体素子群５はターンオンする。

【０００６】続いて、ゲートパルス信号がハイレベルか
らローレベルに立ち下がると、ゲート電流吐出用スイッ
チ素子３はオフし、ゲート電流吸込用スイッチ素子４は
オンする。このため、半導体素子群５のゲート・ソース
間に蓄積されたキャリアは、ゲート電流として、半導体
素子群５のゲートからゲート電流吸込用スイッチ素子４
を経て電源−Ｖ_GGへ排出され、半導体素子群５のゲート
・ソース間電圧の下降に従って半導体素子群５はターン
オフする。

【０００７】ところで、半導体素子群５が１個の半導体
素子から構成されたシングルタイプの場合においても、
複数の半導体素子から構成された場合においても、同じ
構成のゲートドライブ回路１が用いられる。

【０００８】

【発明が解決しようとする課題】上述したような従来の
ゲートドライブ回路では、半導体素子群５が並列接続さ
れた複数の高速の半導体素子から構成されたものである
場合には、半導体素子群５の入力静電容量が大きくなり
半導体素子群５のゲートに供給するゲート電流が大きく
なる。その結果、ゲートドライブ回路１のゲート配線に
は急峻で大きなゲート電流が流れるため、配線インダク
タンスによるゲート電流の抑制効果が大きくなりインダ
クタンスによる影響が無視できないという問題点があっ
た。すなわち、ゲート配線には急峻で大きなゲート電流
が流れ、かつ、ゲート電流吐出用スイッチ素子３から各
半導体素子のゲートまでのゲート配線長が均等でないこ
とから、配線インダクタンスの影響で各半導体素子のゲ
ートに均等なゲート電流を流し込めなくなる。そのた
め、各半導体素子のゲートオンのタイミングが同時にな
らないという問題点があった。このため、陽極電圧下降
時間が長くなる等のターンオン特性の悪化を招き、最悪
の場合には、早いタイミングでゲートオンした半導体素
子に陽極電流が集中し、この半導体素子が破壊するとい
う問題点もあった。

【０００９】また、ゲート電流は、電源＋Ｖ_GGの出力イ
ンピーダンスとゲート配線インピーダンスに依存するた
め、電源＋Ｖ_GGの出力インピーダンス及びゲート配線イ
ンピーダンスが高いと、ゲート電流は抑制され半導体素
子群のターンオン速度が低下する。特に、急峻で大きな
ゲート電流を流す回路ではインダクタンスによる影響が
大きく、インダクタンスが高いと急峻にゲート電流を流
せない問題がある。従来のゲートドライブ回路では、そ
の構成上、電源＋Ｖ_GGから半導体素子群までのゲート配
線長が長くなる。すなわち、ゲート電流の流れるルート
が長くなるため、ゲート配線によるインダクタンスによ
りゲート電流の立ち上がりが鈍くなり、その急峻性が損
なわれる問題点もあった。

【００１０】この発明は、前述した問題点を解決するた
めになされたもので、半導体素子群内の各半導体素子の
ゲートに均等なゲート電流を流し込むことにより、各半
導体素子のゲートオンのタイミングをほぼ同時にするこ
とができるゲートドライブ回路を得ることを目的とす
る。

【００１１】また、半導体素子群を高速にターンオンす
ることができるゲートドライブ回路を得ることを目的と
する。

【００１２】

【課題を解決するための手段】この発明の請求項１に係
るゲートドライブ回路は、次に掲げる手段を備えたもの
である。 〔１〕 半導体素子ブロック毎に設けられ、かつ前記半
導体素子ブロックから等距離に配置されて半導体素子群
にゲート電流を供給するゲート電流吐出用スイッチ素
子。

【００１３】この発明の請求項２に係るゲートドライブ
回路は、次に掲げる手段を備えたものである。 〔１〕 半導体素子ブロック毎に設けられ、かつ前記半
導体素子ブロックから等距離に配置されて半導体素子群
にゲート電流を供給するゲート電流吐出用スイッチ素子
及びゲート電源コンデンサ。

【００１４】

【作用】この発明の請求項１に係るゲートドライブ回路
においては、半導体素子ブロック毎に設けられ、かつ前
記半導体素子ブロックから等距離に配置されたゲート電
流吐出用スイッチ素子によって、半導体素子群にゲート
電流が供給される。

【００１５】この発明の請求項２に係るゲートドライブ
回路においては、半導体素子ブロック毎に設けられ、か
つ前記半導体素子ブロックから等距離に配置されたゲー
ト電流吐出用スイッチ素子及びゲート電源コンデンサに
よって、半導体素子群にゲート電流が供給される。

【００１６】

【実施例】実施例１．この発明の実施例１の構成を図１
を参照しながら説明する。図１は、この発明の実施例１
を示す回路図であり、ゲートパルス信号発生器２は上述
した従来回路のものと全く同一である。なお、各図中、
同一符号は同一又は相当部分を示す。

【００１７】図１において、ゲートドライブ回路１Ａ
は、ゲートパルス信号発生器２と、このゲートパルス信
号発生器２が発生するゲートパルス信号Ｖ_Gtgを増幅す
るゲートパルス信号増幅器６と、ＦＥＴから成るゲート
電流吐出用スイッチ素子３Ａと、ダイオードから成るゲ
ート電流吸込用スイッチ素子４Ａと、ゲートリード線７
と、ソースリード線８とから構成されている。なお、ゲ
ート電流吐出用スイッチ素子３Ａは、後述する半導体素
子ブロック毎にそれぞれ等距離に配置されている。

【００１８】また、半導体素子群５Ａは、例えば４個の
半導体素子ブロック９と、半導体素子ブロックソース引
き出し線１０と、半導体素子ドレイン主端子１１と、半
導体素子ソース主端子１２と、半導体素子ブロックゲー
ト端子１３と、半導体素子ブロックソース端子１４とか
ら構成される。

【００１９】なお、半導体素子ブロック９は、例えば６
個の半導体素子１５から構成され、１６は半導体素子ブ
ロックゲート端子１３に接続された半導体素子ゲート引
き出し線、１７は半導体素子ブロックソース引き出し線
１０に接続された半導体素子ソース引き出し線、１８は
半導体素子ドレイン主端子１１に接続された半導体素子
ドレイン引き出し線である。

【００２０】つぎに、前述した実施例１の動作を図２を
参照しながら説明する。図２は、この発明の実施例１の
動作を示すタイミングチャートである。図２において、
（ａ）はゲートパルス信号Ｖ_Gtg、（ｂ）はゲート電流
ｉ_G1〜ｉ_G4、（ｃ）はゲート電流ｉ_g1〜ｉ_g4、（ｄ）は
ゲート・ソース間電圧Ｖ_G1〜Ｖ_G4をそれぞれ示す。

【００２１】ゲートパルス信号Ｖ_Gtgは、ゲートパルス
信号増幅器６により増幅され、各ゲート電流吐出用スイ
ッチ素子３Ａに印加される。ゲートターンオン時に半導
体素子群５Ａにゲート電流ｉ_G1〜ｉ_G4を流し込むための
ゲート電流吐出用スイッチ素子３Ａは、半導体素子ブロ
ック９毎に設けられている。

【００２２】また、各ゲート電流吐出用スイッチ素子３
Ａの入力静電容量は、半導体素子ブロック９の入力静電
容量に比べかなり小さいため、各ゲート電流吐出用スイ
ッチ素子３Ａを駆動するゲート電流は、ゲート電流ｉ_G1
〜ｉ_G4に比べかなり小さい。従って、ゲートパルス信号
発生器２から各ゲート電流吐出用スイッチ素子３Ａまで
のゲート配線のインダクタンスによる影響は少なく、ゲ
ート配線長が多少不均等でも各ゲート電流吐出用スイッ
チ素子３Ａは、ほぼ同時にターンオンすることができ
る。

【００２３】さらに、各半導体素子ブロック９につい
て、ゲート電流ｉ_G1〜ｉ_G4が流れる配線（ゲートドライ
ブ回路１Ａ内の電源→ゲート電流吐出用スイッチ素子３
Ａ→ゲートリード線７→半導体素子ブロックゲート端子
１３→半導体素子ブロック９→半導体素子ブロックソー
ス端子１４→ソースリード線８→ゲートドライブ回路１
Ａ内の電源コモン）の長さは、ほぼ等しくなるので、ゲ
ートドライブ回路１Ａから見た各半導体素子ブロック９
のゲートインピーダンスは均等化される。このため、各
半導体素子ブロック９に流れるゲート電流ｉ_G1〜ｉ_G4も
均等になり、その波形は図２（ｂ）に示すようになる。

【００２４】さらに、各半導体素子ブロック９内におい
て、各ゲート電流ｉ_G1〜ｉ_G4は６個の半導体素子１５に
等しく分流され、結局、すべての半導体素子１５のゲー
ト電流ｉ_g1〜ｉ_g4は互いに等しくなる。このため、各半
導体素子ブロック９内の半導体素子ゲート引き出し線１
６には、図２（ｃ）に示す波形をもつ均等なゲート電流
ｉ_g1〜ｉ_g4が流れる。

【００２５】各電流値の間には、次の関係式が成立す
る。 ｉ_G1＝ｉ_g1×６、ｉ_G2＝ｉ_g2×６ ｉ_G3＝ｉ_g3×６、ｉ_G4＝ｉ_g4×６ ｉ_G1≡ｉ_G2≡ｉ_G3≡ｉ_G4

【００２６】すべての半導体素子１５のゲート電流ｉ_g1
〜ｉ_g4が等しくなるため、すべての半導体素子１５のゲ
ートオンのタイミングは、ほぼ同時になる。これによ
り、陽極電圧降下時間が長くなる等のターンオン特性の
悪化を防ぐことができ、早いタイミングでゲートオンし
た半導体素子１５に陽極電流が集中する結果として起こ
る半導体素子１５の破壊も防ぐことができる。

【００２７】なお、半導体素子１５をＦＥＴとしたが、
トランジスタ、ＩＧＢＴ等であってもよい。

【００２８】この発明の実施例１は、前述したように、
ゲートパルス信号を増幅するゲートパルス信号増幅器６
と、半導体素子にゲート電流を供給するゲート電流吐出
用スイッチ素子３Ａを半導体素子ブロック９毎に１個以
上設けるとともに、ゲート電流が流れる配線の長さをす
べての半導体素子ブロック９についてほぼ一定になるよ
うにゲート電流吐出用スイッチ素子３Ａを各半導体素子
ブロック９に対してそれぞれ等距離に配置したので、半
導体素子群５Ａ内の各半導体素子１５のゲートにほぼ均
等なゲート電流を流し込み、各半導体素子１５のゲート
オンのタイミングをほぼ同時にすることができるという
効果を奏する。

【００２９】実施例２．この発明の実施例２の構成を図
３を参照しながら説明する。図３は、この発明の実施例
２を示す回路図であり、ゲート電源コンデンサ以外は上
述した実施例１のものと全く同一である。

【００３０】図３において、１９はゲート電流の電源と
なるゲート電源コンデンサである。また、ゲート電流吐
出用スイッチ素子３Ａとゲート電源コンデンサ１９は、
半導体素子群５Ａ内の半導体素子ブロック９毎にそれぞ
れ等距離に配置され、さらにゲート電源コンデンサ１９
はゲート電流吐出用スイッチ素子３Ａの極めて近くに配
置されている。

【００３１】つぎに、前述した実施例２の動作を説明す
る。基本的な動作は、実施例１と同様である。各半導体
素子ブロック９について、ゲート電流ｉ_G1〜ｉ_G4が流れ
る配線（ゲートドライブ回路１Ｂ内の電源及びゲート電
源コンデンサ１９の正極側→ゲート電流吐出用スイッチ
素子３Ａ→ゲートリード線７→半導体素子ブロックゲー
ト端子１３→半導体素子ブロック９→半導体素子ブロッ
クソース端子１４→ソースリード線８→ゲートドライブ
回路１Ｂ内の電源コモン及びゲート電源コンデンサ１９
の負極側）の長さは、ほぼ等しくなり、ゲート電源コン
デンサ１９を付加したことで、ゲート電源が安定化され
るので、ゲートドライブ回路１Ｂから見た各半導体素子
ブロック９のゲートインピーダンスは均等化される。

【００３２】また、ゲート電源コンデンサ１９をゲート
電流吐出用スイッチ素子３Ａの極めて近くに配置したこ
とで、ゲート電流の流れる配置長を短くでき配線インダ
クタンスを低減できる。さらに、ゲート電源コンデンサ
１９に高周波領域においてもインピーダンスの低いセラ
ミックコンデンサ等を使用することで、さらにインダク
タンスの低減効果が得られる。このため、各半導体素子
ブロック９に流れるゲート電流ｉ_G1〜ｉ_G4も均等かつ急
峻になる。

【００３３】この発明の実施例２は、前述したように、
ゲートパルス信号を増幅するゲートパルス信号増幅器６
と、半導体素子にゲート電流を供給するゲート電流吐出
用スイッチ素子３Ａ及びゲート電源コンデンサ１９を半
導体素子ブロック９毎に１個以上設けるとともに、ゲー
ト電流が流れる配線の長さをすべての半導体素子ブロッ
ク９に対して一定でかつ最短になるように、ゲート電流
吐出用スイッチ素子３Ａ及びゲート電源コンデンサ１９
を、各半導体素子ブロック９に対してそれぞれ等距離に
配置し、さらにゲート電源コンデンサ１９をゲート電流
吐出用スイッチ素子３Ａの極めて近くに配置したので、
半導体素子群５Ａ内の各半導体素子１５のゲートにほぼ
均等かつ急峻なゲート電流を流し込み、各半導体素子１
５のゲートオンのタイミングをほぼ同時にし、かつ半導
体素子群５Ａを高速にターンオンすることができるとい
う効果を奏する。

【００３４】また、使用するゲート電源コンデンサ１９
の種類と配置の工夫により、さらにインダクタンスの低
減ができ、ゲート電流の立ち上がりを鈍らせることな
く、半導体素子群５Ａのゲートにゲート電流を流し込む
ことができ、半導体素子群５Ａをさらに高速にターンオ
ンすることができるという効果を奏する。

【００３５】

【発明の効果】この発明の請求項１に係るゲートドライ
ブ回路は、以上説明したとおり、並列接続された複数個
の半導体素子から成る半導体素子ブロックを複数個有す
る半導体素子群を駆動するゲートドライブ回路におい
て、前記半導体素子ブロック毎に設けられ、かつ前記半
導体素子ブロックから等距離に配置されて前記半導体素
子群にゲート電流を供給するゲート電流吐出用スイッチ
素子を備えたので、半導体素子群内の各半導体素子のゲ
ートに均等なゲート電流を流し込むことにより、各半導
体素子のゲートオンのタイミングをほぼ同時にすること
ができるという効果を奏する。

【００３６】この発明の請求項２に係るゲートドライブ
回路は、以上説明したとおり、並列接続された複数個の
半導体素子から成る半導体素子ブロックを複数個有する
半導体素子群を駆動するゲートドライブ回路において、
前記半導体素子ブロック毎に設けられ、かつ前記半導体
素子ブロックから等距離に配置されて前記半導体素子群
にゲート電流を供給するゲート電流吐出用スイッチ素子
及びゲート電源コンデンサを備えたので、半導体素子群
内の各半導体素子のゲートに均等なゲート電流を流し込
むことにより、各半導体素子のゲートオンのタイミング
をほぼ同時にすることができ、かつ半導体素子群を高速
にターンオンすることができるという効果を奏する。

【図面の簡単な説明】

【図１】この発明の実施例１を示す回路図である。

【図２】この発明の実施例１の動作を示すタイミングチ
ャートである。

【図３】この発明の実施例２を示す回路図である。

【図４】従来のゲートドライブ回路を示す回路図であ
る。

【符号の説明】

１Ａ、１Ｂ ゲートドライブ回路 ２ ゲートパルス信号発生器 ３Ａ ゲート電流吐出用スイッチ素子 ４Ａ ゲート電流吸込用スイッチ素子 ５Ａ 半導体素子群 ６ ゲートパルス信号増幅器 ７ ゲートリード線 ８ ソースリード線

───────────────────────────────────────────────────── フロントページの続き (72)発明者 江藤 伸夫 尼崎市塚口本町８丁目１番１号 三菱電機 株式会社伊丹製作所内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 並列接続された複数個の半導体素子から
   成る半導体素子ブロックを複数個有する半導体素子群を
   駆動するゲートドライブ回路において、前記半導体素子
   ブロック毎に設けられ、かつ前記半導体素子ブロックか
   ら等距離に配置されて前記半導体素子群にゲート電流を
   供給するゲート電流吐出用スイッチ素子を備えたことを
   特徴とするゲートドライブ回路。
2. 【請求項２】 並列接続された複数個の半導体素子から
   成る半導体素子ブロックを複数個有する半導体素子群を
   駆動するゲートドライブ回路において、前記半導体素子
   ブロック毎に設けられ、かつ前記半導体素子ブロックか
   ら等距離に配置されて前記半導体素子群にゲート電流を
   供給するゲート電流吐出用スイッチ素子及びゲート電源
   コンデンサを備えたことを特徴とするゲートドライブ回
   路。