JPH0516784B2 - - Google Patents
Info
- Publication number
- JPH0516784B2 JPH0516784B2 JP60223029A JP22302985A JPH0516784B2 JP H0516784 B2 JPH0516784 B2 JP H0516784B2 JP 60223029 A JP60223029 A JP 60223029A JP 22302985 A JP22302985 A JP 22302985A JP H0516784 B2 JPH0516784 B2 JP H0516784B2
- Authority
- JP
- Japan
- Prior art keywords
- reduction ratio
- image
- circuit
- triangular
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004364 calculation method Methods 0.000 claims description 20
- 230000000694 effects Effects 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 230000003044 adaptive effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 230000009466 transformation Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Studio Circuits (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えばテレビジヨン信号の特殊効果
装置においてより高画質な映像特殊効果を得るこ
との出来る画像特殊効果装置に関する。
装置においてより高画質な映像特殊効果を得るこ
との出来る画像特殊効果装置に関する。
従来の技術
従来の映像特殊効果装置では、画像を縮少する
ことによる折り返し歪のために画質が劣化するの
で、入力映像信号の縮少比に応じて帯状を制限
し、折り返し歪を防いでいる。このような原理に
基づく映像特殊効果装置として第５図に示す構成
のものが考えられる。第５図において１はＡ／Ｄ
（変換器）、２は帯域制限フイルタ（LPF）、３は
画像メモリ、４はＤ／Ａ（変換器）、５は書込みア
ドレス発生回路、６は読出しアドレス発生回路、
７は制御CPUである。
ことによる折り返し歪のために画質が劣化するの
で、入力映像信号の縮少比に応じて帯状を制限
し、折り返し歪を防いでいる。このような原理に
基づく映像特殊効果装置として第５図に示す構成
のものが考えられる。第５図において１はＡ／Ｄ
（変換器）、２は帯域制限フイルタ（LPF）、３は
画像メモリ、４はＤ／Ａ（変換器）、５は書込みア
ドレス発生回路、６は読出しアドレス発生回路、
７は制御CPUである。
次に上記従来例の動作について説明する。第６
図のような、垂直方向、水平方向の大きさがそれ
ぞれａ，ｂである入力映像信号は、Ａ／Ｄ変換器
１でデイジタル化され、LPF２によつて水平方
向、垂直方向別々に縮少比に応じて帯状制限さ
れ、１フレーム分の容量を持つ画像メモリ３に順
番に書込まれる。ここで、画像メモリ３から入力
画像を読み出すとき、制御CPU７からのデータ
をもとに、読出しアドレス発生回路が飛び飛びの
アドレスを発生することにより、第７図のような
縮少画像を得る。ここで前述の水平方向の縮少比
はｄ／ｂ、垂直方向の縮少比はｃ／ａである。得
られた画像信号は、Ｄ／Ａ変換器４によりアナロ
グ信号となつて出力される。
図のような、垂直方向、水平方向の大きさがそれ
ぞれａ，ｂである入力映像信号は、Ａ／Ｄ変換器
１でデイジタル化され、LPF２によつて水平方
向、垂直方向別々に縮少比に応じて帯状制限さ
れ、１フレーム分の容量を持つ画像メモリ３に順
番に書込まれる。ここで、画像メモリ３から入力
画像を読み出すとき、制御CPU７からのデータ
をもとに、読出しアドレス発生回路が飛び飛びの
アドレスを発生することにより、第７図のような
縮少画像を得る。ここで前述の水平方向の縮少比
はｄ／ｂ、垂直方向の縮少比はｃ／ａである。得
られた画像信号は、Ｄ／Ａ変換器４によりアナロ
グ信号となつて出力される。
このように上記従来の映像特殊効果装置の縮少
比演算装置でも変換後の出力画像の縮少比が一定
であれば、入力画像に一様に帯状制限を行なうこ
とにより高画質の映像特殊効果を得ている。
比演算装置でも変換後の出力画像の縮少比が一定
であれば、入力画像に一様に帯状制限を行なうこ
とにより高画質の映像特殊効果を得ている。
発明が解決しようとする問題点
この場合に、例えば第８図のように入力映像信
号を球に張りつけたような画像変換を行なう場合
場所により縮少比が異なり、球の中心部分は視点
に近いので拡大され、外周に近い部分は遠いので
縮少される。しかし上記従来の映像特殊効果装置
の縮少比演算方法では、入力映像信号に一様に帯
状制限フイルタが重畳されるので縮少率の少ない
部分は画像がボケてしまうか逆に、縮少率の小さ
い部分に帯状制限フイルタを合わせると、縮少率
の高い部分に折り返し歪が生じ画質が劣化すると
いう欠点があつた。本発明はこのような従来の問
題を解決するものであり、変換画像の縮少比に応
じて画素ごとに帯域制限フイルタを制御出来る優
れた映像特殊効果装置を提供することを目的とす
るものである。
号を球に張りつけたような画像変換を行なう場合
場所により縮少比が異なり、球の中心部分は視点
に近いので拡大され、外周に近い部分は遠いので
縮少される。しかし上記従来の映像特殊効果装置
の縮少比演算方法では、入力映像信号に一様に帯
状制限フイルタが重畳されるので縮少率の少ない
部分は画像がボケてしまうか逆に、縮少率の小さ
い部分に帯状制限フイルタを合わせると、縮少率
の高い部分に折り返し歪が生じ画質が劣化すると
いう欠点があつた。本発明はこのような従来の問
題を解決するものであり、変換画像の縮少比に応
じて画素ごとに帯域制限フイルタを制御出来る優
れた映像特殊効果装置を提供することを目的とす
るものである。
問題点を解決するための手段
本発明は、上記目的を達成するために、入力画
像を三角板単位に分割し三角板ごとに座標変換す
ることにより、変換画像に対する入力映像の縮少
比を、水平方向垂直方向個別に演算し、入力画素
単位に帯状制限フイルタを制御するようにしたも
のである。
像を三角板単位に分割し三角板ごとに座標変換す
ることにより、変換画像に対する入力映像の縮少
比を、水平方向垂直方向個別に演算し、入力画素
単位に帯状制限フイルタを制御するようにしたも
のである。
作 用
したがつて、本発明によれば、入力画像を三角
板に分割し、おのおのの三角板ごとに縮少比を演
算することによつて入力画像に対して一様でな
く、縮少比に応じた部分部分異なる帯状制限を行
なうことができるので、高画質の映像特殊効果を
得ることができるという効果を有する。
板に分割し、おのおのの三角板ごとに縮少比を演
算することによつて入力画像に対して一様でな
く、縮少比に応じた部分部分異なる帯状制限を行
なうことができるので、高画質の映像特殊効果を
得ることができるという効果を有する。
実施例
第５図は本発明の一実施例の構成を示し、１は
Ａ／Ｄ変換器、３は画像メモリ、４はＤ／Ａ変換
器、８はLPF、９は書込みアドレス発生回路、
１０は縮少比テーブル、１１は縮少比演算回路、
１２はフイルタアドレス発生回路、１３は変換ア
ドレス演算回路、１４は三角板バツフア、１５は
穴埋め回路、１６は内換回路、１７はアドレスメ
モリである。
Ａ／Ｄ変換器、３は画像メモリ、４はＤ／Ａ変換
器、８はLPF、９は書込みアドレス発生回路、
１０は縮少比テーブル、１１は縮少比演算回路、
１２はフイルタアドレス発生回路、１３は変換ア
ドレス演算回路、１４は三角板バツフア、１５は
穴埋め回路、１６は内換回路、１７はアドレスメ
モリである。
次に上記構成の動作を説明する。入力画像は変
換アドレス演算回路１３により三角板に分割され
て新画面上に座標変換される。変換されたアドレ
スは、三角板の各頂点ごとに三角板バツフア１４
に記憶される。三角板バツフア１４から読出され
た三角板は、穴埋め回路１５により内部の新画面
の画素が演算され、演算された新画面上の画素に
一対一対応する入力画面のアドレスが内挿回路１
６により演算され、穴埋め回路１５により求めら
れたアドレスのアドレスメモリ１７に書込まれ
る。座標変換された三角板は、水平方向、垂直方
向に縮少率を縮少比演算回路１１により演算され
三角板ごとに縮少比テーブル１０に書込まれる。
入力画像は、フイルタアドレス発生回路１２によ
り発生されたアドレスで縮少比テーブル１０を参
照し、読出された縮少比によりLPF８で帯域制
限され画像メモリ３に書込まれる。書込まれた入
力画像は、前記アドレスメモリ１７を順番に読出
し、読出されたアドレスに従つて画像メモリ３を
読出すことにより画像変換され、Ｄ／Ａ変換器４
によりアナログ信号となつて出力される。
換アドレス演算回路１３により三角板に分割され
て新画面上に座標変換される。変換されたアドレ
スは、三角板の各頂点ごとに三角板バツフア１４
に記憶される。三角板バツフア１４から読出され
た三角板は、穴埋め回路１５により内部の新画面
の画素が演算され、演算された新画面上の画素に
一対一対応する入力画面のアドレスが内挿回路１
６により演算され、穴埋め回路１５により求めら
れたアドレスのアドレスメモリ１７に書込まれ
る。座標変換された三角板は、水平方向、垂直方
向に縮少率を縮少比演算回路１１により演算され
三角板ごとに縮少比テーブル１０に書込まれる。
入力画像は、フイルタアドレス発生回路１２によ
り発生されたアドレスで縮少比テーブル１０を参
照し、読出された縮少比によりLPF８で帯域制
限され画像メモリ３に書込まれる。書込まれた入
力画像は、前記アドレスメモリ１７を順番に読出
し、読出されたアドレスに従つて画像メモリ３を
読出すことにより画像変換され、Ｄ／Ａ変換器４
によりアナログ信号となつて出力される。
次に上記実施例の動作の詳細について説明す
る。デイジタル化された入力画像は、例えば水平
方向768画素、垂直方向480画素とすると、変換ア
ドレス演算回路１３により、例えば第２図のよう
に一辺が16画素の三角板に分割される。分割され
た入力画像は、任意の三次元物体、例えば第２図
では球に張りつけられ、回転、移動などの座標交
換を施され、透視変換され新画面上に画像変換さ
れる。穴埋め回路１５は、変換された三角板の三
頂点から、三角板内部の新画面画素アドレスをす
べて求める。内挿回路６は、求められた新画面画
素アドレスに一対一に対応する入力画像のアドレ
スを演算する。演算された原画像アドレス値は、
穴埋め回路１５により求められた三角板内のアド
レスで、アドレスメモリ１７に書込まれる。折り
返し歪を防ぐために挿入されているLPF８に供
給する画像の縮少率は、座標変換された三角板ご
とに縮少比演算回路１１により、入力画像が水平
方向にどの程度縮少されたかという水平方向縮少
比、同じように垂直方向縮少比と個別に演算され
る。第３図で三角板に分割された入力画像三角形
PQR（以下△PQRとする）が、変換アドレス演算
回路１３により新画面上に△P′Q′R′として変換
されたとすると、線分′′の中点をｔ（xt，yt）
とすると、 xt＝xp′＋xr′／２ yt＝yp′＋yr′／２ となる。△P′Q′tの面積をSp′Q′tとすると、外積
演算により、 Sp′Q′t＝｜（Xp−Xq）（Yt−Yq）−（Yp−Yq）
（Xt−Xq）／２｜ となる。△P′Q′t′の底辺を線分′とすると、長
さ
は、 ｜′｜＝√（p′−t）2＋（′−p t
）2 入力画像△PQRに対する新画像△P′Q′R′の水
平方向の縮少比率tc′を、△P′Q′R′の高さと等化
と仮定すると、Sp′Q′tを底辺｜′｜で割ると、 xc′＝Sp′q′t／｜P′t｜ yc′＝Sp′q′t／｜Q′t｜ となる。このようにして求められた縮少比xc，
ycは分割された三角板ごとに縮少比テーブル１
０に書込まれる。ここで、入力画像は、書込みア
ドレス発生回路９により画面の左上から順に右下
に向か９つて画素ごとに画像メモリ３に書込まれ
る。そのため、フイルタアドレス変換回路には、
第４図ａのように三角板単位で書込まれている縮
少比テーブルと、第４図ｂのように画素単位で書
込まれてゆく入力画像とを第４図ｃのように書込
みアドレスをROM１８で変換し時間的に同期さ
せることにより、画素単位に異なる縮少比を
LPF８に供給する。LPF８は、入力映像信号を
縮少比に応じて画素ごとに帯域制限し画像メモリ
３に書込む。書込まれた入力画像は、アドレスメ
モリ１７を順番に読むことによつて、得られた読
出しアドレスによつて画像メモリ３から読出さ
れ、Ｄ／Ａ変換器４によりアナログ信号となり出
力される。
る。デイジタル化された入力画像は、例えば水平
方向768画素、垂直方向480画素とすると、変換ア
ドレス演算回路１３により、例えば第２図のよう
に一辺が16画素の三角板に分割される。分割され
た入力画像は、任意の三次元物体、例えば第２図
では球に張りつけられ、回転、移動などの座標交
換を施され、透視変換され新画面上に画像変換さ
れる。穴埋め回路１５は、変換された三角板の三
頂点から、三角板内部の新画面画素アドレスをす
べて求める。内挿回路６は、求められた新画面画
素アドレスに一対一に対応する入力画像のアドレ
スを演算する。演算された原画像アドレス値は、
穴埋め回路１５により求められた三角板内のアド
レスで、アドレスメモリ１７に書込まれる。折り
返し歪を防ぐために挿入されているLPF８に供
給する画像の縮少率は、座標変換された三角板ご
とに縮少比演算回路１１により、入力画像が水平
方向にどの程度縮少されたかという水平方向縮少
比、同じように垂直方向縮少比と個別に演算され
る。第３図で三角板に分割された入力画像三角形
PQR（以下△PQRとする）が、変換アドレス演算
回路１３により新画面上に△P′Q′R′として変換
されたとすると、線分′′の中点をｔ（xt，yt）
とすると、 xt＝xp′＋xr′／２ yt＝yp′＋yr′／２ となる。△P′Q′tの面積をSp′Q′tとすると、外積
演算により、 Sp′Q′t＝｜（Xp−Xq）（Yt−Yq）−（Yp−Yq）
（Xt−Xq）／２｜ となる。△P′Q′t′の底辺を線分′とすると、長
さ
は、 ｜′｜＝√（p′−t）2＋（′−p t
）2 入力画像△PQRに対する新画像△P′Q′R′の水
平方向の縮少比率tc′を、△P′Q′R′の高さと等化
と仮定すると、Sp′Q′tを底辺｜′｜で割ると、 xc′＝Sp′q′t／｜P′t｜ yc′＝Sp′q′t／｜Q′t｜ となる。このようにして求められた縮少比xc，
ycは分割された三角板ごとに縮少比テーブル１
０に書込まれる。ここで、入力画像は、書込みア
ドレス発生回路９により画面の左上から順に右下
に向か９つて画素ごとに画像メモリ３に書込まれ
る。そのため、フイルタアドレス変換回路には、
第４図ａのように三角板単位で書込まれている縮
少比テーブルと、第４図ｂのように画素単位で書
込まれてゆく入力画像とを第４図ｃのように書込
みアドレスをROM１８で変換し時間的に同期さ
せることにより、画素単位に異なる縮少比を
LPF８に供給する。LPF８は、入力映像信号を
縮少比に応じて画素ごとに帯域制限し画像メモリ
３に書込む。書込まれた入力画像は、アドレスメ
モリ１７を順番に読むことによつて、得られた読
出しアドレスによつて画像メモリ３から読出さ
れ、Ｄ／Ａ変換器４によりアナログ信号となり出
力される。
なお、縮少比演算回路１１、縮少比テーブル１
０等で縮少比演算手段を、またフイルタアドレス
発生回路１２、ROM１８等でフイルタアドレス
発生手段を、さらに変換アドレス演算回路１３、
三角板バツフア１４、穴埋め回路１５、内挿回路
１６等により変換アドレス演算手段をそれぞれ構
成するものとする。
０等で縮少比演算手段を、またフイルタアドレス
発生回路１２、ROM１８等でフイルタアドレス
発生手段を、さらに変換アドレス演算回路１３、
三角板バツフア１４、穴埋め回路１５、内挿回路
１６等により変換アドレス演算手段をそれぞれ構
成するものとする。
発明の効果
本発明によれば上記実施例から明らかなよう
に、入力画像信号を変換アドレス演算回路により
三角板に分割し、縮少比演算回路で、三角板ごと
に水平方向、垂直方向の縮少比を求め、フイルタ
アドレス発生回路が画素単位に縮少比を変化させ
るため、入力画像単位に帯域を制限することがで
き、折り返し歪の少ない高画質な映像特殊効果を
得ることができるという効果を有する。
に、入力画像信号を変換アドレス演算回路により
三角板に分割し、縮少比演算回路で、三角板ごと
に水平方向、垂直方向の縮少比を求め、フイルタ
アドレス発生回路が画素単位に縮少比を変化させ
るため、入力画像単位に帯域を制限することがで
き、折り返し歪の少ない高画質な映像特殊効果を
得ることができるという効果を有する。
第１図は本発明の一実施例における画像特殊効
果装置のブロツク図、第２図は同装置の原理を説
明するための図、第３図は縮少比を定義した図、
第４図ａ〜ｃはフイルタアドレスの発生を説明す
るための図で、ａは縮少比テーブルの一部を示す
図、ｂは入力映像信号と画素の関係を示す図、ｃ
は要部ブロツク図、第５図は従来の特殊効果装置
のブロツク図、第６図は入力画像を示す図、第７
図は縮少された入力画像を示す図、第８図は入力
映像信号を球に張り付けた図である。 １……Ａ／Ｄ変換器、３……画像メモリ、４…
…Ｄ／Ａ変換器、８……LPF、９……書込みア
ドレス発生回路、１０……縮少比テーブル、１１
……縮少比演算回路、１２……フイルタアドレス
発生回路、１３……変換アドレス演算回路、１４
……三角板バツフア、１５……穴埋め回路、１６
……内挿回路、１７……アドレスメモリ。
果装置のブロツク図、第２図は同装置の原理を説
明するための図、第３図は縮少比を定義した図、
第４図ａ〜ｃはフイルタアドレスの発生を説明す
るための図で、ａは縮少比テーブルの一部を示す
図、ｂは入力映像信号と画素の関係を示す図、ｃ
は要部ブロツク図、第５図は従来の特殊効果装置
のブロツク図、第６図は入力画像を示す図、第７
図は縮少された入力画像を示す図、第８図は入力
映像信号を球に張り付けた図である。 １……Ａ／Ｄ変換器、３……画像メモリ、４…
…Ｄ／Ａ変換器、８……LPF、９……書込みア
ドレス発生回路、１０……縮少比テーブル、１１
……縮少比演算回路、１２……フイルタアドレス
発生回路、１３……変換アドレス演算回路、１４
……三角板バツフア、１５……穴埋め回路、１６
……内挿回路、１７……アドレスメモリ。
Claims (1)
- １ 入力画像を、縮少比に応じて画素ごとに帯域
制限を行なう適応形ローパスフイルタを施した後
画像メモリに書込み、それを読出して画像信号を
得るに際して、前記画像メモリに入力画像を順番
に書込む書込みアドレス発生回路と、入力画面を
三角板に分割し、変換画面上の画素アドレスを演
算する変換アドレス演算装置と、変換された三角
板の各頂点の座標を記憶する三角板バツフアと、
三角板内に存在する変換画面上の画素を求める穴
埋め回路と、三角板内に存在する変換画面上の画
素と１対１対応する入力画面上の画素アドレスを
演算する内挿回路と、演算された画素アドレスを
記憶するアドレスメモリと、変換された三角板の
縮少率に応じて縮少比を求める縮少比演算回路
と、求めた縮少比を記憶する縮少比テーブルと、
縮少比テーブルを制御するフイルタアドレス発生
回路とを備えた画像特殊効果装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223029A JPS6282778A (ja) | 1985-10-07 | 1985-10-07 | 画像特殊効果装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223029A JPS6282778A (ja) | 1985-10-07 | 1985-10-07 | 画像特殊効果装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6282778A JPS6282778A (ja) | 1987-04-16 |
| JPH0516784B2 true JPH0516784B2 (ja) | 1993-03-05 |
Family
ID=16791725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60223029A Granted JPS6282778A (ja) | 1985-10-07 | 1985-10-07 | 画像特殊効果装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6282778A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2699342B2 (ja) * | 1987-02-25 | 1998-01-19 | ソニー株式会社 | 画像変換方法 |
| JPH06181537A (ja) * | 1992-12-14 | 1994-06-28 | Nec Corp | テレビジョン映像信号特殊効果装置用帯域制限フィルタ装置 |
-
1985
- 1985-10-07 JP JP60223029A patent/JPS6282778A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6282778A (ja) | 1987-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111161660B (zh) | 数据处理系统 | |
| JP2550530B2 (ja) | ビデオ信号処理方法 | |
| US6028584A (en) | Real-time player for panoramic imaged-based virtual worlds | |
| JP3190762B2 (ja) | デジタルビデオ特殊効果装置 | |
| CA2293670A1 (en) | Image processing apparatus and image processing method, program providing medium, and data providing medium | |
| JPS61230477A (ja) | 画像変換装置 | |
| JP4462132B2 (ja) | 画像特殊効果装置，グラフィックスプロセッサ，プログラム | |
| JPH0752925B2 (ja) | ビデオ信号処理装置 | |
| JP4200573B2 (ja) | 記憶装置と画像処理装置およびその方法とリフレッシュ動作制御装置およびその方法 | |
| US5263135A (en) | Image processing apparatus | |
| US5774125A (en) | Texture mapping method in which 3-D image data is transformed into 2-D data and mapped onto a surface of an object for display | |
| JPH09330423A (ja) | 三次元形状データ変換装置 | |
| US6812931B2 (en) | Rendering process | |
| JP2951663B2 (ja) | テクスチャマッピング装置およびその方法 | |
| JPS6136791A (ja) | グラフイツク表示方法 | |
| JPS6282778A (ja) | 画像特殊効果装置 | |
| JP4140575B2 (ja) | 画像変形装置，画像変形回路及び画像変形方法 | |
| JPH06301792A (ja) | テクスチャマッピング装置 | |
| JP2970607B2 (ja) | ワイプパターン発生装置 | |
| JP2007249795A (ja) | 画像処理装置および画像処理方法、並びにプログラム | |
| JP2973978B2 (ja) | ワイプパターン発生装置 | |
| JP2535815B2 (ja) | Ｃｒｔディスプレイ装置の写像回路 | |
| JPS5972568A (ja) | 画像変換装置 | |
| JP2998689B2 (ja) | 画像データのマッピング方法 | |
| CN118368526A (zh) | 全景视频录制的方法、装置、设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |