JPS6282778A - 画像特殊効果装置 - Google Patents
画像特殊効果装置Info
- Publication number
- JPS6282778A JPS6282778A JP60223029A JP22302985A JPS6282778A JP S6282778 A JPS6282778 A JP S6282778A JP 60223029 A JP60223029 A JP 60223029A JP 22302985 A JP22302985 A JP 22302985A JP S6282778 A JPS6282778 A JP S6282778A
- Authority
- JP
- Japan
- Prior art keywords
- reduction ratio
- image
- circuit
- converted
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Processing (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えばテレビジョン信号の特殊効果装置にお
いてより高画質な映像特殊効果を得ることの出来る画像
特殊効果装置に関する。
いてより高画質な映像特殊効果を得ることの出来る画像
特殊効果装置に関する。
従来の技術
従来の映像特殊効果装置では、画像を縮少することによ
る折り返し歪のために画質が劣化するので、入力映像信
号の縮少比に応じて帯域を制限し、折り返し歪を防いで
いる。このような原理に基づく映像特殊効果装置として
第５図に示す構成のものが考えられる。第５図において
１はＡ／Ｄ（変換器）、２は帯域制限フィルタ（ＬＰＦ
）、３は画像メモリ、４はＤ／Ａ （変換器）、５は書
込みアドレス発生回路、６は読出しアドレス発生回路、
７は制御ＣＰＵである。
る折り返し歪のために画質が劣化するので、入力映像信
号の縮少比に応じて帯域を制限し、折り返し歪を防いで
いる。このような原理に基づく映像特殊効果装置として
第５図に示す構成のものが考えられる。第５図において
１はＡ／Ｄ（変換器）、２は帯域制限フィルタ（ＬＰＦ
）、３は画像メモリ、４はＤ／Ａ （変換器）、５は書
込みアドレス発生回路、６は読出しアドレス発生回路、
７は制御ＣＰＵである。
次に上記従来例の動作について説明する。第６図のよう
な、垂直方向、水平方向の大きさがそれぞれａ ｚ ｂ
である入力映像信号は、Ａ／Ｄ変換器１でディジタル化
され、ＬＰＦ２によって水平方向、垂直方向別々に縮少
比に応じて帯域制限され、１フレ一ム分の容量を持つ画
像メモリ３に順番に書込まれる。ここで、画像メモリ３
から入力−画像を読み出すとき、制御ＣＰＵ７からのデ
ータをもとに、読出しアドレス発生回路が飛び飛びのア
ドレスを発生することにより、第７図のような縮少画像
を得る。ここで前述の水平方向の縮少比はｄ／ｂ 、垂
直方向の縮少比はＣ／ａである。得られた画像信号は、
Ｄ／Ａ変換器４によりアナログ信号となって出力される
。
な、垂直方向、水平方向の大きさがそれぞれａ ｚ ｂ
である入力映像信号は、Ａ／Ｄ変換器１でディジタル化
され、ＬＰＦ２によって水平方向、垂直方向別々に縮少
比に応じて帯域制限され、１フレ一ム分の容量を持つ画
像メモリ３に順番に書込まれる。ここで、画像メモリ３
から入力−画像を読み出すとき、制御ＣＰＵ７からのデ
ータをもとに、読出しアドレス発生回路が飛び飛びのア
ドレスを発生することにより、第７図のような縮少画像
を得る。ここで前述の水平方向の縮少比はｄ／ｂ 、垂
直方向の縮少比はＣ／ａである。得られた画像信号は、
Ｄ／Ａ変換器４によりアナログ信号となって出力される
。
このように上記従来の映像特殊効果装置の縮少比演算装
置でも変換後の出力画像の縮少比が一定であれば、入力
画像に一様に帯域制限を行なうことにより高画質の映像
特殊効果を得ている。
置でも変換後の出力画像の縮少比が一定であれば、入力
画像に一様に帯域制限を行なうことにより高画質の映像
特殊効果を得ている。
発明が解決しようとする問題点
この場合に、例えば第８図のように入力映像信号を球に
張りつけたような画像変換を行なう場合場所により縮少
比が異なり、球の中心部分は視点に近いので拡大され、
外周に近い部分は遠いので縮少される。しかし上記従来
の映像特殊効果装置の縮少比演算方法では、入力映像信
号に一様に帯域制限フィルタが重畳されるので縮少率の
少ない部分は画像がボケでしまうか逆に、縮少率め小さ
い部分に帯域制限フィルタを合わせると、縮少率の高い
部分に折り返し歪が生じ画質が劣化するという欠点があ
った。本発明はこのような従来の問題を解決するもので
あり、変換画像の縮少比に応じて画素ごとに帯域制限フ
ィルタを制御出来る優れた映像特殊効果装置を提供する
ことを目的とするものである。
張りつけたような画像変換を行なう場合場所により縮少
比が異なり、球の中心部分は視点に近いので拡大され、
外周に近い部分は遠いので縮少される。しかし上記従来
の映像特殊効果装置の縮少比演算方法では、入力映像信
号に一様に帯域制限フィルタが重畳されるので縮少率の
少ない部分は画像がボケでしまうか逆に、縮少率め小さ
い部分に帯域制限フィルタを合わせると、縮少率の高い
部分に折り返し歪が生じ画質が劣化するという欠点があ
った。本発明はこのような従来の問題を解決するもので
あり、変換画像の縮少比に応じて画素ごとに帯域制限フ
ィルタを制御出来る優れた映像特殊効果装置を提供する
ことを目的とするものである。
問題点を解決するための手段
本発明は、上記目的を達成するために、入力画像を三角
板単位に分割し三角板ごとに座標変換することにより、
変換画像に対する入力映像の縮少比を、水平方向垂直方
向個別に演算し、入力画素単位に帯域制限フィルタを制
御するようにしたものである。
板単位に分割し三角板ごとに座標変換することにより、
変換画像に対する入力映像の縮少比を、水平方向垂直方
向個別に演算し、入力画素単位に帯域制限フィルタを制
御するようにしたものである。
作用
したがって、本発明によれば、入力画像を三角板に分割
し、おのおのの三角板ごとに縮少比を演算することによ
って入力画像に対して一様でなく、縮少比に応じた部分
部分具なる帯域制限を行なうことができるので、高画質
の映像特殊効果を得ることができるという効果を有する
。
し、おのおのの三角板ごとに縮少比を演算することによ
って入力画像に対して一様でなく、縮少比に応じた部分
部分具なる帯域制限を行なうことができるので、高画質
の映像特殊効果を得ることができるという効果を有する
。
実施例
第５図は本発明の一実施例の構成を示し、１はＡ／Ｄ変
換器、３は画像メモリ、４はＤ／Ａ変換器、８はＬＰＦ
、９は書込みアドレス発生回路、１０は縮少比テーブル
、１１は縮少比演算回路、１２はフィルタアドレス発生
回路、１３は変換アドレス演算回路、１４は三角板バッ
ファ、１５は穴埋め回路、Ｉ６は内換回路、１７はアド
レスメモリである。
換器、３は画像メモリ、４はＤ／Ａ変換器、８はＬＰＦ
、９は書込みアドレス発生回路、１０は縮少比テーブル
、１１は縮少比演算回路、１２はフィルタアドレス発生
回路、１３は変換アドレス演算回路、１４は三角板バッ
ファ、１５は穴埋め回路、Ｉ６は内換回路、１７はアド
レスメモリである。
次に上記構成の動作を説明する。入力画像は変換アドレ
ス演算回路１３により三角板に分割されて新画面上に座
標変換される。変換されたアドレスは、三角板の各頂点
ごとに三角板バッファ１４に記憶される。三角板バッフ
ァ■４から読出された三角板は、穴埋め回路１５により
内部の新画面の画素が演算され、演算された新画面上の
画素に一対一対応する入力画面のアドレスが内挿回路Ｉ
６により演算され、穴埋め回路１５により求められたア
ドレスのアドレスメモリ１７に書込まれる。座標変換さ
れた三角板は、水平方向、垂直方向に縮少率を縮少比演
算回路１１により演算され三角板ごとに縮少比テーブル
１０に書込まれる。入力画像は、フィルタアドレス発生
回路１２により発生されたアドレスで縮少比テーブル１
０を参照し、読出された縮少比によりＬＰＦ８で帯域制
限され画像メモリ３に書込まれる。書込まれた入力画像
は、前記アドレスメモリ１７を順番に読出し、読出され
たアドレスに従って画像メモリ３を読出すことにより画
像変換され、Ｄ／Ａ変換器４によりアナログ信号となっ
て出力される。
ス演算回路１３により三角板に分割されて新画面上に座
標変換される。変換されたアドレスは、三角板の各頂点
ごとに三角板バッファ１４に記憶される。三角板バッフ
ァ■４から読出された三角板は、穴埋め回路１５により
内部の新画面の画素が演算され、演算された新画面上の
画素に一対一対応する入力画面のアドレスが内挿回路Ｉ
６により演算され、穴埋め回路１５により求められたア
ドレスのアドレスメモリ１７に書込まれる。座標変換さ
れた三角板は、水平方向、垂直方向に縮少率を縮少比演
算回路１１により演算され三角板ごとに縮少比テーブル
１０に書込まれる。入力画像は、フィルタアドレス発生
回路１２により発生されたアドレスで縮少比テーブル１
０を参照し、読出された縮少比によりＬＰＦ８で帯域制
限され画像メモリ３に書込まれる。書込まれた入力画像
は、前記アドレスメモリ１７を順番に読出し、読出され
たアドレスに従って画像メモリ３を読出すことにより画
像変換され、Ｄ／Ａ変換器４によりアナログ信号となっ
て出力される。
次に上記実施例の動作の詳細について説明する。ディジ
タル化された入力画像は、例えば水平方向７６８画素、
垂直方向４８０画素とすると、変換アドレス演算回路Ｉ
３により、例えば第２図のように一辺が１６画素の三角
板に分割される。分割された入力画像は、任意の三次元
物体、例えば第２図では球に張りつけられ、回転、移動
などの座標交換を施され、透視変換され新画面上に画像
変換される。穴埋め回路１５は、変換された三角板の三
項点から、三角板内部の新画面画素アドレスをすべて求
める。内挿回路６は、求められた新画面画素アドレスに
一対一に対応する入力画像のアドレスを演算する。演算
された原画像アドレス値は、穴埋め回路１５により求め
られた三角板内のアドレスで、アドレスメモリ１７に書
込まれる。折り返し歪を防ぐために挿入されているＬＰ
Ｆ８に供給する画像の縮少率は、座標変換された三角板
ごとに縮少比演算回路１１により、入力画像が水平方向
にどの程度縮少されたかという水平方向縮少比、同じよ
うに垂直方向縮少比と個別に演算される。第３図で三角
板に分割された入力画像三角形ＰＱＲ〈以下△ＰＱＲと
する）が、変換アドレス演算回路１３により新画面上に
△Ｐ’Ｑ’Ｒ’として変換されたとすると、線分Ｐ’Ｒ
’の中点をｊ （Ｘ ＠ ｒ Ｖ ＠ ）となる。△Ｐ
’Ｑ’ ｔの面積をＳｐ’Ｑ’ｔとすると、外槽演算に
より、 となる。△Ｐ’Ｑ’ ｔの底辺を線分Ｐ’ｔとすると、
入力画像△ＰＱＲに対する新画像△Ｐ’Ｑ’Ｒ’の水平
方向の縮少比率ｔｅ’を、△Ｐ’Ｑ’Ｒ’の高さと等化
と仮定すると、Ｓ ｐ’ｑ’ｔを底辺ｌ■ｌで割ると、 となる。このようにして求められた縮少比ＸＣ％ＶＣは
分割された三角板ごとに縮少比テーブル１０に書込まれ
る。ここで、入力画像は、書込みアドレス発生回路９に
より画面の左ヒから順に右下に向か９って画素ごとに画
像メモリ３に書込まれる。
タル化された入力画像は、例えば水平方向７６８画素、
垂直方向４８０画素とすると、変換アドレス演算回路Ｉ
３により、例えば第２図のように一辺が１６画素の三角
板に分割される。分割された入力画像は、任意の三次元
物体、例えば第２図では球に張りつけられ、回転、移動
などの座標交換を施され、透視変換され新画面上に画像
変換される。穴埋め回路１５は、変換された三角板の三
項点から、三角板内部の新画面画素アドレスをすべて求
める。内挿回路６は、求められた新画面画素アドレスに
一対一に対応する入力画像のアドレスを演算する。演算
された原画像アドレス値は、穴埋め回路１５により求め
られた三角板内のアドレスで、アドレスメモリ１７に書
込まれる。折り返し歪を防ぐために挿入されているＬＰ
Ｆ８に供給する画像の縮少率は、座標変換された三角板
ごとに縮少比演算回路１１により、入力画像が水平方向
にどの程度縮少されたかという水平方向縮少比、同じよ
うに垂直方向縮少比と個別に演算される。第３図で三角
板に分割された入力画像三角形ＰＱＲ〈以下△ＰＱＲと
する）が、変換アドレス演算回路１３により新画面上に
△Ｐ’Ｑ’Ｒ’として変換されたとすると、線分Ｐ’Ｒ
’の中点をｊ （Ｘ ＠ ｒ Ｖ ＠ ）となる。△Ｐ
’Ｑ’ ｔの面積をＳｐ’Ｑ’ｔとすると、外槽演算に
より、 となる。△Ｐ’Ｑ’ ｔの底辺を線分Ｐ’ｔとすると、
入力画像△ＰＱＲに対する新画像△Ｐ’Ｑ’Ｒ’の水平
方向の縮少比率ｔｅ’を、△Ｐ’Ｑ’Ｒ’の高さと等化
と仮定すると、Ｓ ｐ’ｑ’ｔを底辺ｌ■ｌで割ると、 となる。このようにして求められた縮少比ＸＣ％ＶＣは
分割された三角板ごとに縮少比テーブル１０に書込まれ
る。ここで、入力画像は、書込みアドレス発生回路９に
より画面の左ヒから順に右下に向か９って画素ごとに画
像メモリ３に書込まれる。
そのため、フィルタアドレス変換回路には、第４図（ａ
）のように三角板単位で書込まれている縮少比テーブル
と、第４図（ｂ）のように画素単位で書込まれてゆく入
力画像とを第４図（Ｃ）のように書込みアドレスをＲＯ
Ｍ１８で変換し時間的に同期させることにより、画素単
位に異なる縮少比をＬＰＦ８に供給する。ＬＰＦ８は、
入力映像信号を縮少比に応じて画素ごとに帯域制限し画
像メモリ３に書込む。書込まれた入力画像は、アドレス
メモ１月７を順番に読むことによって、得られた読出し
アドレスによって画像メモリ３から読出され、Ｄ 、／
Ａ変換器４によりアナログ信号となり出力される。
）のように三角板単位で書込まれている縮少比テーブル
と、第４図（ｂ）のように画素単位で書込まれてゆく入
力画像とを第４図（Ｃ）のように書込みアドレスをＲＯ
Ｍ１８で変換し時間的に同期させることにより、画素単
位に異なる縮少比をＬＰＦ８に供給する。ＬＰＦ８は、
入力映像信号を縮少比に応じて画素ごとに帯域制限し画
像メモリ３に書込む。書込まれた入力画像は、アドレス
メモ１月７を順番に読むことによって、得られた読出し
アドレスによって画像メモリ３から読出され、Ｄ 、／
Ａ変換器４によりアナログ信号となり出力される。
なお、縮少比演算回路１１、縮少比テーブル１０等で縮
少比演算手段を、またフィルタアドレス発生回路１２、
Ｒ，０Ｍ１８等でフィルタアドレス発生手段を、さらに
変換アドレス演算回路１３、三角板バッファ１４、穴埋
め回路１５、内挿回路１６等により変換アドレス演算手
段をそれぞれ構成するものとする。
少比演算手段を、またフィルタアドレス発生回路１２、
Ｒ，０Ｍ１８等でフィルタアドレス発生手段を、さらに
変換アドレス演算回路１３、三角板バッファ１４、穴埋
め回路１５、内挿回路１６等により変換アドレス演算手
段をそれぞれ構成するものとする。
発明の効果
本発明によれば上記実施例から明らかなように、入力画
像信号を変換アドレス演算回路により三角板に分割し、
縮少比演算回路で、三角板ごとに水平方向、垂直方向の
縮少比を求め、フィルタアドレス発生回路が画素弔位に
縮少比を変化させるため、入力画素単位に帯域を制限す
ることができ、折り返し歪の少ない高画質な映像特殊効
果を得ることができるという効果を有する。
像信号を変換アドレス演算回路により三角板に分割し、
縮少比演算回路で、三角板ごとに水平方向、垂直方向の
縮少比を求め、フィルタアドレス発生回路が画素弔位に
縮少比を変化させるため、入力画素単位に帯域を制限す
ることができ、折り返し歪の少ない高画質な映像特殊効
果を得ることができるという効果を有する。
第１図は本発明の一実施例における画像特殊効果装五の
ブロック図、第２図は同装置の原理を説明するだめの図
、第３図は縮少比を定義した図、第４図（ａ）〜（Ｃ）
はフィルタアドレスの発生を説明するだめの図で、（ａ
）は縮少比テーブルの一部を示す図、（ｂ）は入力映像
信号と画素の関係を示す図、（Ｃ）は要部ブロック図、
第５図は従来の特殊効果装置のブロック図、第６図は入
力画像を示す図、第７図は縮少された入力画像を示す図
、第８図は入力映像信号を球に張り１４けた図である。 １・・・・・・Ａ／Ｄ交換器、３・・・・・・画像メモ
リ、４・・・・・・Ｄ／Ａ変換器、８・・・・・・ＬＰ
Ｆ、９・・・・・・書込みアドレス発生回路、１０・・
・・・・縮少比テーブル、１１・・・・・・縮少比演算
回路、１２・・・・・・フィルタアドレス発生回路、１
３・・・・・・変換アドレス演算回路、１４・・・・・
・三角板バッファ、１５・・・・・・穴埋め回路、１６
・・・・・・内挿回路、１７・・・・・・アドレスメモ
リ。 代理人の氏名 弁理士 中尾敏男ほか１名譬 濠 ゞ Ｗ−１１）− 田 第３図 （α）（−／Ａ） （Ｃ）
ブロック図、第２図は同装置の原理を説明するだめの図
、第３図は縮少比を定義した図、第４図（ａ）〜（Ｃ）
はフィルタアドレスの発生を説明するだめの図で、（ａ
）は縮少比テーブルの一部を示す図、（ｂ）は入力映像
信号と画素の関係を示す図、（Ｃ）は要部ブロック図、
第５図は従来の特殊効果装置のブロック図、第６図は入
力画像を示す図、第７図は縮少された入力画像を示す図
、第８図は入力映像信号を球に張り１４けた図である。 １・・・・・・Ａ／Ｄ交換器、３・・・・・・画像メモ
リ、４・・・・・・Ｄ／Ａ変換器、８・・・・・・ＬＰ
Ｆ、９・・・・・・書込みアドレス発生回路、１０・・
・・・・縮少比テーブル、１１・・・・・・縮少比演算
回路、１２・・・・・・フィルタアドレス発生回路、１
３・・・・・・変換アドレス演算回路、１４・・・・・
・三角板バッファ、１５・・・・・・穴埋め回路、１６
・・・・・・内挿回路、１７・・・・・・アドレスメモ
リ。 代理人の氏名 弁理士 中尾敏男ほか１名譬 濠 ゞ Ｗ−１１）− 田 第３図 （α）（−／Ａ） （Ｃ）
Claims (1)
- 入力画像を、縮少比に応じて画素ごとに帯域制限を行な
う適応形ローパスフィルタを施した後画像メモリに書込
み、それを読出して画像信号を得るに際して、前記画像
メモリに入力画像を順番に書込む書込みアドレス発生回
路と、入力画面を三角板に分割し、変換画面上の画素ア
ドレスを演算する変換アドレス演算装置と、変換された
三角板の各頂点の座標を記憶する三角板バッファと、三
角板内に存在する変換画面上の画素を求める穴埋め回路
と、三角板内に存在する変換画面上の画素と１対１対応
する入力画面上の画素アドレスを演算する内挿回路と、
演算された画素アドレスを記憶するアドレスメモリと、
変換された三角板の縮少率に応じて縮少比を求める縮少
比演算回路と、求めた縮少比を記憶する縮少比テーブル
と、縮少比テーブルを制御するフィルタアドレス発生回
路とを備えた画像特殊効果装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223029A JPS6282778A (ja) | 1985-10-07 | 1985-10-07 | 画像特殊効果装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223029A JPS6282778A (ja) | 1985-10-07 | 1985-10-07 | 画像特殊効果装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6282778A true JPS6282778A (ja) | 1987-04-16 |
| JPH0516784B2 JPH0516784B2 (ja) | 1993-03-05 |
Family
ID=16791725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60223029A Granted JPS6282778A (ja) | 1985-10-07 | 1985-10-07 | 画像特殊効果装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6282778A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63208984A (ja) * | 1987-02-25 | 1988-08-30 | Sony Corp | 画像変換方法 |
| JPH06181537A (ja) * | 1992-12-14 | 1994-06-28 | Nec Corp | テレビジョン映像信号特殊効果装置用帯域制限フィルタ装置 |
-
1985
- 1985-10-07 JP JP60223029A patent/JPS6282778A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63208984A (ja) * | 1987-02-25 | 1988-08-30 | Sony Corp | 画像変換方法 |
| JPH06181537A (ja) * | 1992-12-14 | 1994-06-28 | Nec Corp | テレビジョン映像信号特殊効果装置用帯域制限フィルタ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0516784B2 (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2550530B2 (ja) | ビデオ信号処理方法 | |
| JP3190762B2 (ja) | デジタルビデオ特殊効果装置 | |
| US4682217A (en) | Video signal processing | |
| Her et al. | Resampling on a pseudohexagonal grid | |
| US5263135A (en) | Image processing apparatus | |
| JP2007013874A (ja) | 画像特殊効果装置，グラフィックスプロセッサ，プログラム及び記録媒体 | |
| US5774125A (en) | Texture mapping method in which 3-D image data is transformed into 2-D data and mapped onto a surface of an object for display | |
| JPS6282778A (ja) | 画像特殊効果装置 | |
| JPS613194A (ja) | 画像表示装置 | |
| JP2000182069A (ja) | 画像処理装置およびその方法 | |
| JPS6150318B2 (ja) | ||
| GB2174861A (en) | Video signal special effects generator | |
| JPH04500747A (ja) | デジタル映像効果の形成ならびにそれに関連する改良 | |
| CN100354896C (zh) | 图像转换设备、图像转换电路及图像转换方法 | |
| JP3644146B2 (ja) | 画像の２次元空間変換方法及び装置 | |
| JP2970607B2 (ja) | ワイプパターン発生装置 | |
| JP2973978B2 (ja) | ワイプパターン発生装置 | |
| JP2712278B2 (ja) | ワイプパターン発生装置 | |
| JP2674074B2 (ja) | 画像特殊効果装置 | |
| JP2998689B2 (ja) | 画像データのマッピング方法 | |
| JPH0440176A (ja) | テレビジョン特殊効果装置 | |
| JPH04351078A (ja) | 特殊効果発生回路 | |
| JP2007249791A (ja) | 画像処理装置および画像処理方法、並びにプログラム | |
| JP2712303B2 (ja) | ワイプパターン発生装置 | |
| JPS6046673A (ja) | 画像信号変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |