JPH05174103A - Automatic wiring device for printed circuit board designing cad - Google Patents
Automatic wiring device for printed circuit board designing cadInfo
- Publication number
- JPH05174103A JPH05174103A JP3338472A JP33847291A JPH05174103A JP H05174103 A JPH05174103 A JP H05174103A JP 3338472 A JP3338472 A JP 3338472A JP 33847291 A JP33847291 A JP 33847291A JP H05174103 A JPH05174103 A JP H05174103A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- route
- conflict
- unit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はプリント基板設計CAD
の自動配線装置に関し、特に既配線又は部品と競合して
いる場合に、その競合を解決する機能を有するプリント
基板設計CADの自動配線装置に関する。FIELD OF THE INVENTION The present invention is a CAD for printed circuit board design.
In particular, the present invention relates to an automatic wiring device for a printed circuit board design CAD having a function of solving the conflict when there is a conflict with existing wiring or components.
【0002】[0002]
【従来の技術】表面実装部品を搭載したプリント配線基
板において、表面実装部品の端子ピッチは、現在50ミ
ルが普通になってきており、更に40ミル或いは25ミ
ルになろうとしている。もはや複雑な表面実装基板を設
計するのに従来の手法では実施するのが困難になってお
り、CADがなくては設計は難しい。プリント基板設計
CADはこの表面実装部品搭載のプリント基板設計には
欠かせないものとなっている。2. Description of the Related Art In a printed wiring board on which surface mount components are mounted, the terminal pitch of the surface mount components is now usually 50 mils, and is about to be 40 mils or 25 mils. It is difficult to design a complicated surface mount board by the conventional method, and it is difficult to design without CAD. The printed circuit board design CAD is indispensable for designing a printed circuit board on which surface mount components are mounted.
【0003】このプリント基板上の配線はプリント基板
設計CADシステムの自動配線機能を担当する自動配線
装置によって行われる。この装置において、従来の自動
配線プログラムは、配線パタンのクリアランス違反、即
ち、新しく配線しようとする経路が既に配線を決定して
いる経路の接近が許容されたクリアランス以内に入り込
む違反を起こした時に、これを解決する手法(以下、競
合解決手法という)として、押し退け機能を備えてい
る。この機能はあるピンペア(配線しようとする2個の
ピンの組)間を配線しようとした時、先に配線した既配
線が障害となって配線できない場合に、既配線を押し退
けて競合を解決する機能である。Wiring on the printed circuit board is performed by an automatic wiring device in charge of the automatic wiring function of the printed circuit board design CAD system. In this device, the conventional automatic wiring program causes a clearance violation of the wiring pattern, that is, when the route to be newly routed violates the route that has already decided the wiring within the clearance allowed. As a method for solving this (hereinafter, referred to as a conflict resolution method), a push-back function is provided. This function solves the conflict by pushing out the existing wire when trying to wire between a certain pin pair (a set of two pins to be wired) and the existing wire that was previously wired becomes an obstacle and cannot be wired. It is a function.
【0004】従来の競合解決手法の例を図11に示す。
図において、A,B及びC,Dはピンペアで、C,Dを
結ぶ既に配線された経路をQ経路1とし、A,Bを結ぶ
新たに配線する経路をP経路2とする。FIG. 11 shows an example of a conventional conflict resolution method.
In the figure, A, B and C, D are pin pairs, and the already routed route connecting C and D is Q route 1 and the newly routed route connecting A and B is P route 2.
【0005】配線の手順は次に示す通りである。 ピンペアA,Bを結ぶ配線をしようとした場合、まず
既配線とのクリアランスエラーを考慮しないで配線を行
う(P経路)。 P経路2に対してクリアランスエラーチェックを行
う。Q経路1とアース面3の間にクリアランスがなく、
P経路2とQ経路1とは競合していることが分かる
((イ)図)。 Q経路1上のエラーを起こしている箇所の配線を途中
で切断し、競合を解決するように押し退けて新経路4に
より配線する((ロ)図)。The wiring procedure is as follows. When an attempt is made to connect the pin pairs A and B to each other, the wiring is first performed without considering the clearance error with the existing wiring (P route). A clearance error check is performed on P route 2. There is no clearance between the Q path 1 and the ground plane 3,
It can be seen that the P route 2 and the Q route 1 compete with each other (Fig. (A)). The wiring on the Q path 1 where the error occurs is cut off midway, pushed away to solve the conflict, and wired by the new path 4 ((b)).
【0006】[0006]
【発明が解決しようとする課題】ところでこの従来の方
法では、配線パタンの競合を解決する場合、以下に示す
ような問題があった。 競合解決手法が押し退け手法に限られているため、押
し退けに失敗した場合、即ち押し退ける余裕がない場合
は、ピンペアが未結線のまま残る。 Q経路1を押し退ける場合、図11に示すように、配
線を途中で切断して退避させるため、折れ点が増加す
る。 上記のようにQ経路1の配線を途中で切断するため、
配線長が増加する場合がある。 既配線を押し退ける余地がない場合にも、裏面のよう
な他の層に移動して競合を解決する方法を取ることがで
きない。 P経路2又はQ経路1にジャンパを発生させて競合を
解決する方法によることができない。By the way, this conventional method has the following problems in solving the conflict of the wiring patterns. Since the conflict resolution method is limited to the push-back method, if the push-back fails, that is, if there is no room to push-back, the pin pair remains unconnected. When the Q path 1 is pushed back, as shown in FIG. 11, since the wiring is cut off midway and retracted, the number of break points increases. Since the wiring of Q path 1 is cut in the middle as described above,
The wiring length may increase. Even if there is no room to push the existing wiring away, it is not possible to move to another layer such as the back side to solve the conflict. This cannot be done by generating a jumper on P path 2 or Q path 1 to solve the conflict.
【0007】以上のことから競合が解決される割合が少
ないのと、冗長な配線をしなければならないという問題
点がある。本発明は上記の点に鑑みてなされたもで、そ
の目的は、新たに配線した線が既に存在している配線も
しくは部品と競合している場合に、無駄な折れ点や冗長
な配線を生ぜず、又、場合に応じて有効な方法により配
線を行うプリント基板設計CADの自動配線装置を実現
することである。From the above, there are problems that the rate of conflict resolution is low and that redundant wiring is required. The present invention has been made in view of the above points, and an object thereof is to produce useless break points and redundant wiring when a newly wired line conflicts with existing wiring or parts. No, and it is to realize an automatic wiring device of CAD for printed circuit board design which performs wiring by an effective method depending on the case.
【0008】[0008]
【課題を解決するための手段】前記の課題を解決する本
発明は、プリント基板上の2点間の最適な配線経路を見
付けるプリント基板設計CADの自動配線装置におい
て、配線を行うべきピンペアの配線経路を探索して配線
経路を見付け出す配線探索部と、該配線探索部が見付け
出した配線経路に競合を発生しないかチェックしてその
有無の情報を出力するデザインルールチェック部と、競
合があればその情報に基づき既配線を同一面又は他層に
押し退け処理を行って競合を防止し、押し退け処理で解
決できない場合にジャンパの発生,飛び越し処理又は反
射処理等の何れかを選択して競合を解決する競合解決部
と、前記ピンペアの位置情報をデータベースから読み出
して前記配線探索部に供給し、見付け出された配線経路
のデータを前記デザインルールチェック部に送り込み、
該デザインルールチェック部でチェックの結果競合が発
生していればそのデータを競合解決部に供給する制御部
とで構成されることを特徴とするものである。SUMMARY OF THE INVENTION The present invention which solves the above-mentioned problems is to provide a wiring for a pin pair to be wired in an automatic wiring device for printed circuit board design CAD for finding an optimum wiring route between two points on the printed circuit board. There is a conflict between a wiring search unit that searches for a route and finds a wiring route, and a design rule check unit that checks whether a conflict occurs in the wiring route found by the wiring search unit and outputs information about the presence or absence of the conflict. For example, based on that information, the existing wiring is pushed to the same surface or another layer to prevent the conflict, and if the push-dispelling process cannot solve the problem, select either jumper generation, jumping treatment, or reflection treatment to select the conflict. The conflict resolution unit to be resolved and position information of the pin pair are read from the database and supplied to the wiring search unit, and the data of the found wiring route is used in the design. Fed to the emissions rule check unit,
If a conflict occurs as a result of the check in the design rule check unit, the design rule check unit is configured to supply the data to the conflict resolution unit.
【0009】[0009]
【作用】制御部はデータベース12に格納されているピ
ンペアを読み出し配線探索部にピンペアの位置情報と探
索指令を出力する。配線探索部は配線経路を見付け、制
御部を経てデザインルールチェック部に当該配線経路の
データを送る。デザインルールチェック部はクリアラン
スエラーが発生しているかどうかのチェックを行い、発
生している場合にはその情報を制御部を経て競合解決部
に送る。競合解決部は制御部の競合解決指令により同一
面内の押し退け法、他層を用いた押し退け法、ジャンパ
発生法、飛び越し法又は反射法等の適合する方法により
競合を解決する。The controller reads the pin pair stored in the database 12 and outputs the pin pair position information and the search command to the wiring search unit. The wiring search unit finds a wiring route and sends the data of the wiring route to the design rule check unit via the control unit. The design rule check unit checks whether or not a clearance error has occurred, and if so, sends the information to the conflict resolution unit via the control unit. The conflict resolution unit resolves a conflict by a conflict resolution command from the control unit by a suitable method such as a push-back method in the same plane, a push-back method using another layer, a jumper generation method, a jump method, or a reflection method.
【0010】[0010]
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図1は本発明の一実施例の装置のブロック
図である。図において、11はデータベース12を内蔵
し、自動配線装置13をサポートしている記憶装置であ
る。Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 is a block diagram of an apparatus according to an embodiment of the present invention. In the figure, 11 is a storage device which has a database 12 built therein and supports an automatic wiring device 13.
【0011】14はデータベース12に格納されている
配線すべきピンペアを読み出し、当該ピンペアに対する
配線経路を探索するための探索指令を出力する制御部、
15は制御部14の探索指令に基づき、与えられたピン
ペアの配線経路を見付ける配線探索部である。形成され
た配線経路は制御部14を経てデータベース12に格納
されると共にデザインルールチェック部16に入力され
る。A control unit 14 reads a pin pair to be wired, which is stored in the database 12, and outputs a search command for searching a wiring route for the pin pair.
Reference numeral 15 is a wiring search unit for finding a wiring route of a given pin pair based on a search command from the control unit 14. The formed wiring path is stored in the database 12 via the control unit 14 and input to the design rule check unit 16.
【0012】デザインルールチェック部16は入力され
た配線探索部15の配線結果に対してクリアランスエラ
ーが発生しているか否かをチェックする。17はデザイ
ンルールチェック部16で配線エラーが見付かった場合
に、制御部14から競合解決指令を受けて、複数の競合
解決手法により配線パタンの競合解決を行う競合解決部
である。自動配線装置13は制御部14,配線探索部1
5,デザインルールチェック部16及び競合解決部17
で構成されている。The design rule check unit 16 checks whether or not a clearance error has occurred in the input wiring result of the wiring search unit 15. Reference numeral 17 is a conflict resolution unit that receives a conflict resolution command from the control unit 14 and resolves the conflicts of the wiring patterns by a plurality of conflict resolution methods when the design rule check unit 16 finds a wiring error. The automatic wiring device 13 includes a control unit 14 and a wiring search unit 1.
5, design rule check unit 16 and conflict resolution unit 17
It is composed of.
【0013】データベース12には、前記の配線すべき
ピンペアの他、既配線データ,クリアランス値,部品デ
ータ等の競合しない配線経路を見付けるために必要なデ
ータが格納されている。競合解決部17で競合が解決さ
れた場合は、新しい配線経路がデータベース12に書き
込まれる。解決に失敗した場合は、更新されない。In addition to the above-described pin pairs to be wired, the database 12 stores data necessary for finding a wiring route such as existing wiring data, clearance value, and component data that do not conflict. When the conflict is resolved by the conflict resolution unit 17, the new wiring route is written in the database 12. It is not updated if resolution fails.
【0014】次に、上記のような構成された装置の動作
を説明する。自動配線装置13が自動配線を行う場合、
制御部14は記憶装置11中のデータベース12に格納
されている配線すべきピンペアを読み出し、配線探索部
15にピンペアの情報と共に探索指令を出力する。ピン
ペアの情報というのは通常2点の座標である。Next, the operation of the apparatus configured as described above will be described. When the automatic wiring device 13 performs automatic wiring,
The control unit 14 reads the pin pair to be wired, which is stored in the database 12 in the storage device 11, and outputs the search command together with the pin pair information to the wiring searching unit 15. The pin pair information is usually coordinates of two points.
【0015】配線探索部15はピンペアの位置からそれ
らを結ぶ配線経路を見付ける。この配線経路のデータは
制御部14に送られ、制御部14はデータベース12に
送って格納させると共に、デザインルールチェック部1
6に送って競合の有無のチェックをさせる。The wiring search unit 15 finds a wiring path connecting them from the position of the pin pair. The data of the wiring route is sent to the control unit 14, and the control unit 14 sends the data to the database 12 to be stored therein, and at the same time, the design rule check unit 1
Send to 6 to check for conflict.
【0016】デザインルールチェック部16は配線探索
部15で見付けられた配線経路にクリアランスエラーが
あるか否かのチェックを行う。エラーがなければ、制御
部14はその旨を承知してデータベース12に格納した
配線経路を変更せず、次のピンペアを読み出して自動配
線処理を続行する。The design rule checking unit 16 checks whether or not there is a clearance error in the wiring route found by the wiring searching unit 15. If there is no error, the control unit 14 recognizes that fact and does not change the wiring route stored in the database 12 and reads the next pin pair and continues the automatic wiring process.
【0017】クリアランスエラーが発生していた場合、
制御部14はその情報を受けて競合解決部17に競合解
決指令を送る。競合解決部17は配線結果と競合解決指
令を受けて、データベース12から近傍のピンペアの配
線結果を読み出し、以下に示す競合解決手段の何れかを
選択して解決策を作る。If a clearance error has occurred,
Upon receiving the information, the control unit 14 sends a conflict resolution command to the conflict resolution unit 17. The conflict resolution unit 17 receives the wiring result and the conflict resolution command, reads the wiring results of the neighboring pin pairs from the database 12, and selects any of the following conflict resolution means to create a solution.
【0018】図2〜図9は競合解決部17の行う競合解
決法の説明図である。図において図11と同一の部分に
は同一の符号を付してある。図2〜図6はそれぞれ異な
る方法による押し退け法を示す図である。図2はQ経路
1とP経路2とがr部分で競合しており、r部分に限定
せずQ経路1のP経路2に平行な部分を経路のライン分
割をしないで同一面内で移動させて、新経路4を選ぶ方
法で、この方法では折れ点の数の変化がなくてすむ。2 to 9 are explanatory views of a conflict resolution method performed by the conflict resolution unit 17. In the figure, the same parts as those in FIG. 11 are designated by the same reference numerals. 2 to 6 are views showing push-away methods by different methods. In FIG. 2, the Q route 1 and the P route 2 compete with each other in the r portion, and the portion parallel to the P route 2 of the Q route 1 is not limited to the r portion and is moved in the same plane without dividing the route into lines. Then, the new route 4 is selected, and this method does not require any change in the number of break points.
【0019】図3は図2と同様な競合を起こしている場
合で、障害があるために図2の例のように平行移動させ
ることができない場合に、ラインを必要最小限に分割し
て同一面内で移動させる例である。この場合、折れ点の
数を少なくすることができる。FIG. 3 shows a case where the same competition as in FIG. 2 occurs, and when parallel movement cannot be performed as in the example of FIG. 2 due to an obstacle, the line is divided into the minimum necessary and the same. This is an example of moving in a plane. In this case, the number of break points can be reduced.
【0020】図4は障害を起こしているQ経路1を同一
面内で移動させることが、例えばアース面3の存在によ
りできない場合の例で、Q経路1である図形全体を他の
層(裏面)に移動して新経路4とする。この場合、C,
Dをスルーホールとして裏面と表面とを接続させる。こ
のように他層を使用することができて、折れ点や経路長
等を変化させないで競合を解決することができる。FIG. 4 shows an example in which it is impossible to move the faulty Q path 1 in the same plane, for example, due to the existence of the ground plane 3, and the entire figure which is the Q path 1 is in another layer (back surface). ) And move to Route 4. In this case, C,
The back surface and the front surface are connected by using D as a through hole. In this way, the other layer can be used, and the conflict can be resolved without changing the break point or the path length.
【0021】図5は図4と同様な場合で、Q経路1中、
競合している該当図形のみを他層に移動させる。この場
合、スルーホールEとスルーホールFを設けて行う。図
6は図4,図5と同様な場合で、ラインを分割してGH
区間を他層に移動させる。この場合、GとHをスルーホ
ールにする。FIG. 5 shows the same case as in FIG.
Only the corresponding figures in conflict are moved to another layer. In this case, the through hole E and the through hole F are provided. FIG. 6 is the same case as FIG. 4 and FIG.
Move the section to another layer. In this case, G and H are through holes.
【0022】図7はQ経路1と新たに配線するP経路2
とが直交する場合である。この場合は押し退けによる競
合の解決はできないので直交部分のQ経路1の部分にジ
ャンパ21を発生して競合を解決する。FIG. 7 shows a Q route 1 and a P route 2 newly wired.
And are orthogonal. In this case, the conflict cannot be resolved by being pushed away, so a jumper 21 is generated in the Q path 1 portion of the orthogonal portion to resolve the conflict.
【0023】図8は部品22の端子とrの範囲で競合し
ている場合である。この場合は部品22を退避させるこ
とはできないので、P経路2を部品22の端子を飛び越
えて、変更経路23を通過させる飛び越し配線を行う。FIG. 8 shows a case where the terminals of the component 22 compete with each other in the range of r. In this case, the component 22 cannot be evacuated, and therefore interlaced wiring for jumping over the P route 2 over the terminal of the component 22 and passing through the change route 23 is performed.
【0024】図9はアース面3とP経路2が競合する場
合で、アース面3を動かすことができないので、現在配
線したP経路2をアース面3の逆方向に押し退け配線を
行う。押し退け方向が競合相手の逆方向なので、反射と
呼ぶ。FIG. 9 shows a case where the ground plane 3 and the P path 2 compete with each other. Since the ground plane 3 cannot be moved, the currently routed P path 2 is pushed in the opposite direction of the ground plane 3 and wiring is performed. It is called reflex because the direction of pushing away is the opposite direction of the competitor.
【0025】これを纏めると、図2〜図7はQ経路1を
修正して競合を解決する方法であり、図8〜図9は現在
配線したP経路2自身を修正して競合を解決する方法で
ある。In summary, FIGS. 2 to 7 show a method of resolving the conflict by correcting the Q route 1, and FIGS. 8 to 9 show resolving the conflict by correcting the P route 2 itself which is currently wired. Is the way.
【0026】図2はクリアランスエラー解決のための実
施例の装置の動作のフローチャートである。このフロー
チャートを用いてP経路の存在する間における動作の説
明をする。FIG. 2 is a flow chart of the operation of the apparatus of the embodiment for solving the clearance error. The operation during the existence of the P route will be described using this flowchart.
【0027】ステップ1 デザインルールチェック部16は制御部14から送られ
てきた配線経路が既配線経路とクリアランスエラーを起
こしているかチェックする。起こしていなければステッ
プ2に進む。起こしていればステップ3に進む。Step 1 The design rule check unit 16 checks whether or not the wiring route sent from the control unit 14 causes a clearance error with the existing wiring route. If not, go to step 2. If so, go to step 3.
【0028】ステップ2 デザインルールチェック部16はクリアランスエラーが
無い旨を制御部14に送る。制御部14は次のピンペア
をデータベース12から読み出し、配線探索部15に配
線経路を形成させ、ステップ1に戻る。Step 2 The design rule check unit 16 sends the fact that there is no clearance error to the control unit 14. The control unit 14 reads the next pin pair from the database 12, causes the wiring searching unit 15 to form a wiring route, and returns to step 1.
【0029】ステップ3 クリアランスエラーを起こしている部分をr部分とす
る。 ステップ4 競合解決部17ではQ経路1を分割しないで同一面で移
動できたかチェックする。できていればステップ5に進
む。できていなければステップ8に進む。Step 3 Let the portion in which a clearance error has occurred be the r portion. Step 4 The conflict resolution unit 17 checks whether the Q route 1 can be moved on the same plane without being divided. If so, go to step 5. If not, go to step 8.
【0030】ステップ5 押し退けたQ経路1をP経路2とみなして置き換え、新
経路4である新しいP経路に関して近傍の配線の1つと
クリアランスエラーを発生しないか、ステップ1に戻っ
てクリアランスチェックを行う。Step 5 The rejected Q path 1 is regarded as the P path 2 and replaced, and a clearance error is generated with one of the wirings in the vicinity of the new P path which is the new path 4, or the clearance check is performed by returning to step 1. ..
【0031】ステップ6 ステップ5において行った新経路4のクリアランスチェ
ックの結果、競合解決が成功していればステップ7に進
む。していなければ、ステップ8に進む。Step 6 If the result of the clearance check of the new route 4 performed in step 5 is that the conflict resolution is successful, the process proceeds to step 7. If not, go to step 8.
【0032】ステップ7 P経路2とみなした新経路4に他の近傍の配線があれ
ば、ステップ5に戻る。 ステップ8 Q経路1のラインを分割して、r部分のみを同一面内で
移動させて、クリアランスエラーを解決することができ
たかチェックする。できていればステップ9に進む。で
きていなければ、ステップ12に進む。Step 7: If there is another wiring in the vicinity of the new path 4 regarded as the P path 2, the process returns to step 5. Step 8 The line of the Q path 1 is divided and only the r part is moved in the same plane to check whether the clearance error can be solved. If so, go to step 9. If not, go to step 12.
【0033】ステップ9 移動させたr部分による新経路4をP経路とみなして置
き換え、新しいP経路に関して、近傍の配線の1つにク
リアランスエラーが発生しないかステップ1に戻ってチ
ェックする。Step 9 The new route 4 due to the moved r portion is regarded as a P route and replaced, and with respect to the new P route, return to step 1 to check whether a clearance error occurs in one of the wirings in the vicinity.
【0034】ステップ10 新経路4のチェックの結果成功していればステップ11
に進む。成功していなければ、ステップ12に進む。Step 10 If the result of checking the new route 4 is successful, Step 11
Proceed to. If not successful, go to step 12.
【0035】ステップ11 P経路2とみなした新経路4に他の近傍の配線があれば
ステップ9に戻る。 ステップ12 Q経路1全体を他の層に移動できたかチェックする。で
きていればステップ13に進む。できなければステップ
16に進む。Step 11: If there is another wiring in the vicinity of the new route 4 regarded as the P route 2, the process returns to step 9. Step 12 Check whether the entire Q route 1 can be moved to another layer. If so, go to step 13. If not, proceed to step 16.
【0036】ステップ13 移動させたQ経路1による新経路4をP経路2とみなし
て置き換え、新しいP経路に関して、近傍の配線の1つ
とクリアランスエラーが発生しないかステップ1に戻っ
てクリアランスチェックを行う。Step 13 The moved new route 4 by Q route 1 is regarded as P route 2 and replaced, and the new P route is checked for clearance with one of the nearby wirings to see if a clearance error occurs and the clearance is checked. ..
【0037】ステップ14 ステップ13において行った新経路4のクリアランスチ
ェックの結果、競合解決が成功していればステップ15
に進む。していなければ、ステップ18に進む。Step 14 If the result of the clearance check of the new route 4 performed in step 13 is that the conflict resolution is successful, step 15
Proceed to. If not, go to step 18.
【0038】ステップ15 新経路4に他の近傍の配線があればステップ13に戻
る。 ステップ16 Q経路1のr部分を含むラインのみを他層に移動できた
かチェックする。できた場合はステップ17に進む。で
きなかった場合はステップ20に進む。Step 15 If there is another wiring in the vicinity of the new route 4, the process returns to step 13. Step 16 It is checked whether only the line including the r portion of Q path 1 can be moved to another layer. If so, go to step 17. If not, go to step 20.
【0039】ステップ17 移動させたr部分による新経路4をP経路2とみなして
置き換え、新経路4である新しいP経路に関して近傍の
他の配線の1つとクリアランスエラーを発生しないか、
ステップ1に戻ってチェックする。Step 17 The new route 4 due to the moved r portion is regarded as the P route 2 and replaced, and a clearance error does not occur with one of the other wirings in the vicinity of the new P route which is the new route 4.
Go back to step 1 and check.
【0040】ステップ18 ステップ17で行った新経路4のクリアランスチェック
の結果、競合解決が成功しているかチェックする。成功
していればステップ19に進む。成功していなければス
テップ20に進む。Step 18 As a result of the clearance check of the new route 4 performed in Step 17, it is checked whether the conflict resolution is successful. If successful, proceed to step 19. If not successful, go to step 20.
【0041】ステップ19 新経路4に他の近傍の配線があればステップ17に戻
る。 ステップ20 Q経路1のラインを分割してr部分のみを他層に移動で
きたかチェックする。できていればステップ21に進
む。できていなければステップ24に進む。Step 19 If there is another nearby wiring on the new route 4, the process returns to step 17. Step 20: It is checked whether the line of Q path 1 is divided and only the r part can be moved to another layer. If so, go to step 21. If not, go to step 24.
【0042】ステップ21 移動させたr部分による新経路4をP経路2とみなして
置き換え、新らしいP経路に関して、近傍の配線の1つ
クリアランスエラーを発生しないか、ステップ1に戻っ
てチェックする。Step 21 The new route 4 by the moved r portion is regarded as the P route 2 and replaced, and the new P route is checked by returning to step 1 to see if a clearance error occurs in one of the wirings in the vicinity.
【0043】ステップ22 ステップ21で行った新経路4のクリアランスチェック
の結果、競合解決が成功していればステップ23に進
む。していればステップ24に進む。Step 22 If the result of the clearance check of the new route 4 performed in Step 21 is that the conflict resolution is successful, the process proceeds to Step 23. If so, the process proceeds to step 24.
【0044】ステップ23 新経路4に他の近傍の配線があればステップ21に戻
る。 ステップ24 Q経路1のラインを分割し、ジャンパ21を発生するこ
とができたかチェックする。できていればステップ25
に進む。できていなければステップ28に進む。Step 23 If there is another wiring in the vicinity of the new route 4, the process returns to step 21. Step 24: Divide the line of the Q path 1 and check whether the jumper 21 can be generated. Step 25 if done
Proceed to. If not, go to step 28.
【0045】ステップ25 Q経路1をP経路2とみなして置き換え、ジャンパ21
を伴う新経路4に関して近傍の配線の1つとクリアラン
スエラーが発生しないか、ステップ1に戻ってクリアラ
ンスチェックを行う。Step 25 The Q path 1 is regarded as the P path 2 and replaced, and the jumper 21
With respect to the new route 4 accompanied by, whether a clearance error occurs with one of the wirings in the vicinity or not, the procedure returns to step 1 and the clearance check is performed.
【0046】ステップ26 ステップ25において行った新経路4のクリアランスチ
ェックの結果、競合解決が成功していればステップ27
に進む。成功していなければステップ28に進む。Step 26: As a result of the clearance check of the new route 4 performed in Step 25, if the conflict resolution is successful, Step 27
Proceed to. If not successful, go to step 28.
【0047】ステップ27 新経路4に他の近傍の配線があればステップ25に戻
る。 ステップ28 P経路2を飛び越し形状に修正して変更経路23とす
る。ステップ1に戻って、変更経路23の他の配線の1
つに対するクリアランスチェックを行う。Step 27 If there is another wiring near the new path 4, the process returns to step 25. Step 28 The P path 2 is corrected to the jump shape to be the changed path 23. Return to step 1 and set 1 of the other wiring of the change path 23.
Perform a clearance check for one.
【0048】ステップ29 ステップ28において行った変更経路23のクリアラン
スチェックの結果競合解決が成功していれば30に進
む。していなければステップ31に進む。Step 29 If the conflict resolution is successful as a result of the clearance check of the changed route 23 performed in Step 28, the process proceeds to Step 30. If not, the process proceeds to step 31.
【0049】ステップ30 変更経路23に他の近傍の配線があればステップ28に
戻る。 ステップ31 P経路2を反射形状に修正し、変更経路23が近傍の配
線の1つとクリアランスエラーが発生していないか、ス
テップ1に戻ってクリアランスチェックを行う。Step 30 If there is another wiring in the vicinity of the changed route 23, the process returns to step 28. Step 31 The P route 2 is corrected to the reflection shape, and whether or not a clearance error has occurred in the changed route 23 with one of the wirings in the vicinity, the process returns to the step 1 to perform the clearance check.
【0050】ステップ32 ステップ31で行った変更経路23のクリアランスチェ
ックの結果競合解決が成功していればステップ33に進
む。していなければステップ34に進む。Step 32 If the result of the clearance check of the changed route 23 performed in step 31 is that the conflict resolution is successful, the process proceeds to step 33. If not, the process proceeds to step 34.
【0051】ステップ33 変更経路23に他の近傍の配線があればステップ31に
戻る。 ステップ34 競合が解決されなかったので、このピンペアの配線は失
敗である。ステップ1に戻って次のピンペアについて配
線経路を探索し、クリアランスエラーを見付ける等一連
の動作を続いて行う。Step 33 If there is another wiring in the vicinity of the changed route 23, the process returns to step 31. Step 34 The wiring for this pin pair has failed because the conflict was not resolved. Returning to step 1, a wiring path is searched for the next pin pair, and a series of operations such as finding a clearance error are continuously performed.
【0052】ステップ35 クリアランスエラーのすべての近傍の配線について解決
に成功したのでステップ1に戻って、次のピンペアにつ
きステップ34と同様に一連の動作を継続して行う。Step 35 Since the clearance error has been successfully resolved for all wirings in the vicinity, the procedure returns to step 1 and the series of operations is continued for the next pin pair as in step 34.
【0053】以上説明したように本発明によれば次に示
す効果がある。 自動配線の配線率が向上した。 複数の競合解決手法を同時に使用し、配線パタンの競
合を解決することが可能になった。 競合解決手法に優先順位をつけ、プリント基板の種類
に合った競合解決を行うことが可能となった。 競合解決手法で既配線を分割しないで移動することが
可能となった。 競合解決手法で配線層を変更することが可能となっ
た。 競合解決手法でジャンパを発生することが可能となっ
た。As described above, the present invention has the following effects. The wiring rate of automatic wiring has been improved. It has become possible to solve wiring pattern conflicts by using multiple conflict resolution methods at the same time. It has become possible to prioritize conflict resolution methods and perform conflict resolution that matches the type of printed circuit board. It became possible to move the existing wiring without dividing it by the conflict resolution method. It became possible to change the wiring layer by the conflict resolution method. It became possible to generate jumpers by the conflict resolution method.
【0054】[0054]
【発明の効果】以上、詳細に説明したように本発明によ
れば、新たに配線した線が既に存在している配線又は部
品とクリアランス違反を起こしている場合に、無駄な折
れ点や冗長な配線を防止し、有効に競合を解決する配線
を行うことができるようになり、実用上の効果は大き
い。As described above in detail, according to the present invention, when a newly routed wire violates a clearance with an already existing wiring or component, useless break points or redundant points are generated. It becomes possible to prevent the wiring and effectively solve the conflict, and the practical effect is great.
【図1】本発明の一実施例の装置のブロック図である。FIG. 1 is a block diagram of an apparatus according to an embodiment of the present invention.
【図2】配線の競合解決手法の一実施例の押し退け法の
説明図である。FIG. 2 is an explanatory diagram of a push-back method of an embodiment of a wiring conflict resolution method.
【図3】配線の競合解決手法の押し退け法の他の例の説
明図である。FIG. 3 is an explanatory diagram of another example of the push-back method of the wiring conflict resolution method.
【図4】配線の競合解決手法の押し退け法の他の例の説
明図である。FIG. 4 is an explanatory diagram of another example of a push-back method of a wiring conflict resolution method.
【図5】配線の競合解決手法の押し退け法の他の例の説
明図である。FIG. 5 is an explanatory diagram of another example of the push-back method of the wiring conflict resolution method.
【図6】配線の競合解決手法の押し退け法の他の例の説
明図である。FIG. 6 is an explanatory diagram of another example of the push-back method of the wiring conflict resolution method.
【図7】配線の競合解決手法のジャンパ発生法の説明図
である。FIG. 7 is an explanatory diagram of a jumper generation method of a wiring conflict resolution method.
【図8】配線の競合解決手法の飛び越し法の説明図であ
る。FIG. 8 is an explanatory diagram of an interlace method of a wiring conflict resolution method.
【図9】配線の競合解決手法の反射法の説明図である。FIG. 9 is an explanatory diagram of a reflection method of a wiring conflict solution method.
【図10】実施例の装置の動作のフローチャートであ
る。FIG. 10 is a flowchart of the operation of the apparatus according to the embodiment.
【図11】配線の競合解決手法の従来の方法の説明図で
ある。FIG. 11 is an explanatory diagram of a conventional method of a wiring conflict resolution method.
12 データベース 13 自動配線装置 14 制御部 15 配線探索部 16 デザインルールチェック部 17 競合解決部 12 database 13 automatic wiring device 14 control unit 15 wiring search unit 16 design rule check unit 17 conflict resolution unit
Claims (1)
路を見付けるプリント基板設計CADの自動配線装置に
おいて、 配線を行うべきピンペアの配線経路を探索して配線経路
を見付け出す配線探索部(15)と、 該配線探索部(15)が見付け出した配線経路に競合を
発生しないかチェックしてその有無の情報を出力するデ
ザインルールチェック部(16)と、 競合があればその情報に基づき既配線を同一面又は他層
に押し退け処理を行って競合を防止し、押し退け処理で
解決できない場合にジャンパの発生,飛び越し処理又は
反射処理等の何れかを選択して競合を解決する競合解決
部(17)と、 前記ピンペアの位置情報をデータベース(12)から読
み出して前記配線探索部(15)に供給し、見付け出さ
れた配線経路のデータを前記デザインルールチェック部
(16)に送り込み、該デザインルールチェック部(1
6)でチェックの結果競合が発生していればそのデータ
を競合解決部(17)に供給する制御部(14)とで構
成されることを特徴とするプリント基板設計CADの自
動配線装置。1. An automatic wiring device of a printed circuit board design CAD for finding an optimum wiring route between two points on a printed circuit board, wherein a wiring searching unit for searching a wiring route of a pin pair to be wired and finding a wiring route ( 15), a design rule check unit (16) for checking whether there is a conflict in the wiring route found by the wiring search unit (15) and outputting information on the presence or absence of the conflict, and based on the information if there is a conflict Conflict resolution unit that resolves conflicts by performing push-back processing on the same surface or another layer to prevent conflicts and selecting jumper generation, jump processing or reflection processing when push-back processing cannot resolve (17), the position information of the pin pair is read from the database (12) and supplied to the wiring search unit (15), and the data of the found wiring route is forwarded. Fed into a design rule check unit (16), the design rule check unit (1
An automatic wiring device for printed circuit board design CAD, comprising: a control unit (14) for supplying data to the conflict resolution unit (17) if a conflict occurs as a result of the check in 6).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3338472A JPH05174103A (en) | 1991-12-20 | 1991-12-20 | Automatic wiring device for printed circuit board designing cad |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3338472A JPH05174103A (en) | 1991-12-20 | 1991-12-20 | Automatic wiring device for printed circuit board designing cad |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05174103A true JPH05174103A (en) | 1993-07-13 |
Family
ID=18318484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3338472A Pending JPH05174103A (en) | 1991-12-20 | 1991-12-20 | Automatic wiring device for printed circuit board designing cad |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05174103A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN120930587A (en) * | 2025-08-19 | 2025-11-11 | 上海伴芯科技有限公司 | Artificial intelligence aided wiring method and device |
-
1991
- 1991-12-20 JP JP3338472A patent/JPH05174103A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN120930587A (en) * | 2025-08-19 | 2025-11-11 | 上海伴芯科技有限公司 | Artificial intelligence aided wiring method and device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3192057B2 (en) | Wiring program generation method and device | |
| KR0153392B1 (en) | How to design interconnect wiring for LSI | |
| US5355322A (en) | Automatic routing method and device | |
| JP4311244B2 (en) | Wiring route determination method and system | |
| JPH05174103A (en) | Automatic wiring device for printed circuit board designing cad | |
| JP7306134B2 (en) | CIRCUIT DESIGN METHOD, PROGRAM, AND INFORMATION PROCESSING DEVICE | |
| JP2002259481A (en) | Noise countermeasure determination method and apparatus, storage medium, and computer program | |
| US5519632A (en) | Automatic DCS routing for multilayer packages to minimize coupled noise | |
| JP4031239B2 (en) | Processing equipment | |
| JPH02236779A (en) | Scan path connecting system | |
| Fisher | A multi-pass, multi-algorithm approach to PCB routing | |
| TWI918435B (en) | Automated routing system and automated routing method thereof | |
| JPH0833764B2 (en) | NC mounting machine mounting route determination method | |
| JP2829075B2 (en) | Through hole generation method | |
| US20240265187A1 (en) | Circuit layout routing method and apparatus, device, storage medium, and product | |
| JP2910664B2 (en) | Wiring pattern check method | |
| Kawamura et al. | Hierarchical dynamic router | |
| JP2002175343A (en) | Printed wiring board design apparatus, printed wiring board design method using the same, and recording medium recording the design method | |
| JPH01211079A (en) | Printed board automatic wiring device | |
| JPH01273180A (en) | Wiring design system | |
| JP2004259293A (en) | Wiring design equipment | |
| JPH0314181A (en) | Automatic arrangement processing system for parts | |
| JPH04324581A (en) | Wiring route searching system | |
| JPH0683911A (en) | Method and device for determining wiring path | |
| JPH04247579A (en) | Device and method for automatic parallel wiring |