JPH05174103A - プリント基板設計cadの自動配線装置 - Google Patents

プリント基板設計cadの自動配線装置

Info

Publication number
JPH05174103A
JPH05174103A JP3338472A JP33847291A JPH05174103A JP H05174103 A JPH05174103 A JP H05174103A JP 3338472 A JP3338472 A JP 3338472A JP 33847291 A JP33847291 A JP 33847291A JP H05174103 A JPH05174103 A JP H05174103A
Authority
JP
Japan
Prior art keywords
wiring
route
conflict
unit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3338472A
Other languages
English (en)
Inventor
Satoru Inoue
哲 井上
Yasuhiro Haruta
康博 春田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP3338472A priority Critical patent/JPH05174103A/ja
Publication of JPH05174103A publication Critical patent/JPH05174103A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Abstract

(57)【要約】 【目的】 新たに配線した線が既に存在している配線や
部品と競合している場合に、無駄な折れ点や冗長な配線
がなく、有効に競合を解決する配線を行う自動配線装置
を実現することである。 【構成】 プリント基板上の2点間の最適な配線経路を
見付けるプリント基板設計CADの自動配線装置におい
て、配線を行うピンペアの配線経路を見付ける配線探索
部15と、配線経路が競合を発生しないかチェックする
デザインルールチェック部16と、競合があれば競合を
防止する処理を行って競合を解決する競合解決部17
と、上記各部の動作を制御する制御部14とで構成す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はプリント基板設計CAD
の自動配線装置に関し、特に既配線又は部品と競合して
いる場合に、その競合を解決する機能を有するプリント
基板設計CADの自動配線装置に関する。
【0002】
【従来の技術】表面実装部品を搭載したプリント配線基
板において、表面実装部品の端子ピッチは、現在50ミ
ルが普通になってきており、更に40ミル或いは25ミ
ルになろうとしている。もはや複雑な表面実装基板を設
計するのに従来の手法では実施するのが困難になってお
り、CADがなくては設計は難しい。プリント基板設計
CADはこの表面実装部品搭載のプリント基板設計には
欠かせないものとなっている。
【0003】このプリント基板上の配線はプリント基板
設計CADシステムの自動配線機能を担当する自動配線
装置によって行われる。この装置において、従来の自動
配線プログラムは、配線パタンのクリアランス違反、即
ち、新しく配線しようとする経路が既に配線を決定して
いる経路の接近が許容されたクリアランス以内に入り込
む違反を起こした時に、これを解決する手法(以下、競
合解決手法という)として、押し退け機能を備えてい
る。この機能はあるピンペア(配線しようとする2個の
ピンの組)間を配線しようとした時、先に配線した既配
線が障害となって配線できない場合に、既配線を押し退
けて競合を解決する機能である。
【0004】従来の競合解決手法の例を図11に示す。
図において、A,B及びC,Dはピンペアで、C,Dを
結ぶ既に配線された経路をQ経路1とし、A,Bを結ぶ
新たに配線する経路をP経路2とする。
【0005】配線の手順は次に示す通りである。 ピンペアA,Bを結ぶ配線をしようとした場合、まず
既配線とのクリアランスエラーを考慮しないで配線を行
う(P経路)。 P経路2に対してクリアランスエラーチェックを行
う。Q経路1とアース面3の間にクリアランスがなく、
P経路2とQ経路1とは競合していることが分かる
((イ)図)。 Q経路1上のエラーを起こしている箇所の配線を途中
で切断し、競合を解決するように押し退けて新経路4に
より配線する((ロ)図)。
【0006】
【発明が解決しようとする課題】ところでこの従来の方
法では、配線パタンの競合を解決する場合、以下に示す
ような問題があった。 競合解決手法が押し退け手法に限られているため、押
し退けに失敗した場合、即ち押し退ける余裕がない場合
は、ピンペアが未結線のまま残る。 Q経路1を押し退ける場合、図11に示すように、配
線を途中で切断して退避させるため、折れ点が増加す
る。 上記のようにQ経路1の配線を途中で切断するため、
配線長が増加する場合がある。 既配線を押し退ける余地がない場合にも、裏面のよう
な他の層に移動して競合を解決する方法を取ることがで
きない。 P経路2又はQ経路1にジャンパを発生させて競合を
解決する方法によることができない。
【0007】以上のことから競合が解決される割合が少
ないのと、冗長な配線をしなければならないという問題
点がある。本発明は上記の点に鑑みてなされたもで、そ
の目的は、新たに配線した線が既に存在している配線も
しくは部品と競合している場合に、無駄な折れ点や冗長
な配線を生ぜず、又、場合に応じて有効な方法により配
線を行うプリント基板設計CADの自動配線装置を実現
することである。
【0008】
【課題を解決するための手段】前記の課題を解決する本
発明は、プリント基板上の2点間の最適な配線経路を見
付けるプリント基板設計CADの自動配線装置におい
て、配線を行うべきピンペアの配線経路を探索して配線
経路を見付け出す配線探索部と、該配線探索部が見付け
出した配線経路に競合を発生しないかチェックしてその
有無の情報を出力するデザインルールチェック部と、競
合があればその情報に基づき既配線を同一面又は他層に
押し退け処理を行って競合を防止し、押し退け処理で解
決できない場合にジャンパの発生,飛び越し処理又は反
射処理等の何れかを選択して競合を解決する競合解決部
と、前記ピンペアの位置情報をデータベースから読み出
して前記配線探索部に供給し、見付け出された配線経路
のデータを前記デザインルールチェック部に送り込み、
該デザインルールチェック部でチェックの結果競合が発
生していればそのデータを競合解決部に供給する制御部
とで構成されることを特徴とするものである。
【0009】
【作用】制御部はデータベース12に格納されているピ
ンペアを読み出し配線探索部にピンペアの位置情報と探
索指令を出力する。配線探索部は配線経路を見付け、制
御部を経てデザインルールチェック部に当該配線経路の
データを送る。デザインルールチェック部はクリアラン
スエラーが発生しているかどうかのチェックを行い、発
生している場合にはその情報を制御部を経て競合解決部
に送る。競合解決部は制御部の競合解決指令により同一
面内の押し退け法、他層を用いた押し退け法、ジャンパ
発生法、飛び越し法又は反射法等の適合する方法により
競合を解決する。
【0010】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図1は本発明の一実施例の装置のブロック
図である。図において、11はデータベース12を内蔵
し、自動配線装置13をサポートしている記憶装置であ
る。
【0011】14はデータベース12に格納されている
配線すべきピンペアを読み出し、当該ピンペアに対する
配線経路を探索するための探索指令を出力する制御部、
15は制御部14の探索指令に基づき、与えられたピン
ペアの配線経路を見付ける配線探索部である。形成され
た配線経路は制御部14を経てデータベース12に格納
されると共にデザインルールチェック部16に入力され
る。
【0012】デザインルールチェック部16は入力され
た配線探索部15の配線結果に対してクリアランスエラ
ーが発生しているか否かをチェックする。17はデザイ
ンルールチェック部16で配線エラーが見付かった場合
に、制御部14から競合解決指令を受けて、複数の競合
解決手法により配線パタンの競合解決を行う競合解決部
である。自動配線装置13は制御部14,配線探索部1
5,デザインルールチェック部16及び競合解決部17
で構成されている。
【0013】データベース12には、前記の配線すべき
ピンペアの他、既配線データ,クリアランス値,部品デ
ータ等の競合しない配線経路を見付けるために必要なデ
ータが格納されている。競合解決部17で競合が解決さ
れた場合は、新しい配線経路がデータベース12に書き
込まれる。解決に失敗した場合は、更新されない。
【0014】次に、上記のような構成された装置の動作
を説明する。自動配線装置13が自動配線を行う場合、
制御部14は記憶装置11中のデータベース12に格納
されている配線すべきピンペアを読み出し、配線探索部
15にピンペアの情報と共に探索指令を出力する。ピン
ペアの情報というのは通常2点の座標である。
【0015】配線探索部15はピンペアの位置からそれ
らを結ぶ配線経路を見付ける。この配線経路のデータは
制御部14に送られ、制御部14はデータベース12に
送って格納させると共に、デザインルールチェック部1
6に送って競合の有無のチェックをさせる。
【0016】デザインルールチェック部16は配線探索
部15で見付けられた配線経路にクリアランスエラーが
あるか否かのチェックを行う。エラーがなければ、制御
部14はその旨を承知してデータベース12に格納した
配線経路を変更せず、次のピンペアを読み出して自動配
線処理を続行する。
【0017】クリアランスエラーが発生していた場合、
制御部14はその情報を受けて競合解決部17に競合解
決指令を送る。競合解決部17は配線結果と競合解決指
令を受けて、データベース12から近傍のピンペアの配
線結果を読み出し、以下に示す競合解決手段の何れかを
選択して解決策を作る。
【0018】図2〜図9は競合解決部17の行う競合解
決法の説明図である。図において図11と同一の部分に
は同一の符号を付してある。図2〜図6はそれぞれ異な
る方法による押し退け法を示す図である。図2はQ経路
1とP経路2とがr部分で競合しており、r部分に限定
せずQ経路1のP経路2に平行な部分を経路のライン分
割をしないで同一面内で移動させて、新経路4を選ぶ方
法で、この方法では折れ点の数の変化がなくてすむ。
【0019】図3は図2と同様な競合を起こしている場
合で、障害があるために図2の例のように平行移動させ
ることができない場合に、ラインを必要最小限に分割し
て同一面内で移動させる例である。この場合、折れ点の
数を少なくすることができる。
【0020】図4は障害を起こしているQ経路1を同一
面内で移動させることが、例えばアース面3の存在によ
りできない場合の例で、Q経路1である図形全体を他の
層(裏面)に移動して新経路4とする。この場合、C,
Dをスルーホールとして裏面と表面とを接続させる。こ
のように他層を使用することができて、折れ点や経路長
等を変化させないで競合を解決することができる。
【0021】図5は図4と同様な場合で、Q経路1中、
競合している該当図形のみを他層に移動させる。この場
合、スルーホールEとスルーホールFを設けて行う。図
6は図4,図5と同様な場合で、ラインを分割してGH
区間を他層に移動させる。この場合、GとHをスルーホ
ールにする。
【0022】図7はQ経路1と新たに配線するP経路2
とが直交する場合である。この場合は押し退けによる競
合の解決はできないので直交部分のQ経路1の部分にジ
ャンパ21を発生して競合を解決する。
【0023】図8は部品22の端子とrの範囲で競合し
ている場合である。この場合は部品22を退避させるこ
とはできないので、P経路2を部品22の端子を飛び越
えて、変更経路23を通過させる飛び越し配線を行う。
【0024】図9はアース面3とP経路2が競合する場
合で、アース面3を動かすことができないので、現在配
線したP経路2をアース面3の逆方向に押し退け配線を
行う。押し退け方向が競合相手の逆方向なので、反射と
呼ぶ。
【0025】これを纏めると、図2〜図7はQ経路1を
修正して競合を解決する方法であり、図8〜図9は現在
配線したP経路2自身を修正して競合を解決する方法で
ある。
【0026】図2はクリアランスエラー解決のための実
施例の装置の動作のフローチャートである。このフロー
チャートを用いてP経路の存在する間における動作の説
明をする。
【0027】ステップ1 デザインルールチェック部16は制御部14から送られ
てきた配線経路が既配線経路とクリアランスエラーを起
こしているかチェックする。起こしていなければステッ
プ2に進む。起こしていればステップ3に進む。
【0028】ステップ2 デザインルールチェック部16はクリアランスエラーが
無い旨を制御部14に送る。制御部14は次のピンペア
をデータベース12から読み出し、配線探索部15に配
線経路を形成させ、ステップ1に戻る。
【0029】ステップ3 クリアランスエラーを起こしている部分をr部分とす
る。 ステップ4 競合解決部17ではQ経路1を分割しないで同一面で移
動できたかチェックする。できていればステップ5に進
む。できていなければステップ8に進む。
【0030】ステップ5 押し退けたQ経路1をP経路2とみなして置き換え、新
経路4である新しいP経路に関して近傍の配線の1つと
クリアランスエラーを発生しないか、ステップ1に戻っ
てクリアランスチェックを行う。
【0031】ステップ6 ステップ5において行った新経路4のクリアランスチェ
ックの結果、競合解決が成功していればステップ7に進
む。していなければ、ステップ8に進む。
【0032】ステップ7 P経路2とみなした新経路4に他の近傍の配線があれ
ば、ステップ5に戻る。 ステップ8 Q経路1のラインを分割して、r部分のみを同一面内で
移動させて、クリアランスエラーを解決することができ
たかチェックする。できていればステップ9に進む。で
きていなければ、ステップ12に進む。
【0033】ステップ9 移動させたr部分による新経路4をP経路とみなして置
き換え、新しいP経路に関して、近傍の配線の1つにク
リアランスエラーが発生しないかステップ1に戻ってチ
ェックする。
【0034】ステップ10 新経路4のチェックの結果成功していればステップ11
に進む。成功していなければ、ステップ12に進む。
【0035】ステップ11 P経路2とみなした新経路4に他の近傍の配線があれば
ステップ9に戻る。 ステップ12 Q経路1全体を他の層に移動できたかチェックする。で
きていればステップ13に進む。できなければステップ
16に進む。
【0036】ステップ13 移動させたQ経路1による新経路4をP経路2とみなし
て置き換え、新しいP経路に関して、近傍の配線の1つ
とクリアランスエラーが発生しないかステップ1に戻っ
てクリアランスチェックを行う。
【0037】ステップ14 ステップ13において行った新経路4のクリアランスチ
ェックの結果、競合解決が成功していればステップ15
に進む。していなければ、ステップ18に進む。
【0038】ステップ15 新経路4に他の近傍の配線があればステップ13に戻
る。 ステップ16 Q経路1のr部分を含むラインのみを他層に移動できた
かチェックする。できた場合はステップ17に進む。で
きなかった場合はステップ20に進む。
【0039】ステップ17 移動させたr部分による新経路4をP経路2とみなして
置き換え、新経路4である新しいP経路に関して近傍の
他の配線の1つとクリアランスエラーを発生しないか、
ステップ1に戻ってチェックする。
【0040】ステップ18 ステップ17で行った新経路4のクリアランスチェック
の結果、競合解決が成功しているかチェックする。成功
していればステップ19に進む。成功していなければス
テップ20に進む。
【0041】ステップ19 新経路4に他の近傍の配線があればステップ17に戻
る。 ステップ20 Q経路1のラインを分割してr部分のみを他層に移動で
きたかチェックする。できていればステップ21に進
む。できていなければステップ24に進む。
【0042】ステップ21 移動させたr部分による新経路4をP経路2とみなして
置き換え、新らしいP経路に関して、近傍の配線の1つ
クリアランスエラーを発生しないか、ステップ1に戻っ
てチェックする。
【0043】ステップ22 ステップ21で行った新経路4のクリアランスチェック
の結果、競合解決が成功していればステップ23に進
む。していればステップ24に進む。
【0044】ステップ23 新経路4に他の近傍の配線があればステップ21に戻
る。 ステップ24 Q経路1のラインを分割し、ジャンパ21を発生するこ
とができたかチェックする。できていればステップ25
に進む。できていなければステップ28に進む。
【0045】ステップ25 Q経路1をP経路2とみなして置き換え、ジャンパ21
を伴う新経路4に関して近傍の配線の1つとクリアラン
スエラーが発生しないか、ステップ1に戻ってクリアラ
ンスチェックを行う。
【0046】ステップ26 ステップ25において行った新経路4のクリアランスチ
ェックの結果、競合解決が成功していればステップ27
に進む。成功していなければステップ28に進む。
【0047】ステップ27 新経路4に他の近傍の配線があればステップ25に戻
る。 ステップ28 P経路2を飛び越し形状に修正して変更経路23とす
る。ステップ1に戻って、変更経路23の他の配線の1
つに対するクリアランスチェックを行う。
【0048】ステップ29 ステップ28において行った変更経路23のクリアラン
スチェックの結果競合解決が成功していれば30に進
む。していなければステップ31に進む。
【0049】ステップ30 変更経路23に他の近傍の配線があればステップ28に
戻る。 ステップ31 P経路2を反射形状に修正し、変更経路23が近傍の配
線の1つとクリアランスエラーが発生していないか、ス
テップ1に戻ってクリアランスチェックを行う。
【0050】ステップ32 ステップ31で行った変更経路23のクリアランスチェ
ックの結果競合解決が成功していればステップ33に進
む。していなければステップ34に進む。
【0051】ステップ33 変更経路23に他の近傍の配線があればステップ31に
戻る。 ステップ34 競合が解決されなかったので、このピンペアの配線は失
敗である。ステップ1に戻って次のピンペアについて配
線経路を探索し、クリアランスエラーを見付ける等一連
の動作を続いて行う。
【0052】ステップ35 クリアランスエラーのすべての近傍の配線について解決
に成功したのでステップ1に戻って、次のピンペアにつ
きステップ34と同様に一連の動作を継続して行う。
【0053】以上説明したように本発明によれば次に示
す効果がある。 自動配線の配線率が向上した。 複数の競合解決手法を同時に使用し、配線パタンの競
合を解決することが可能になった。 競合解決手法に優先順位をつけ、プリント基板の種類
に合った競合解決を行うことが可能となった。 競合解決手法で既配線を分割しないで移動することが
可能となった。 競合解決手法で配線層を変更することが可能となっ
た。 競合解決手法でジャンパを発生することが可能となっ
た。
【0054】
【発明の効果】以上、詳細に説明したように本発明によ
れば、新たに配線した線が既に存在している配線又は部
品とクリアランス違反を起こしている場合に、無駄な折
れ点や冗長な配線を防止し、有効に競合を解決する配線
を行うことができるようになり、実用上の効果は大き
い。
【図面の簡単な説明】
【図1】本発明の一実施例の装置のブロック図である。
【図2】配線の競合解決手法の一実施例の押し退け法の
説明図である。
【図3】配線の競合解決手法の押し退け法の他の例の説
明図である。
【図4】配線の競合解決手法の押し退け法の他の例の説
明図である。
【図5】配線の競合解決手法の押し退け法の他の例の説
明図である。
【図6】配線の競合解決手法の押し退け法の他の例の説
明図である。
【図7】配線の競合解決手法のジャンパ発生法の説明図
である。
【図8】配線の競合解決手法の飛び越し法の説明図であ
る。
【図9】配線の競合解決手法の反射法の説明図である。
【図10】実施例の装置の動作のフローチャートであ
る。
【図11】配線の競合解決手法の従来の方法の説明図で
ある。
【符号の説明】
12 データベース 13 自動配線装置 14 制御部 15 配線探索部 16 デザインルールチェック部 17 競合解決部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 プリント基板上の2点間の最適な配線経
    路を見付けるプリント基板設計CADの自動配線装置に
    おいて、 配線を行うべきピンペアの配線経路を探索して配線経路
    を見付け出す配線探索部(15)と、 該配線探索部(15)が見付け出した配線経路に競合を
    発生しないかチェックしてその有無の情報を出力するデ
    ザインルールチェック部(16)と、 競合があればその情報に基づき既配線を同一面又は他層
    に押し退け処理を行って競合を防止し、押し退け処理で
    解決できない場合にジャンパの発生,飛び越し処理又は
    反射処理等の何れかを選択して競合を解決する競合解決
    部(17)と、 前記ピンペアの位置情報をデータベース(12)から読
    み出して前記配線探索部(15)に供給し、見付け出さ
    れた配線経路のデータを前記デザインルールチェック部
    (16)に送り込み、該デザインルールチェック部(1
    6)でチェックの結果競合が発生していればそのデータ
    を競合解決部(17)に供給する制御部(14)とで構
    成されることを特徴とするプリント基板設計CADの自
    動配線装置。
JP3338472A 1991-12-20 1991-12-20 プリント基板設計cadの自動配線装置 Pending JPH05174103A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3338472A JPH05174103A (ja) 1991-12-20 1991-12-20 プリント基板設計cadの自動配線装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3338472A JPH05174103A (ja) 1991-12-20 1991-12-20 プリント基板設計cadの自動配線装置

Publications (1)

Publication Number Publication Date
JPH05174103A true JPH05174103A (ja) 1993-07-13

Family

ID=18318484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3338472A Pending JPH05174103A (ja) 1991-12-20 1991-12-20 プリント基板設計cadの自動配線装置

Country Status (1)

Country Link
JP (1) JPH05174103A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120930587A (zh) * 2025-08-19 2025-11-11 上海伴芯科技有限公司 一种人工智能辅助的布线方法以及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120930587A (zh) * 2025-08-19 2025-11-11 上海伴芯科技有限公司 一种人工智能辅助的布线方法以及装置

Similar Documents

Publication Publication Date Title
JP3192057B2 (ja) 配線プログラム生成方法及びその装置
KR0153392B1 (ko) Lsi용 상호접속 배선 설계 방법
US5355322A (en) Automatic routing method and device
JP4311244B2 (ja) 配線経路決定方法及びシステム
JPH05174103A (ja) プリント基板設計cadの自動配線装置
JP7306134B2 (ja) 回路設計方法、プログラム、及び情報処理装置
JP2002259481A (ja) ノイズ対策決定方法及び装置、記憶媒体並びにコンピュータプログラム
US5519632A (en) Automatic DCS routing for multilayer packages to minimize coupled noise
JP4031239B2 (ja) 加工装置
JPH02236779A (ja) スキャンパス接続方式
Fisher A multi-pass, multi-algorithm approach to PCB routing
TWI918435B (zh) 自動佈線系統及其自動佈線方法
JPH0833764B2 (ja) Nc実装機の実装経路の決定方法
JP2829075B2 (ja) スルーホール生成方法
US20240265187A1 (en) Circuit layout routing method and apparatus, device, storage medium, and product
JP2910664B2 (ja) 配線パターンチエック方法
Kawamura et al. Hierarchical dynamic router
JP2002175343A (ja) プリント配線板の設計装置、それを用いたプリント配線板の設計方法およびその設計方法を記録した記録媒体
JPH01211079A (ja) プリント基板自動配線装置
JPH01273180A (ja) 配線設計システム
JP2004259293A (ja) 配線設計装置
JPH0314181A (ja) 部品の自動配置処理方式
JPH04324581A (ja) 配線経路探索方式
JPH0683911A (ja) 配線経路決定方法及びその装置
JPH04247579A (ja) 並列自動配線装置および方法