JPH05175222A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05175222A JPH05175222A JP3345455A JP34545591A JPH05175222A JP H05175222 A JPH05175222 A JP H05175222A JP 3345455 A JP3345455 A JP 3345455A JP 34545591 A JP34545591 A JP 34545591A JP H05175222 A JPH05175222 A JP H05175222A
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- insulating film
- region
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 高速な半導体装置を得る。
【構成】 第１導電型のコレクタ層２及び素子分離領域
４が形成された半導体基板１と、この半導体基板上に順
次積層される、第１の絶縁膜５、第２導電型の第１の導
電体膜６、及び第２の絶縁膜７からなる積層体と、エミ
ッタ領域を形成するために積層体中に設けられてコレク
タ層と接続するための開口部であって第１の導電体膜の
開口幅が第２の絶縁膜の開口幅よりも大きい開口部９
と、この開口部の底面に形成されて第１の絶縁膜の上面
とほぼ同じ高さの上面を有する第１導電型の単結晶シリ
コン膜１１と、開口部内の、単結晶シリコン膜の表面及
び第１の導電体膜の側面に形成される第２導電型の半導
体層１２と、開口部の側面に形成される第３の絶縁膜か
らなる側壁１３と、開口部の底面の半導体層中に形成さ
れ第１導電型のエミッタ領域１５と、を備えていること
を特徴とする。
４が形成された半導体基板１と、この半導体基板上に順
次積層される、第１の絶縁膜５、第２導電型の第１の導
電体膜６、及び第２の絶縁膜７からなる積層体と、エミ
ッタ領域を形成するために積層体中に設けられてコレク
タ層と接続するための開口部であって第１の導電体膜の
開口幅が第２の絶縁膜の開口幅よりも大きい開口部９
と、この開口部の底面に形成されて第１の絶縁膜の上面
とほぼ同じ高さの上面を有する第１導電型の単結晶シリ
コン膜１１と、開口部内の、単結晶シリコン膜の表面及
び第１の導電体膜の側面に形成される第２導電型の半導
体層１２と、開口部の側面に形成される第３の絶縁膜か
らなる側壁１３と、開口部の底面の半導体層中に形成さ
れ第１導電型のエミッタ領域１５と、を備えていること
を特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、ベース領域にヘテロエ
ピタキシャル技術を用いた高速、高性能のバイポーラト
ランジスタ及びその製造方法に関する。
ピタキシャル技術を用いた高速、高性能のバイポーラト
ランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】高性能バイポーラトランジスタ装置は、
電子計算機、光通信、各種アナログ回路等の様々な分野
で使用されている。最近ヘテロエピタキシャル技術を取
入れたバイポーラトランジスタがいくつか提案され、試
作されたバイポーラトランジスタの遮断周波数は８０Ｇ
Ｈｚに達しようとしている（例えば、IEEEtranson El
ectron Device, vol. ED-38, Feb. 1991, p378，特開
平２−４０９２３号公報、IEDM' 90, p13 参照）。
電子計算機、光通信、各種アナログ回路等の様々な分野
で使用されている。最近ヘテロエピタキシャル技術を取
入れたバイポーラトランジスタがいくつか提案され、試
作されたバイポーラトランジスタの遮断周波数は８０Ｇ
Ｈｚに達しようとしている（例えば、IEEEtranson El
ectron Device, vol. ED-38, Feb. 1991, p378，特開
平２−４０９２３号公報、IEDM' 90, p13 参照）。
【０００３】図５を参照してバイポーラトランジスタの
従来の製造方法を説明する。先ずＰ型シリコン基板１０
１上にＮ+ 不純物層１０２を介してＮ型エピタキシャル
層１０３を形成する（図５（ａ）参照）。その後トレン
チ技術及び酸化膜選択埋込技術を用いて素子間分離とし
ての酸化膜４を形成する（図５（ａ）参照）。次に、素
子領域表面に、ボロンを含む例えばＳｉＧｅからなる層
１０５をエピタキシャル成長させた後、全面に酸化膜１
０６と耐酸化性マスクとなる窒化膜（Ｓｉ3 Ｎ4 膜）１
０７を堆積させ、フォトエッチング技術を用いてエミッ
タベース形成予定領域上に窒化膜１０７と酸化膜１０６
を残置させる（図５（ａ）参照）。その後ポリシリコン
膜１０８を堆積し、このポリシリコン膜１０８にボロン
イオンを注入し、次いで全面にＣＶＤ法を用いて酸化膜
１０９を堆積させた後、エミッタベース形成予定領域上
のＳｉＧｅ層１０５が露出するまで、フォトエッチング
技術を用いてＣＶＤ酸化膜１０９、ポリシリコン膜１０
８、窒化膜１０７、及び酸化膜１０６を開口して開口部
を設ける（図５（ａ）参照）。
従来の製造方法を説明する。先ずＰ型シリコン基板１０
１上にＮ+ 不純物層１０２を介してＮ型エピタキシャル
層１０３を形成する（図５（ａ）参照）。その後トレン
チ技術及び酸化膜選択埋込技術を用いて素子間分離とし
ての酸化膜４を形成する（図５（ａ）参照）。次に、素
子領域表面に、ボロンを含む例えばＳｉＧｅからなる層
１０５をエピタキシャル成長させた後、全面に酸化膜１
０６と耐酸化性マスクとなる窒化膜（Ｓｉ3 Ｎ4 膜）１
０７を堆積させ、フォトエッチング技術を用いてエミッ
タベース形成予定領域上に窒化膜１０７と酸化膜１０６
を残置させる（図５（ａ）参照）。その後ポリシリコン
膜１０８を堆積し、このポリシリコン膜１０８にボロン
イオンを注入し、次いで全面にＣＶＤ法を用いて酸化膜
１０９を堆積させた後、エミッタベース形成予定領域上
のＳｉＧｅ層１０５が露出するまで、フォトエッチング
技術を用いてＣＶＤ酸化膜１０９、ポリシリコン膜１０
８、窒化膜１０７、及び酸化膜１０６を開口して開口部
を設ける（図５（ａ）参照）。
【０００４】その後、全面に酸化膜１１０を形成し、異
方性エッチングを用いてエッチバックすることにより、
上記開口部の側部にのみ酸化膜１１０が残るようにする
（図５（ｂ）参照）。そして高濃度に砒素を添加したポ
リシリコン膜１１１を堆積して上記開口部を埋める（図
５（ｃ）参照）。その後熱処理を施すことにより砒素が
ＳｉＧｅ層１０５に拡散されてＳｉＧｅ層１０５にＮ型
エミッタ層が形成されるとともに、ポリシリコン膜１０
８に注入されたボロンがＳｉＧｅ層１０５を介してＮ型
エピタキシャル層１０３に拡散されて外部ベース領域１
１３がＮ型エピタキシャル層１０３に形成される（図５
（ｃ）参照）。なお、ポリシリコン膜１０８，１１１は
各々ベース電極、エミッタ電極として用いられる。
方性エッチングを用いてエッチバックすることにより、
上記開口部の側部にのみ酸化膜１１０が残るようにする
（図５（ｂ）参照）。そして高濃度に砒素を添加したポ
リシリコン膜１１１を堆積して上記開口部を埋める（図
５（ｃ）参照）。その後熱処理を施すことにより砒素が
ＳｉＧｅ層１０５に拡散されてＳｉＧｅ層１０５にＮ型
エミッタ層が形成されるとともに、ポリシリコン膜１０
８に注入されたボロンがＳｉＧｅ層１０５を介してＮ型
エピタキシャル層１０３に拡散されて外部ベース領域１
１３がＮ型エピタキシャル層１０３に形成される（図５
（ｃ）参照）。なお、ポリシリコン膜１０８，１１１は
各々ベース電極、エミッタ電極として用いられる。
【０００５】
【発明が解決しようとする課題】このような従来の製造
方法においては、ヘテロエピタキシャル技術によってベ
ース層が形成されるとともに、ポリシリコンエミッタ技
術により幅が５０nm以下の拡散層形成が可能になり、こ
れによって高速動作可能なバイポーラトランジスタを得
ることができる。しかし、従来の方法では、外部ベース
拡散層１１３の形を制御することが困難であり、ともす
ればこの外部ベース拡散層によるコレクタベース容量が
大きくなって、バイポーラトランジスタの高速化を妨げ
るという問題があった。
方法においては、ヘテロエピタキシャル技術によってベ
ース層が形成されるとともに、ポリシリコンエミッタ技
術により幅が５０nm以下の拡散層形成が可能になり、こ
れによって高速動作可能なバイポーラトランジスタを得
ることができる。しかし、従来の方法では、外部ベース
拡散層１１３の形を制御することが困難であり、ともす
ればこの外部ベース拡散層によるコレクタベース容量が
大きくなって、バイポーラトランジスタの高速化を妨げ
るという問題があった。
【０００６】本発明は上記問題点を考慮してなされたも
のであって、高速かつ高性能な半導体装置及びその製造
方法を提供することを目的とする。
のであって、高速かつ高性能な半導体装置及びその製造
方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】第１の発明による半導体
装置の製造方法は、第１導電型のコレクタ層と素子分離
領域が形成された半導体基板上に第１の絶縁膜、第２導
電型の第１の導電体膜、及び第２の絶縁膜、を順次積層
する第１の工程と、エミッタベース形成用領域内の、第
１の絶縁膜、第１の導電体膜、第２の絶縁膜、及び金属
膜を半導体基板が露出するまで除去することによって開
口部を形成する第２の工程と、開口部の側面に露出して
いる第１の導電体膜を所定量エッチング除去し開口部の
側面にくぼみを形成する第３の工程と、開口部の側面に
形成されたくぼみを第３の絶縁膜で埋める第４の工程
と、開口部の底面上に第１導電型の単結晶シリコンから
なるシリコン膜を、第１の絶縁膜の上面とほぼ同じ高さ
となるまで選択的に成長させる第５の工程と、開口部の
側面のくぼみに埋められた第３の絶縁膜を除去する第６
の工程と、開口部の底面のシリコン膜上及び露出してい
る第１の導電体膜の側面に第２導電型の半導体層を選択
的に形成する第７の工程と、開口部の側面に第４の絶縁
膜からなる側壁を形成する第８の工程と、半導体基板の
全面に、第１導電型の第２の導電体膜を形成する第９の
工程と、熱処理を行うことによって第２の導電体膜内の
第１導電型の不純物原子を半導体層に拡散させてエミッ
タ層を形成する第１０の工程と、を備えていることを特
徴とする。
装置の製造方法は、第１導電型のコレクタ層と素子分離
領域が形成された半導体基板上に第１の絶縁膜、第２導
電型の第１の導電体膜、及び第２の絶縁膜、を順次積層
する第１の工程と、エミッタベース形成用領域内の、第
１の絶縁膜、第１の導電体膜、第２の絶縁膜、及び金属
膜を半導体基板が露出するまで除去することによって開
口部を形成する第２の工程と、開口部の側面に露出して
いる第１の導電体膜を所定量エッチング除去し開口部の
側面にくぼみを形成する第３の工程と、開口部の側面に
形成されたくぼみを第３の絶縁膜で埋める第４の工程
と、開口部の底面上に第１導電型の単結晶シリコンから
なるシリコン膜を、第１の絶縁膜の上面とほぼ同じ高さ
となるまで選択的に成長させる第５の工程と、開口部の
側面のくぼみに埋められた第３の絶縁膜を除去する第６
の工程と、開口部の底面のシリコン膜上及び露出してい
る第１の導電体膜の側面に第２導電型の半導体層を選択
的に形成する第７の工程と、開口部の側面に第４の絶縁
膜からなる側壁を形成する第８の工程と、半導体基板の
全面に、第１導電型の第２の導電体膜を形成する第９の
工程と、熱処理を行うことによって第２の導電体膜内の
第１導電型の不純物原子を半導体層に拡散させてエミッ
タ層を形成する第１０の工程と、を備えていることを特
徴とする。
【０００８】又第２の発明による半導体装置は、第１導
電型のコレクタ層及び素子分離領域が形成された半導体
基板と、この半導体基板上に順次積層される、第１の絶
縁膜、第２導電型の第１の導電体膜、及び第２の絶縁膜
からなる積層体と、エミッタ領域を形成するために積層
体中に設けられてコレクタ層と接続するための開口部で
あって第１の導電体膜の開口幅が第１の絶縁膜の開口幅
よりも大きい開口部と、この開口部の底面に形成されて
第１の絶縁膜の上面とほぼ同じ高さの上面を有する第１
導電型の単結晶シリコン膜と、開口部内の、単結晶シリ
コン膜の表面及び第１の導電体膜の側面に形成される第
２導電型の半導体層と、開口部の側面に形成される第３
の絶縁膜からなる側壁と、開口部の底面の半導体層中に
形成される第１導電型のエミッタ領域と、を備えている
ことを特徴とする。
電型のコレクタ層及び素子分離領域が形成された半導体
基板と、この半導体基板上に順次積層される、第１の絶
縁膜、第２導電型の第１の導電体膜、及び第２の絶縁膜
からなる積層体と、エミッタ領域を形成するために積層
体中に設けられてコレクタ層と接続するための開口部で
あって第１の導電体膜の開口幅が第１の絶縁膜の開口幅
よりも大きい開口部と、この開口部の底面に形成されて
第１の絶縁膜の上面とほぼ同じ高さの上面を有する第１
導電型の単結晶シリコン膜と、開口部内の、単結晶シリ
コン膜の表面及び第１の導電体膜の側面に形成される第
２導電型の半導体層と、開口部の側面に形成される第３
の絶縁膜からなる側壁と、開口部の底面の半導体層中に
形成される第１導電型のエミッタ領域と、を備えている
ことを特徴とする。
【０００９】又第３の発明による半導体装置の製造方法
は、第１導電型のコレクタ層が形成された半導体基板上
の素子分離形成予定領域及び電極間分離形成予定領域に
第１の絶縁膜を埋込むことにより素子分離領域及び電極
間分離領域並びに真性素子領域を形成する第１の工程
と、基板全面に第２導電型の半導体層からなるベース層
を形成する第２の工程と、このベース層上に真性素子領
域を覆うように第２の絶縁膜及び耐酸化性絶縁膜を順次
積層した積層体を形成する第３の工程と、ベース層及び
積層体を覆う第２導電型の第１の導電体膜を形成する第
４の工程と、第１の導電体膜上に第３の絶縁膜を形成し
た後、エミッタ領域を形成するためにベース層が露出す
るまで真性素子領域上の、第３の絶縁膜、第１の導電体
膜及び積層体を開口して開口部を設ける第５の工程と、
開口部の側面に第４の絶縁膜からなる側壁を形成する第
６の工程と、半導体基板全面に第１導電型の第２の導電
体膜を形成した後、第２の導電体膜からベース層に第１
導電型の不純物を拡散させることによってベース層中に
第１導電型のエミッタ領域を形成する第７の工程と、を
備えていることを特徴とする。
は、第１導電型のコレクタ層が形成された半導体基板上
の素子分離形成予定領域及び電極間分離形成予定領域に
第１の絶縁膜を埋込むことにより素子分離領域及び電極
間分離領域並びに真性素子領域を形成する第１の工程
と、基板全面に第２導電型の半導体層からなるベース層
を形成する第２の工程と、このベース層上に真性素子領
域を覆うように第２の絶縁膜及び耐酸化性絶縁膜を順次
積層した積層体を形成する第３の工程と、ベース層及び
積層体を覆う第２導電型の第１の導電体膜を形成する第
４の工程と、第１の導電体膜上に第３の絶縁膜を形成し
た後、エミッタ領域を形成するためにベース層が露出す
るまで真性素子領域上の、第３の絶縁膜、第１の導電体
膜及び積層体を開口して開口部を設ける第５の工程と、
開口部の側面に第４の絶縁膜からなる側壁を形成する第
６の工程と、半導体基板全面に第１導電型の第２の導電
体膜を形成した後、第２の導電体膜からベース層に第１
導電型の不純物を拡散させることによってベース層中に
第１導電型のエミッタ領域を形成する第７の工程と、を
備えていることを特徴とする。
【００１０】又第４の発明による半導体装置は、第１導
電型の真性素子領域、及び素子分離領域が形成された半
導体基板と、この半導体基板上に形成される第２導電型
の半導体層からなるベース層と、真性素子領域を覆うよ
うにベース層上に第１の絶縁膜及び耐酸化性絶縁膜を順
次積層した積層体と、この積層体及びベース層を覆うよ
うに形成される第２導電型の第１の導電体膜と、この第
１の導電体膜上に形成される第２の絶縁膜と、エミッタ
領域を形成するために、ベース層が露出するまで真性素
子領域上の、第２の絶縁膜、第１の導電体膜、及び積層
体を開口することによって設けられる開口部と、この開
口部の側面に形成される第３の絶縁膜からなる側壁と、
開口部の底面のベース層中に形成される第１導電型のエ
ミッタ領域と、を備えていることを特徴とする。
電型の真性素子領域、及び素子分離領域が形成された半
導体基板と、この半導体基板上に形成される第２導電型
の半導体層からなるベース層と、真性素子領域を覆うよ
うにベース層上に第１の絶縁膜及び耐酸化性絶縁膜を順
次積層した積層体と、この積層体及びベース層を覆うよ
うに形成される第２導電型の第１の導電体膜と、この第
１の導電体膜上に形成される第２の絶縁膜と、エミッタ
領域を形成するために、ベース層が露出するまで真性素
子領域上の、第２の絶縁膜、第１の導電体膜、及び積層
体を開口することによって設けられる開口部と、この開
口部の側面に形成される第３の絶縁膜からなる側壁と、
開口部の底面のベース層中に形成される第１導電型のエ
ミッタ領域と、を備えていることを特徴とする。
【００１１】
【作用】上述のように構成された第１の発明の半導体装
置の製造方法によれば、ベース電極となる第１の導電体
膜の側面にくぼみが設けられることによりその開口幅が
第１の絶縁膜の開口幅よりも大きく形成されて、第１の
絶縁膜の開口部にコレクタ領域となる単結晶シリコン膜
が埋込まれ、そしてベース層となる半導体層が、単結晶
シリコン膜上及び第１の導電体膜の側面に形成される。
これにより第１の導電体膜と単結晶シリコン膜との間の
平均距離が従来の場合に比べて長くすることが可能とな
って、第１の導電体膜から半導体層を介して単結晶シリ
コン膜に第２導電型の不純物が拡散するのを抑制でき
る。
置の製造方法によれば、ベース電極となる第１の導電体
膜の側面にくぼみが設けられることによりその開口幅が
第１の絶縁膜の開口幅よりも大きく形成されて、第１の
絶縁膜の開口部にコレクタ領域となる単結晶シリコン膜
が埋込まれ、そしてベース層となる半導体層が、単結晶
シリコン膜上及び第１の導電体膜の側面に形成される。
これにより第１の導電体膜と単結晶シリコン膜との間の
平均距離が従来の場合に比べて長くすることが可能とな
って、第１の導電体膜から半導体層を介して単結晶シリ
コン膜に第２導電型の不純物が拡散するのを抑制でき
る。
【００１２】したがって、コレクタベース容量を大幅に
減少させることが可能となり、遮断周波数を大きく向上
させて高速かつ高性能の半導体装置を得ることができ
る。
減少させることが可能となり、遮断周波数を大きく向上
させて高速かつ高性能の半導体装置を得ることができ
る。
【００１３】又上述のように構成された第２の発明の半
導体装置によれば、ベース電極となる第１の導電体膜の
開口幅が第１の絶縁膜の開口幅よりも大きく形成され
て、第１の絶縁膜の開口部にコレクタ領域となる単結晶
シリコン膜が埋込まれ、そしてベース層となる半導体層
が、単結晶シリコン膜上及び第１の導電体膜の側面に形
成されている。これにより第１の導電体膜と単結晶シリ
コン膜との間の平均距離が従来の場合に比べて長くする
ことが可能となって、第１の導電体膜から半導体層を介
して単結晶シリコン膜に第２導電型の不純物が拡散する
のを抑制できる。
導体装置によれば、ベース電極となる第１の導電体膜の
開口幅が第１の絶縁膜の開口幅よりも大きく形成され
て、第１の絶縁膜の開口部にコレクタ領域となる単結晶
シリコン膜が埋込まれ、そしてベース層となる半導体層
が、単結晶シリコン膜上及び第１の導電体膜の側面に形
成されている。これにより第１の導電体膜と単結晶シリ
コン膜との間の平均距離が従来の場合に比べて長くする
ことが可能となって、第１の導電体膜から半導体層を介
して単結晶シリコン膜に第２導電型の不純物が拡散する
のを抑制できる。
【００１４】したがって、コレクタベース容量を大幅に
減少させることが可能となり、遮断周波数を大きく向上
させて高速かつ高性能の半導体装置を得ることができ
る。
減少させることが可能となり、遮断周波数を大きく向上
させて高速かつ高性能の半導体装置を得ることができ
る。
【００１５】又上述のように構成された第３の発明の半
導体装置の製造方法によれば、ベース層上に積層体がコ
レクタ領域となる真性素子領域を覆うようにして形成さ
れ、更にこの積層体とベース層を覆うようにしてベース
電極となる第１導電体膜が形成される。これにより第１
導電体膜からベース層を介して真性素子領域への第２導
電型の不純物の拡散を抑制できる。したがってコレクタ
ベース容量を大幅に減少させることが可能となり、遮断
周波数を大きく向上させて高速かつ高性能の半導体装置
を得ることができる。
導体装置の製造方法によれば、ベース層上に積層体がコ
レクタ領域となる真性素子領域を覆うようにして形成さ
れ、更にこの積層体とベース層を覆うようにしてベース
電極となる第１導電体膜が形成される。これにより第１
導電体膜からベース層を介して真性素子領域への第２導
電型の不純物の拡散を抑制できる。したがってコレクタ
ベース容量を大幅に減少させることが可能となり、遮断
周波数を大きく向上させて高速かつ高性能の半導体装置
を得ることができる。
【００１６】又上述のように構成された第４の発明の半
導体装置によれば、ベース層上に積層体がコレクタ領域
となる真性素子領域を覆うようにして形成されており、
更にこの積層体とベース層を覆うようにしてベース電極
となる第１導電体膜が形成されている。これにより第１
導電体膜からベース層を介して真性素子領域への第２導
電型の不純物の拡散を抑制できる。したがってコレクタ
ベース容量を大幅に減少させることが可能となり、遮断
周波数を大きく向上させて高速かつ高性能の半導体装置
を得ることができる。
導体装置によれば、ベース層上に積層体がコレクタ領域
となる真性素子領域を覆うようにして形成されており、
更にこの積層体とベース層を覆うようにしてベース電極
となる第１導電体膜が形成されている。これにより第１
導電体膜からベース層を介して真性素子領域への第２導
電型の不純物の拡散を抑制できる。したがってコレクタ
ベース容量を大幅に減少させることが可能となり、遮断
周波数を大きく向上させて高速かつ高性能の半導体装置
を得ることができる。
【００１７】
【実施例】第１の発明による半導体装置の製造方法の一
実施例を図１乃至図２を参照して説明する。図１及び図
２は本実施例によって製造される半導体装置の製造工程
を示す断面図である。
実施例を図１乃至図２を参照して説明する。図１及び図
２は本実施例によって製造される半導体装置の製造工程
を示す断面図である。
【００１８】まずＰ型シリコン基板１上にＮ型の高濃度
不純物を含んでいる高濃度不純物層２を形成し、その後
トレンチ技術及び酸化膜選択埋込み技術を用いて素子間
分離としての酸化膜からなるトレンチ領域４を形成する
（図１（ａ）参照）。次にＣＶＤ法を用いて厚さ５００
nm程度のＣＶＤ酸化膜５を基板全面に形成し、その後ポ
リシリコン膜６を厚さ４００nm程度基板全面に成長させ
る。そして、多結晶シリコン膜６に例えばボロンをドー
ズ量が５０KeV 、１．０×１０16cm-2の条件でイオン注
入し、その後ＣＶＤ法を用いてＣＶＤ酸化膜７を堆積す
る（図１（ａ）参照）。そして例えば９００℃で３０分
間程度のアニールを施した後、例えばアルミニウムから
なる厚さ１００nm程度の金属膜８を形成する（図１
（ａ）参照）。次に、後にエミッタベース領域となる領
域上の、金属膜８、ＣＶＤ酸化膜７、ポリシリコン膜６
及びＣＶＤ酸化膜５を、基板１上の高濃度不純物層２が
露出するまで異方性エッチング技術を用いて除去し、開
口幅が１μｍ程度の開口部９を形成する（図１（ａ）参
照）。
不純物を含んでいる高濃度不純物層２を形成し、その後
トレンチ技術及び酸化膜選択埋込み技術を用いて素子間
分離としての酸化膜からなるトレンチ領域４を形成する
（図１（ａ）参照）。次にＣＶＤ法を用いて厚さ５００
nm程度のＣＶＤ酸化膜５を基板全面に形成し、その後ポ
リシリコン膜６を厚さ４００nm程度基板全面に成長させ
る。そして、多結晶シリコン膜６に例えばボロンをドー
ズ量が５０KeV 、１．０×１０16cm-2の条件でイオン注
入し、その後ＣＶＤ法を用いてＣＶＤ酸化膜７を堆積す
る（図１（ａ）参照）。そして例えば９００℃で３０分
間程度のアニールを施した後、例えばアルミニウムから
なる厚さ１００nm程度の金属膜８を形成する（図１
（ａ）参照）。次に、後にエミッタベース領域となる領
域上の、金属膜８、ＣＶＤ酸化膜７、ポリシリコン膜６
及びＣＶＤ酸化膜５を、基板１上の高濃度不純物層２が
露出するまで異方性エッチング技術を用いて除去し、開
口幅が１μｍ程度の開口部９を形成する（図１（ａ）参
照）。
【００１９】次に等方性の反応性プラズマエッチングに
よって開口部の側面及び底面に各々露出しているポリシ
リコン膜６及び高濃度不純物層２を１５０nm程度エッチ
ング除去する。すると、開口部９の側面の露出してい
る、ポリシリコン膜６及び高濃度不純物層２の部分に深
さが１５０nm程度のくぼみ（図示せず）が形成される。
その後ＣＶＤ法を用いてＣＶＤ酸化膜１０を全面に被着
した後、開口部９の側面に形成された上記くぼみ部分に
のみＣＶＤ酸化膜１０が残るように反応性イオンエッチ
ングを用いて他の部分のＣＶＤ酸化膜１０をエッチング
除去する（図１（ｂ）参照）。
よって開口部の側面及び底面に各々露出しているポリシ
リコン膜６及び高濃度不純物層２を１５０nm程度エッチ
ング除去する。すると、開口部９の側面の露出してい
る、ポリシリコン膜６及び高濃度不純物層２の部分に深
さが１５０nm程度のくぼみ（図示せず）が形成される。
その後ＣＶＤ法を用いてＣＶＤ酸化膜１０を全面に被着
した後、開口部９の側面に形成された上記くぼみ部分に
のみＣＶＤ酸化膜１０が残るように反応性イオンエッチ
ングを用いて他の部分のＣＶＤ酸化膜１０をエッチング
除去する（図１（ｂ）参照）。
【００２０】次に開口部９の底面に露出した高濃度不純
物層２上のみに、低濃度（ほぼ１．０×１０16cm-3程
度）にＮ型にドープされた単結晶シリコンエピタキシャ
ル層１１を、その厚さがＣＶＤ酸化膜５の厚さに上記く
ぼみの深さを加えた値にほぼ等しくなるまで成長させる
（図１（ｃ）参照）。すなわち、エピタキシャル層１１
の上面はＣＶＤ酸化膜５の上面とほぼ同じ高さとなる。
なお、この時Ｎ型の高濃度不純物層２はコレクタコンタ
クト（図示せず）に接続されているため、低濃度エピタ
キシャル層１１はコレクタの一部を形成している。その
後、例えばＮＨ4 Ｆ溶液に浸漬することにより開口部９
の側面のくぼみに残されたＣＶＤ酸化膜１０を除去する
（図１（ｃ）参照）。この時開口部９の側面に露出して
いる、ＣＶＤ酸化膜７の一部分も除去される。その後例
えば硫酸過酸化水素混合液に浸漬することによりアルミ
ニウム膜８を除去する（図１（ｃ）参照）。
物層２上のみに、低濃度（ほぼ１．０×１０16cm-3程
度）にＮ型にドープされた単結晶シリコンエピタキシャ
ル層１１を、その厚さがＣＶＤ酸化膜５の厚さに上記く
ぼみの深さを加えた値にほぼ等しくなるまで成長させる
（図１（ｃ）参照）。すなわち、エピタキシャル層１１
の上面はＣＶＤ酸化膜５の上面とほぼ同じ高さとなる。
なお、この時Ｎ型の高濃度不純物層２はコレクタコンタ
クト（図示せず）に接続されているため、低濃度エピタ
キシャル層１１はコレクタの一部を形成している。その
後、例えばＮＨ4 Ｆ溶液に浸漬することにより開口部９
の側面のくぼみに残されたＣＶＤ酸化膜１０を除去する
（図１（ｃ）参照）。この時開口部９の側面に露出して
いる、ＣＶＤ酸化膜７の一部分も除去される。その後例
えば硫酸過酸化水素混合液に浸漬することによりアルミ
ニウム膜８を除去する（図１（ｃ）参照）。
【００２１】次に開口部９の側面に露出しているポリシ
リコン膜６及び開口部９の底面に露出しているエピタキ
シャル層１１上にのみ選択的にエピタキシャル成長によ
り厚さ１００nm程度の、高濃度（５×１０18cm-3程度）
にボロンが添加されたＳｉＧｅからなるＳｉＧｅ層１２
を形成する（図２（ａ）参照）。
リコン膜６及び開口部９の底面に露出しているエピタキ
シャル層１１上にのみ選択的にエピタキシャル成長によ
り厚さ１００nm程度の、高濃度（５×１０18cm-3程度）
にボロンが添加されたＳｉＧｅからなるＳｉＧｅ層１２
を形成する（図２（ａ）参照）。
【００２２】続いてＣＶＤ法を用いて厚さが２００nm程
度のＣＶＤ酸化膜１３を基板全面に被着し、反応性イオ
ンエッチングを用いてエッチングすることにより開口部
９の側面にのみＣＶＤ酸化膜１３を残す（図２（ｂ）参
照）。その後厚さが２００nm程度のポリシリコン膜１４
を形成し、このポリシリコン膜１４に砒素をドーズ量５
０KeV 、１．０×１０16cm-2の条件でイオン注入し、更
に所望の熱処理を施すことによって、ポリシリコン膜１
４に添加された砒素をエピタキシャル層１２に拡散さ
せ、これによりＮ型のエミッタ領域１５を形成するとと
もに内部ベース領域を形成する（図２（ｃ）参照）。続
いて基板全面に例えばアルミニウムからなる金属膜を堆
積した後、パターニングを行って配線層を形成し、バイ
ポーラトランジスタを形成する（図示せず）。
度のＣＶＤ酸化膜１３を基板全面に被着し、反応性イオ
ンエッチングを用いてエッチングすることにより開口部
９の側面にのみＣＶＤ酸化膜１３を残す（図２（ｂ）参
照）。その後厚さが２００nm程度のポリシリコン膜１４
を形成し、このポリシリコン膜１４に砒素をドーズ量５
０KeV 、１．０×１０16cm-2の条件でイオン注入し、更
に所望の熱処理を施すことによって、ポリシリコン膜１
４に添加された砒素をエピタキシャル層１２に拡散さ
せ、これによりＮ型のエミッタ領域１５を形成するとと
もに内部ベース領域を形成する（図２（ｃ）参照）。続
いて基板全面に例えばアルミニウムからなる金属膜を堆
積した後、パターニングを行って配線層を形成し、バイ
ポーラトランジスタを形成する（図示せず）。
【００２３】このようにして形成されるバイポーラトラ
ンジスタにおいては、ポリシリコン層６とシリコンエピ
タキシャル層１１との間の平均距離が従来のバイポーラ
トランジスタのそれに比べて長いため、エピタキシャル
層１１に外部ベース拡散層が形成されにくくなり、これ
によりコレクタベース接合容量が大幅に減少してトラン
ジスタの遮断周波数が大きく向上し、高速高性能のバイ
ポーラトランジスタを得ることができる。
ンジスタにおいては、ポリシリコン層６とシリコンエピ
タキシャル層１１との間の平均距離が従来のバイポーラ
トランジスタのそれに比べて長いため、エピタキシャル
層１１に外部ベース拡散層が形成されにくくなり、これ
によりコレクタベース接合容量が大幅に減少してトラン
ジスタの遮断周波数が大きく向上し、高速高性能のバイ
ポーラトランジスタを得ることができる。
【００２４】なお、外部ベースと、ポリシリコン膜６
と、内部ベースとのリンクは、高濃度にボロンが添加さ
れたＳｉＧｅ層１２が行う。
と、内部ベースとのリンクは、高濃度にボロンが添加さ
れたＳｉＧｅ層１２が行う。
【００２５】なお上記実施例においては、エピタキシャ
ル層１２をＳｉＧｅからなる材料で形成したが、シリコ
ンよりバンドギャップの小さいヘテロ材料を用いても良
い。
ル層１２をＳｉＧｅからなる材料で形成したが、シリコ
ンよりバンドギャップの小さいヘテロ材料を用いても良
い。
【００２６】次に第２の発明による半導体装置の一実施
例を断面図を図２（ｃ）に示す。この実施例の半導体装
置は、Ｐ型シリコン基板１上に、Ｎ型の高濃度不純物層
２及び素子間分離としてのトレンチ領域４が形成されて
いる。そして、ＣＶＤ酸化膜５、ボロンをドープしたポ
リシリコン膜６、及びＣＶＤ酸化膜７が順次積層されて
いる。これらの積層膜中に、高濃度不純物層２と接続す
るために開口部が設けられ、この開口部の開口幅は、ポ
リシリコン膜６の方がＣＶＤ酸化膜５よりも大きい。そ
して、ＣＶＤ酸化膜５の開口部分に、低濃度のＮ型の不
純物がドープされた単結晶シリコンのエピタキシャル層
１１が形成されている。そして、このエピタキシャル層
１１上及びポリシリコン膜６の側面に高濃度にボロンが
ドープされたＳｉＧｅからなる半導体層１２が形成さ
れ、更に上記開口部の側面にＣＶＤ酸化膜からなる側壁
１３が形成されている。そして、ＣＶＤ酸化膜７，１３
及びＳｉＧｅ層１２を覆うように高濃度に砒素がドープ
されたポリシリコン層１４が形成され、このポリシリコ
ン膜１４から不純物である砒素をＳｉＧｅ層１２に拡散
させることによってエミッタ領域を形成する。
例を断面図を図２（ｃ）に示す。この実施例の半導体装
置は、Ｐ型シリコン基板１上に、Ｎ型の高濃度不純物層
２及び素子間分離としてのトレンチ領域４が形成されて
いる。そして、ＣＶＤ酸化膜５、ボロンをドープしたポ
リシリコン膜６、及びＣＶＤ酸化膜７が順次積層されて
いる。これらの積層膜中に、高濃度不純物層２と接続す
るために開口部が設けられ、この開口部の開口幅は、ポ
リシリコン膜６の方がＣＶＤ酸化膜５よりも大きい。そ
して、ＣＶＤ酸化膜５の開口部分に、低濃度のＮ型の不
純物がドープされた単結晶シリコンのエピタキシャル層
１１が形成されている。そして、このエピタキシャル層
１１上及びポリシリコン膜６の側面に高濃度にボロンが
ドープされたＳｉＧｅからなる半導体層１２が形成さ
れ、更に上記開口部の側面にＣＶＤ酸化膜からなる側壁
１３が形成されている。そして、ＣＶＤ酸化膜７，１３
及びＳｉＧｅ層１２を覆うように高濃度に砒素がドープ
されたポリシリコン層１４が形成され、このポリシリコ
ン膜１４から不純物である砒素をＳｉＧｅ層１２に拡散
させることによってエミッタ領域を形成する。
【００２７】このようにして構成された本実施例の半導
体装置は、第１の発明の製造された半導体装置と同様の
効果を有している。
体装置は、第１の発明の製造された半導体装置と同様の
効果を有している。
【００２８】次に第３の発明による半導体装置の製造方
法の一実施例を図３乃至図４を参照して説明する。図３
及び図４は本実施例によって製造される半導体装置の製
造工程を示す断面図である。
法の一実施例を図３乃至図４を参照して説明する。図３
及び図４は本実施例によって製造される半導体装置の製
造工程を示す断面図である。
【００２９】まず、Ｐ型シリコン基板２１上にＮ型の高
濃度不純物を含んだ高濃度不純物層２２を形成し、更に
その上にＮ型の比較的低濃度（ほぼ１．０×１０16cm-3
程度）のエピタキシャル層２３を気相成長法を用いて形
成した後、トレンチ技術及び酸化膜選択埋込み技術を用
いて素子間分離としてのトレンチ領域２４、及び酸化膜
２４ａを形成する（図３（ａ）参照）。この分離酸化膜
２４ａは真性素子領域２３ａとコレクタコンタクト部
（図示せず）とを分離する電極間分離領域に形成され
る。又高濃度不純物層２２はコレクタコンタクト（図示
せず）に接続されているため、エピタキシャル層２３は
コレクタの一部を形成している。
濃度不純物を含んだ高濃度不純物層２２を形成し、更に
その上にＮ型の比較的低濃度（ほぼ１．０×１０16cm-3
程度）のエピタキシャル層２３を気相成長法を用いて形
成した後、トレンチ技術及び酸化膜選択埋込み技術を用
いて素子間分離としてのトレンチ領域２４、及び酸化膜
２４ａを形成する（図３（ａ）参照）。この分離酸化膜
２４ａは真性素子領域２３ａとコレクタコンタクト部
（図示せず）とを分離する電極間分離領域に形成され
る。又高濃度不純物層２２はコレクタコンタクト（図示
せず）に接続されているため、エピタキシャル層２３は
コレクタの一部を形成している。
【００３０】次にシリコン基板２１の全面にエピタキシ
ャル成長により厚さ１００nm程度の、高濃度（ほぼ５×
１０18cm-3程度）にボロンが添加されたＳｉＧｅ層２５
を形成し、更にその上にＣＶＤ法を用いて絶縁膜として
厚さが５０nm程度のＣＶＤ酸化膜２６と、耐酸化性絶縁
膜として厚さが１００nm程度のシリコン窒化膜（Ｓｉ3
Ｎ4 膜）９を形成する。次いで反応性プラズマエッチン
グを用いて真性素子領域２３ａ以外の領域の窒化膜２７
を下地のＣＶＤ酸化膜２６が露出するまで除去する。こ
の時、残った窒化膜２７は真性素子領域２３ａを覆って
いる。次にこの残っている窒化膜２７をマスクにして例
えばＮＨ4 Ｆ溶液を用いて、真性素子領域２３ａ以外の
領域の酸化膜を下地のＳｉＧｅ層２５が露出するまでエ
ッチング除去する。その後全面に厚さが４００nm程度の
ポリシリコン膜２８を形成する（図３（ａ）参照）。そ
して、ポリシリコン膜２８にボロンをドーズ量５０KeV
、１×１０16cm-2の条件でイオン注入する（図３
（ａ）参照）。
ャル成長により厚さ１００nm程度の、高濃度（ほぼ５×
１０18cm-3程度）にボロンが添加されたＳｉＧｅ層２５
を形成し、更にその上にＣＶＤ法を用いて絶縁膜として
厚さが５０nm程度のＣＶＤ酸化膜２６と、耐酸化性絶縁
膜として厚さが１００nm程度のシリコン窒化膜（Ｓｉ3
Ｎ4 膜）９を形成する。次いで反応性プラズマエッチン
グを用いて真性素子領域２３ａ以外の領域の窒化膜２７
を下地のＣＶＤ酸化膜２６が露出するまで除去する。こ
の時、残った窒化膜２７は真性素子領域２３ａを覆って
いる。次にこの残っている窒化膜２７をマスクにして例
えばＮＨ4 Ｆ溶液を用いて、真性素子領域２３ａ以外の
領域の酸化膜を下地のＳｉＧｅ層２５が露出するまでエ
ッチング除去する。その後全面に厚さが４００nm程度の
ポリシリコン膜２８を形成する（図３（ａ）参照）。そ
して、ポリシリコン膜２８にボロンをドーズ量５０KeV
、１×１０16cm-2の条件でイオン注入する（図３
（ａ）参照）。
【００３１】次にポリシリコン膜２８上に、ＣＶＤ法を
用いて厚さが３００nm程度のＣＶＤ酸化膜２９を形成
し、その後エミッタ拡散領域に対応する領域上の、ＣＶ
Ｄ酸化膜２９、ポリシリコン膜２８、窒化膜２７、及び
ＣＶＤ酸化膜２６を、下地のＳｉＧｅ層２５が露出する
まで異方性エッチングを用いてエッチング除去し、開口
幅が１μｍ程度の開口部３０を形成する（図３（ｂ）参
照）。
用いて厚さが３００nm程度のＣＶＤ酸化膜２９を形成
し、その後エミッタ拡散領域に対応する領域上の、ＣＶ
Ｄ酸化膜２９、ポリシリコン膜２８、窒化膜２７、及び
ＣＶＤ酸化膜２６を、下地のＳｉＧｅ層２５が露出する
まで異方性エッチングを用いてエッチング除去し、開口
幅が１μｍ程度の開口部３０を形成する（図３（ｂ）参
照）。
【００３２】続いてＣＶＤ法によりＣＶＤ酸化膜３１を
全面被着した後、開口部３０の側面にのみＣＶＤ酸化膜
３１が残るように異方性エッチングを用いて他の部分の
ＣＶＤ酸化膜３１をエッチング除去する（図４（ａ）参
照）。次に厚さが２００nm程度のポリシリコン膜３２を
全面に被着し、このポリシリコン膜３２に砒素をドーズ
量５０KeV 、１×１０16cm-2の条件でイオン注入した
後、所望の熱処理を施すことによりポリシリコン膜３２
に注入された砒素をＳｉＧｅからなるエピタキシャル層
２５に拡散させてＮ型のエミッタ領域を形成するととも
に内部ベース領域を形成する（図４（ｂ）参照）その後
基板全面に例えばアルミニウムからなる金属膜を被着
し、この金属膜をパターニングして配線層を形成してバ
イポーラトランジスタを形成する（図示せず）。
全面被着した後、開口部３０の側面にのみＣＶＤ酸化膜
３１が残るように異方性エッチングを用いて他の部分の
ＣＶＤ酸化膜３１をエッチング除去する（図４（ａ）参
照）。次に厚さが２００nm程度のポリシリコン膜３２を
全面に被着し、このポリシリコン膜３２に砒素をドーズ
量５０KeV 、１×１０16cm-2の条件でイオン注入した
後、所望の熱処理を施すことによりポリシリコン膜３２
に注入された砒素をＳｉＧｅからなるエピタキシャル層
２５に拡散させてＮ型のエミッタ領域を形成するととも
に内部ベース領域を形成する（図４（ｂ）参照）その後
基板全面に例えばアルミニウムからなる金属膜を被着
し、この金属膜をパターニングして配線層を形成してバ
イポーラトランジスタを形成する（図示せず）。
【００３３】上述のようにして形成されるバイポーラト
ランジスタにおいては、窒化膜２７及びＣＶＤ酸化膜２
６が完全に真性素子領域２３ａを覆っていることによ
り、その後の熱処理によるポリシリコン膜２８から真性
素子領域２３ａへのボロンの拡散が無くなり、外部ベー
ス拡散層は形成されない。すなわち、エッチングストッ
パとしての窒化膜２７に更にボロンの拡散を防止する役
目をも担わせている。これによってコレクタベース接合
容量が大幅に減少してバイポーラトランジスタの遮断周
波数を大きく向上させることが可能となり、高速なバイ
ポーラトランジスタを得ることができる。
ランジスタにおいては、窒化膜２７及びＣＶＤ酸化膜２
６が完全に真性素子領域２３ａを覆っていることによ
り、その後の熱処理によるポリシリコン膜２８から真性
素子領域２３ａへのボロンの拡散が無くなり、外部ベー
ス拡散層は形成されない。すなわち、エッチングストッ
パとしての窒化膜２７に更にボロンの拡散を防止する役
目をも担わせている。これによってコレクタベース接合
容量が大幅に減少してバイポーラトランジスタの遮断周
波数を大きく向上させることが可能となり、高速なバイ
ポーラトランジスタを得ることができる。
【００３４】なお、外部ベースのポリシリコン膜２８と
内部ベースのリンクは高濃度にボロンが添加されたエピ
タキシャル層２５が行う。一般に同時ドープ非選択エピ
タキシャル技術を用いた場合シリコン上よりも酸化膜上
で不純物（本実施例ではボロン）は高濃度になる傾向が
あるため、エピタキシャル層２５中のボロン濃度は内部
ベース領域中（開口部３０の直下）で合わせこんでおけ
ば十分に外部ベースとのリンクは確保できる。逆に言え
ば、リンクを確保するためには、トランジスタ特性が劣
化するほどボロンを高濃度にドープする必要がないこと
になる。
内部ベースのリンクは高濃度にボロンが添加されたエピ
タキシャル層２５が行う。一般に同時ドープ非選択エピ
タキシャル技術を用いた場合シリコン上よりも酸化膜上
で不純物（本実施例ではボロン）は高濃度になる傾向が
あるため、エピタキシャル層２５中のボロン濃度は内部
ベース領域中（開口部３０の直下）で合わせこんでおけ
ば十分に外部ベースとのリンクは確保できる。逆に言え
ば、リンクを確保するためには、トランジスタ特性が劣
化するほどボロンを高濃度にドープする必要がないこと
になる。
【００３５】なお、上記実施例においては、エピタキシ
ャル層２５を、高濃度にボロンが添加されたＳｉＧｅか
らなる材料で形成したが、シリコンよりバンドギャップ
の小さいヘテロ材料を用いても良い。
ャル層２５を、高濃度にボロンが添加されたＳｉＧｅか
らなる材料で形成したが、シリコンよりバンドギャップ
の小さいヘテロ材料を用いても良い。
【００３６】次に第４の発明による半導体装置の一実施
例の断面図を図４（ｂ）に示す。この実施例の半導体装
置は、Ｐ型シリコン基板２１上にＮ型の高濃度不純物層
２２、Ｎ型の比較的低濃度のエピタキシャル層２３が形
成されているとともに、酸化膜からなる素子分離領域２
４及び電極間分離領域２４ａが形成されている。なお、
電極間分離領域２４ａは真性素子領域２３ａとコレクタ
コンタクト部（図示せず）とを分離するものである。
例の断面図を図４（ｂ）に示す。この実施例の半導体装
置は、Ｐ型シリコン基板２１上にＮ型の高濃度不純物層
２２、Ｎ型の比較的低濃度のエピタキシャル層２３が形
成されているとともに、酸化膜からなる素子分離領域２
４及び電極間分離領域２４ａが形成されている。なお、
電極間分離領域２４ａは真性素子領域２３ａとコレクタ
コンタクト部（図示せず）とを分離するものである。
【００３７】又、高濃度にボロンが添加されたＳｉＧｅ
層２５が真性素子領域２３ａ、素子分離領域２４、及び
電極間分離領域２４ａを覆うように形成されている。そ
してＣＶＤ酸化膜２６及びＳｉ3 Ｎ4 膜２７からなる積
層体が、真性素子領域２３ａを覆うようにＳｉＧｅ層２
５上に形成され、更に上記積層体及びＳｉＧｅ層２５を
覆うように、ボロンが添加されたポリシリコン膜２８及
びＣＶＤ酸化膜２９が積層されている。そしてＳｉＧｅ
層２５が露出するまで真性素子領域２３ａ上の、ＣＶＤ
酸化膜２９、ポリシリコン膜２８、Ｓｉ3 Ｎ4 膜２７、
及びＣＶＤ酸化膜２６に開口部が設けられ、この開口部
の側面にＣＶＤ酸化膜からなる側壁３１が設けられてい
る。又、開口部の底面のＳｉＧｅ層２５中にＮ型のエミ
ッタ領域３３が形成され、このエミッタ領域３３と接続
されるエミッタ電極となるＮ型のポリシリコン膜３２が
上記開口部を埋めるように形成されている。
層２５が真性素子領域２３ａ、素子分離領域２４、及び
電極間分離領域２４ａを覆うように形成されている。そ
してＣＶＤ酸化膜２６及びＳｉ3 Ｎ4 膜２７からなる積
層体が、真性素子領域２３ａを覆うようにＳｉＧｅ層２
５上に形成され、更に上記積層体及びＳｉＧｅ層２５を
覆うように、ボロンが添加されたポリシリコン膜２８及
びＣＶＤ酸化膜２９が積層されている。そしてＳｉＧｅ
層２５が露出するまで真性素子領域２３ａ上の、ＣＶＤ
酸化膜２９、ポリシリコン膜２８、Ｓｉ3 Ｎ4 膜２７、
及びＣＶＤ酸化膜２６に開口部が設けられ、この開口部
の側面にＣＶＤ酸化膜からなる側壁３１が設けられてい
る。又、開口部の底面のＳｉＧｅ層２５中にＮ型のエミ
ッタ領域３３が形成され、このエミッタ領域３３と接続
されるエミッタ電極となるＮ型のポリシリコン膜３２が
上記開口部を埋めるように形成されている。
【００３８】この実施例の半導体装置は第３の発明の製
造方法によって製造される半導体装置と同様の効果を有
していることは云うまでもない。
造方法によって製造される半導体装置と同様の効果を有
していることは云うまでもない。
【００３９】なお、以上説明した実施例ではＮＰＮ型の
バイポーラトランジスタについて説明したが、ＰＮＰ型
のバイポーラトランジスタについても同様にして高速か
つ高性能なものとすることができる。
バイポーラトランジスタについて説明したが、ＰＮＰ型
のバイポーラトランジスタについても同様にして高速か
つ高性能なものとすることができる。
【００４０】
【発明の効果】本発明によれば、高速かつ高性能の半導
体装置を得ることができる。
体装置を得ることができる。
【図１】第１の発明によって製造される半導体装置の工
程断面図。
程断面図。
【図２】第１の発明によって製造される半導体装置の工
程断面図。
程断面図。
【図３】第３の発明によって製造される半導体装置の工
程断面図。
程断面図。
【図４】第３の発明によって製造される半導体装置の工
程断面図。
程断面図。
【図５】従来の製造方法を示す工程断面図。
１ シリコン基板（Ｐ型） ２ 高濃度不純物層（Ｎ型） ４ 素子分離領域 ５ ＣＶＤ酸化膜 ６ ポリシリコン膜（Ｐ型） ７ ＣＶＤ酸化膜 ９ 開口部 １１ エピタキシャル層（Ｎ型） １２ ＳｉＧｅ層（Ｐ型） １３ ＣＶＤ酸化膜 １４ ポリシリコン膜（Ｎ型） １５ エミッタ領域
【手続補正書】
【提出日】平成４年３月１９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】図５を参照してバイポーラトランジスタの
従来の製造方法を説明する。先ずＰ型シリコン基板１０
１上にＮ＋不純物層１０２を介してＮ型エピタキシャル
層１０３を形成する（図５（ａ）参照）。その後トレン
チ技術及び酸化膜選択埋込技術を用いて素子間分離とし
ての酸化膜４を形成する（図５（ａ）参照）。次に、素
子領域表面に、ボロンを含む例えばＳｉＧｅからなる層
１０５をエピタキシャル成長させた後、全面に酸化膜１
０６と耐酸化性マスクとなる窒化膜（Ｓｉ３Ｎ４膜）１
０７を堆積させ、フォトエッチング技術を用いてエミッ
タベース形成予定領域上に窒化膜１０７と酸化膜１０６
を残置させる（図５（ａ）参照）。その後ポリシリコン
膜１０８を堆積し、このポリシリコン膜１０８にボロン
イオンを注入し、次いで全面にＣＶＤ法を用いて酸化膜
１０９を堆積させた後、エミッタベース形成予定領域上
のＳｉＧｅ層１０５が露出するまで、フォトエッチング
技術を用いてＣＶＤ酸化膜１０９、ポリシリコン膜１０
８、窒化膜１０７、及び酸化膜１０６を開口して開口部
を設ける（図５（ａ）参照）。なお、この開口部を設け
る他の方法としては、まず窒化膜１０７が露出するまで
フォトエッチング技術を用いてＣＶＤ酸化膜１０９及び
ポリシリコン膜１０８を開口し、その後、露出した窒化
膜１０７を加熱リン酸等により溶液エッチングし、酸化
膜１０６を露出させ、この露出した酸化膜１０６をＮＨ
４Ｆ溶液等の溶液エッチングによりＳｉＧｅ層１０５が
露出するまでエッチングすることによって行っても良
い。
従来の製造方法を説明する。先ずＰ型シリコン基板１０
１上にＮ＋不純物層１０２を介してＮ型エピタキシャル
層１０３を形成する（図５（ａ）参照）。その後トレン
チ技術及び酸化膜選択埋込技術を用いて素子間分離とし
ての酸化膜４を形成する（図５（ａ）参照）。次に、素
子領域表面に、ボロンを含む例えばＳｉＧｅからなる層
１０５をエピタキシャル成長させた後、全面に酸化膜１
０６と耐酸化性マスクとなる窒化膜（Ｓｉ３Ｎ４膜）１
０７を堆積させ、フォトエッチング技術を用いてエミッ
タベース形成予定領域上に窒化膜１０７と酸化膜１０６
を残置させる（図５（ａ）参照）。その後ポリシリコン
膜１０８を堆積し、このポリシリコン膜１０８にボロン
イオンを注入し、次いで全面にＣＶＤ法を用いて酸化膜
１０９を堆積させた後、エミッタベース形成予定領域上
のＳｉＧｅ層１０５が露出するまで、フォトエッチング
技術を用いてＣＶＤ酸化膜１０９、ポリシリコン膜１０
８、窒化膜１０７、及び酸化膜１０６を開口して開口部
を設ける（図５（ａ）参照）。なお、この開口部を設け
る他の方法としては、まず窒化膜１０７が露出するまで
フォトエッチング技術を用いてＣＶＤ酸化膜１０９及び
ポリシリコン膜１０８を開口し、その後、露出した窒化
膜１０７を加熱リン酸等により溶液エッチングし、酸化
膜１０６を露出させ、この露出した酸化膜１０６をＮＨ
４Ｆ溶液等の溶液エッチングによりＳｉＧｅ層１０５が
露出するまでエッチングすることによって行っても良
い。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】次にポリシリコン膜２８上に、ＣＶＤ法を
用いて厚さが３００ｎｍ程度のＣＶＤ酸化膜２９を形成
し、その後エミッタ拡散領域に対応する領域上の、ＣＶ
Ｄ酸化膜２９、ポリシリコン膜２８、窒化膜２７、及び
ＣＶＤ酸化膜２６を、下地のＳｉＧｅ層２５が露出する
まで異方性エッチングを用いてエッチング除去し、開口
幅が１μｍ程度の開口部３０を形成する（図３（ｂ）参
照）。なお、この開口部３０を設ける他の方法として
は、まず窒化膜２７が露出するまでフォトエッチング技
術を用いてＣＶＤ酸化膜２９及びポリシリコン膜２８を
開口し、その後、露出した窒化膜２７を加熱リン酸等に
より溶液エッチングし、ＣＶＤ酸化膜２６を露出させ、
この露出したＣＶＤ酸化膜２６をＮＨ４Ｆ溶液等の溶液
エッチングによりＳｉＧｅ層２５が露出するまでエッチ
ングすることによって行っても良い。
用いて厚さが３００ｎｍ程度のＣＶＤ酸化膜２９を形成
し、その後エミッタ拡散領域に対応する領域上の、ＣＶ
Ｄ酸化膜２９、ポリシリコン膜２８、窒化膜２７、及び
ＣＶＤ酸化膜２６を、下地のＳｉＧｅ層２５が露出する
まで異方性エッチングを用いてエッチング除去し、開口
幅が１μｍ程度の開口部３０を形成する（図３（ｂ）参
照）。なお、この開口部３０を設ける他の方法として
は、まず窒化膜２７が露出するまでフォトエッチング技
術を用いてＣＶＤ酸化膜２９及びポリシリコン膜２８を
開口し、その後、露出した窒化膜２７を加熱リン酸等に
より溶液エッチングし、ＣＶＤ酸化膜２６を露出させ、
この露出したＣＶＤ酸化膜２６をＮＨ４Ｆ溶液等の溶液
エッチングによりＳｉＧｅ層２５が露出するまでエッチ
ングすることによって行っても良い。
Claims (4)
- 【請求項１】第１導電型のコレクタ層と素子分離領域が
形成された半導体基板上に第１の絶縁膜、第２導電型の
第１の導電体膜、及び第２の絶縁膜、を順次積層する第
１の工程と、 エミッタベース形成用領域内の、前記第１の絶縁膜、第
１の導電体膜、及び第２の絶縁膜を前記半導体基板が露
出するまで除去することによって開口部を形成する第２
の工程と、 前記開口部の側面に露出している前記第１の導電体膜を
所定量エッチング除去し前記開口部の側面にくぼみを形
成する第３の工程と、 前記開口部の側面に形成されたくぼみを第３の絶縁膜で
埋める第４の工程と、 前記開口部の底面上に第１導電型の単結晶シリコンから
なるシリコン膜を、前記第１の絶縁膜の上面とほぼ同じ
高さとなるまで選択的に成長させる第５の工程と、 前記開口部の側面のくぼみに埋められた第３の絶縁膜を
除去する第６の工程と、 前記開口部の底面のシリコン膜上及び露出している第１
の導電体膜の側面に第２導電型の半導体層を選択的に形
成する第７の工程と、 前記開口部の側面に第４の絶縁膜からなる側壁を形成す
る第８の工程と、 前記半導体基板の全面に、第１導電型の第２の導電体膜
を形成する第９の工程と、 熱処理を行うことによって前記第２の導電体膜内の第１
導電型の不純物原子を前記半導体層に拡散させてエミッ
タ層を形成する第１０の工程と、 を備えていることを特徴とする半導体装置の製造方法。 - 【請求項２】第１導電型のコレクタ層及び素子分離領域
が形成された半導体基板と、 この半導体基板上に順次積層される、第１の絶縁膜、第
２導電型の第１の導電体膜、及び第２の絶縁膜からなる
積層体と、 エミッタ領域を形成するために前記積層体中に設けられ
て前記コレクタ層と接続するための開口部であって前記
第１の導電体膜の開口幅が前記第１の絶縁膜の開口幅よ
りも大きい開口部と、 この開口部の底面に形成されて前記第１の絶縁膜の上面
とほぼ同じ高さの上面を有する第１導電型の単結晶シリ
コン膜と、 前記開口部内の、前記単結晶シリコン膜の表面及び前記
第１の導電体膜の側面に形成される第２導電型の半導体
層と、 前記開口部の側面に形成される第３の絶縁膜からなる側
壁と、 前記開口部の底面の半導体層中に形成される第１導電型
のエミッタ領域と、 を備えていることを特徴とする半導体装置。 - 【請求項３】第１導電型のコレクタ層が形成された半導
体基板上の素子分離形成予定領域及び電極間分離形成予
定領域に第１の絶縁膜を埋込むことにより素子分離領域
及び電極間分離領域並びに真性素子領域を形成する第１
の工程と、 基板全面に第２導電型の半導体層からなるベース層を形
成する第２の工程と、 このベース層上に前記真性素子領域を覆うように第２の
絶縁膜及び耐酸化性絶縁膜を順次積層した積層体を形成
する第３の工程と、 前記ベース層及び前記積層体を覆う第２導電型の第１の
導電体膜を形成する第４の工程と、 前記第１の導電体膜上に第３の絶縁膜を形成した後、エ
ミッタ領域を形成するために前記ベース層が露出するま
で前記真性素子領域上の、前記第３の絶縁膜、第１の導
電体膜及び積層体を開口して開口部を設ける第５の工程
と、 前記開口部の側面に第４の絶縁膜からなる側壁を形成す
る第６の工程と、 半導体基板全面に第１導電型の第２の導電体膜を形成し
た後、第２の導電体膜から前記ベース層に第１導電型の
不純物を拡散させることによって前記ベース層中に第１
導電型のエミッタ領域を形成する第７の工程と、 を備えていることを特徴とする半導体装置の製造方法。 - 【請求項４】第１導電型の真性素子領域、及び素子分離
領域が形成された半導体基板と、 この半導体基板上に形成される第２導電型の半導体層か
らなるベース層と、 前記真性素子領域を覆うように前記ベース層上に第１の
絶縁膜及び耐酸化性絶縁膜を順次積層した積層体と、 この積層体及び前記ベース層を覆うように形成される第
２導電型の第１の導電体膜と、 この第１の導電体膜上に形成される第２の絶縁膜と、 エミッタ領域を形成するために、前記ベース層が露出す
るまで前記真性素子領域上の、前記第２の絶縁膜、第１
の導電体膜、及び積層体を開口することによって設けら
れる開口部と、 この開口部の側面に形成される第３の絶縁膜からなる側
壁と、 前記開口部の底面のベース層中に形成される第１導電型
のエミッタ領域と、 を備えていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03345455A JP3142336B2 (ja) | 1991-12-26 | 1991-12-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03345455A JP3142336B2 (ja) | 1991-12-26 | 1991-12-26 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175222A true JPH05175222A (ja) | 1993-07-13 |
| JP3142336B2 JP3142336B2 (ja) | 2001-03-07 |
Family
ID=18376712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03345455A Expired - Fee Related JP3142336B2 (ja) | 1991-12-26 | 1991-12-26 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3142336B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002033738A1 (fr) * | 2000-10-16 | 2002-04-25 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
| US6762106B2 (en) | 2002-04-01 | 2004-07-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6803642B2 (en) | 2001-12-06 | 2004-10-12 | International Business Machines Corporation | Bipolar device having non-uniform depth base-emitter junction |
| US8232156B2 (en) | 2010-11-04 | 2012-07-31 | International Business Machines Corporation | Vertical heterojunction bipolar transistors with reduced base-collector junction capacitance |
| CN113394276A (zh) * | 2020-03-12 | 2021-09-14 | 力晶积成电子制造股份有限公司 | 半导体元件及其制造方法 |
-
1991
- 1991-12-26 JP JP03345455A patent/JP3142336B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002033738A1 (fr) * | 2000-10-16 | 2002-04-25 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
| US6803642B2 (en) | 2001-12-06 | 2004-10-12 | International Business Machines Corporation | Bipolar device having non-uniform depth base-emitter junction |
| US6762106B2 (en) | 2002-04-01 | 2004-07-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US8232156B2 (en) | 2010-11-04 | 2012-07-31 | International Business Machines Corporation | Vertical heterojunction bipolar transistors with reduced base-collector junction capacitance |
| US8338863B2 (en) | 2010-11-04 | 2012-12-25 | International Business Machines Corporation | Vertical heterojunction bipolar transistors with reduced base-collector junction capacitance |
| CN113394276A (zh) * | 2020-03-12 | 2021-09-14 | 力晶积成电子制造股份有限公司 | 半导体元件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3142336B2 (ja) | 2001-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100244812B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6436781B2 (en) | High speed and low parasitic capacitance semiconductor device and method for fabricating the same | |
| JPH07118478B2 (ja) | 横方向トランジスタの製造方法 | |
| JPH0883805A (ja) | 半導体装置及びその製造方法 | |
| JPH02264437A (ja) | 半導体デバイスの製造方法 | |
| US5723378A (en) | Fabrication method of semiconductor device using epitaxial growth process | |
| JPH0793315B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| EP0430279A2 (en) | Si/SiGe heterojunction bipolar transistor utilizing advanced epitaxial deposition techniques and method of manufacture | |
| JPH04330730A (ja) | 半導体装置及びその製造方法 | |
| JPH06318676A (ja) | 半導体装置の製造方法 | |
| JPH05175222A (ja) | 半導体装置及びその製造方法 | |
| EP0045848B1 (en) | Planar semiconductor integrated circuits including improved bipolar transistor structures and method of fabricating such circuits | |
| JPH10112507A (ja) | 半導体装置の製造方法 | |
| JP2652995B2 (ja) | 半導体装置およびその製造方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| US5187108A (en) | Method of manufacturing a bipolar transistor | |
| JPS6330787B2 (ja) | ||
| JPH0433343A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPS62120040A (ja) | 半導体装置の製造方法 | |
| KR0163876B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH04262539A (ja) | 半導体装置およびその製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH11297706A (ja) | 半導体装置及びその製造方法 | |
| JPH0722433A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |