JPH0517568U - アクイジシヨン回路 - Google Patents

Abstract

(57)【要約】 【目的】表示期間の間のホールドオフ期間をずらして波
形を観測するアクイジション回路の実現。 【構成】信号を入力する回路と、入力された信号をアナ
ログデジタル変換する回路と、その出力されたデジタル
データを格納するアクイジションメモリと、この出力デ
ータを制御に応じて格納する波形メモリと、表示手段
と、入力信号からトリガ信号を発生するトリガ回路と、
データの取り込み時間を切り換手段と、ホールドオフ回
路とを設けたアクイジション回路。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、アクイジション回路に関し、詳しくはホールドオフ手段の改善に関 する。

【０００２】

【従来の技術】

従来のオシロスコープにおけるアクイジション回路の波形データの取込タイミ ングを図２の（ａ）〜（ｄ）に示す。（ａ）は入力信号、（ｂ）は一般的なトリ ガコンパレータの出力、（ｃ）は設定により定めた表示期間とホールドオフ期間 、（ｄ）はホールドオフ回路から出力されるアクイジショントリガ信号を示す。 ここで、波形αと波形βが含まれる繰返波形の入力信号が入力されると、この入 力信号がある基準電圧をこえるトリガコンパレータから、（ｂ）に示すようなパ ルスが発生する。 ｔ0 のパルスが発生すると、（ｄ）に示すようなアクイジショントリガ信号が 発生しこの立ち上がりから設定された時間分だけ、次のアクイジショントリガ信 号は発生しない。ちなみにこの設定された時間は、表示期間とホールドオフ期間 からなり、表示期間とは、この期間にＡ／Ｄ変換したデータは画面に表示するこ とを意味し、ホールドオフ期間とは、この期間にＡ／Ｄ変換したデータは無視さ れることを示す。

【０００３】

【考案が解決しようとする課題】

このため、２種類の特徴ある波形が交互にくるような場合にホールドオフ期間 の設定によっては１種類の波形しか観測できないといった問題があった。 本考案はこの様な問題点を解決するためになされたものであり、トリガコンパ レータから入力したパルスを１回無視することにより、表示期間の間のホールド オフ期間をずらして波形を観測することを目的とする。

【０００４】

【課題を解決するための手段】 本考案は、被測定対象の信号を入力する入力回路と、 前記入力回路から出力された信号をアナログデジタル変換するアナログデジタ ル変換器と、 前記アナログデジタル変換器信号から出力されたデジタルデータを格納するア クイジションメモリと、 前記アクイジションメモリからの出力データを制御に応じて格納する波形メモ リと、 前記波形メモリからの出力を表示する表示手段と、 前記入力回路から出力された信号を設定されたレベルで比較しトリガ信号を発 生するトリガ回路と、 外部から信号より、データの取り込み時間を切り換えるための信号を発生する 切換信号発生手段と、 前記トリガ回路からはトリガ信号を、切換信号発生手段からの信号を入力し、 アクイジショントリガ信号を発生し、そのアクイジショントリガ信号は、１回ア クイジショントリガ信号を発生したら次の信号を発生させるまでの間隔を設定す るいうデータ取り込みの時間調節をおこなうホールドオフ回路とを設けたアクイ ジション回路である。

【０００５】

【作用】

アクイジショントリガを、トリガコンパレータから出力されるトリガ信号を１ 回無視することで、ホールドオフ期間をずらして、波形の観測ができる。

【０００６】

【実施例】

図１は、本考案の構成図である。 １は入力回路で、被測定対象の信号を入力する。２はアナログデジタル変換器 （以下、ＡＤＣと呼ぶ）で、入力回路１から出力された信号をアナログデジタル 変換する。３はアクイジションメモリで、ＡＤＣ２から出力されたデジタルデー タを格納する。４は波形メモリで、アクイジションメモリ３からの出力データを ホールドオフ手段７の制御に応じて格納する。５は表示手段で、波形メモリ４か らの出力を表示する。６はトリガ回路で、いわゆるトリガコンパレータであり、 入力回路１からの信号を基準値を比較し、信号が設定されたレベル（基準値）を 越える瞬間にトリガ信号を発生する。 外部から信号より、データの取り込み時間を切り換えるための信号を発生する 切換信号発生手段と、７はホールドオフ手段で、トリガ回路６からのトリガ信号 と、切換信号発生手段８からの信号を入力し、アクイジショントリガ信号を発生 し、そのアクイジショントリガ信号は、１回アクイジショントリガ信号を発生し たら次の信号を発生させるまでの間隔を設定する等のデータ取り込みの時間調節 をおこなう。８は切換信号発生手段で、外部信号によりトリガ信号を１回無視し 、ホールドオフ期間を延長させるようにホールドオフ手段７に信号を出力する。

【０００７】 ここでホールドオフ手段７の動作をもとに、切換信号発生手段８から信号でホ ールドオフ期間が延長されるか説明する。このホールドオフ手段７というのは、 一般的にオシロスコープで用いられているものである。例えば、図２（ｂ）に示 すような有効なトリガ信号ｔ０が入力されると、そこから時間のカウントが始ま り、ＣＰＵなどの設定時間分だけ、トリガ信号を受け付けない。この間には、表 示期間とホールドオフ期間との２種類で成り立っている。もしこのとき、切換信 号発生手段８からの信号で、ホールドオフ期間終了後に有効なトリガ信号ｔ２が 入力されたとき強制的に無視し、次のトリガ信号ｔ３からホールドオフ手段７で カウントを開始すると、あたかもホールドオフ期間が延長されたように観測され 、入力の最初に観測していた点よりも、少しずれたところで（図２に示す波形α から波形β）を観測できる。尚、この観測点をずらすにあたって、例えば、外部 信号としては、ボタンを押すことにより発生した１回のパルスを用いるなどする ことで、煩わしいホールドオフ調整をする必要がなくなる。

【考案の効果】

本考案によれば、簡単に、トリガ信号を１回無視し、ホールドオフ期間をずら して、波形の観測を実現できる。

【図面の簡単な説明】

【図１】本考案の構成図である。

【図２】本考案および従来例の動作を示すタイムチャー
トである。

【符号の説明】

１…入力回路、 ２…ＡＤＣ、 ３…アクイジションメモリ、 ４…波形メモリ、 ５…表示手段、 ６…トリガ回路、 ７…ホールドオフ手段、 ８…切換信号発生手段。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】被測定対象の信号を入力する入力回路と、 前記入力回路から出力された信号をアナログデジタル変
   換するアナログデジタル変換器と、 前記アナログデジタル変換器信号から出力されたデジタ
   ルデータを格納するアクイジションメモリと、 前記アクイジションメモリからの出力データを制御に応
   じて格納する波形メモリと、 前記波形メモリからの出力を表示する表示手段と、 前記入力回路から出力された信号を設定されたレベルで
   比較しトリガ信号を発生するトリガ回路と、 外部から信号より、データの取り込み時間を切り換える
   ための信号を発生する切換信号発生手段と、 前記トリガ回路からはトリガ信号を、切換信号発生手段
   からの信号を入力し、アクイジショントリガ信号を発生
   し、そのアクイジショントリガ信号は、１回アクイジシ
   ョントリガ信号を発生したら次の信号を発生させるまで
   の間隔を設定するというデータ取り込みの時間調節をお
   こなうホールドオフ回路とを設けたアクイジション回
   路。