JPH0548461A - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JPH0548461A JPH0548461A JP20536291A JP20536291A JPH0548461A JP H0548461 A JPH0548461 A JP H0548461A JP 20536291 A JP20536291 A JP 20536291A JP 20536291 A JP20536291 A JP 20536291A JP H0548461 A JPH0548461 A JP H0548461A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- counting
- data
- converter
- proportional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 電圧−周波数変換器とカウンタによるＡ／Ｄ
変換装置において、Ｖ／Ｆ変換器のフルスケール周波数
を低くかつカウンタの計数時間を短くしながら高分解能
を得ると共に汎用性を高める。 【構成】 Ｖ／Ｆ変換器１１からのパルスを第１のカウ
ンタ１２で設定値Ｎまで計数し、この計数時間に第２の
カウンタ１４がクロックｆCを計数し、この計数値にア
ナログ入力に比例したディジタルデータを得ると共に該
計数値から第１のカウンタの設定値Ｎを調整して計数時
間をほぼ一定にする。
変換装置において、Ｖ／Ｆ変換器のフルスケール周波数
を低くかつカウンタの計数時間を短くしながら高分解能
を得ると共に汎用性を高める。 【構成】 Ｖ／Ｆ変換器１１からのパルスを第１のカウ
ンタ１２で設定値Ｎまで計数し、この計数時間に第２の
カウンタ１４がクロックｆCを計数し、この計数値にア
ナログ入力に比例したディジタルデータを得ると共に該
計数値から第１のカウンタの設定値Ｎを調整して計数時
間をほぼ一定にする。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ信号をディジ
タル信号に変換してコンピュータ等に取り込むためのＡ
／Ｄ変換装置に関する。
タル信号に変換してコンピュータ等に取り込むためのＡ
／Ｄ変換装置に関する。
【０００２】
【従来の技術】コンピュータを制御中枢部とする各種制
御装置は、計測値や設定値になる多くのアナログ信号を
ディジタル信号に変換してデータ処理を行い、制御性能
の向上を図っている。
御装置は、計測値や設定値になる多くのアナログ信号を
ディジタル信号に変換してデータ処理を行い、制御性能
の向上を図っている。
【０００３】従来のＡ／Ｄ変換装置には図４に示すもの
がある。同図（ａ）の方式は、ポテンショメータ等にさ
れる設定器１からのアナログ電圧をＡ／Ｄ変換器２でデ
ィジタル信号に変換してコンピュータ３に取り込む。同
図（ｂ）の方式は、設定器１からのアナログ電圧を電圧
−周波数変換器４で比例した周波数のパルスに変換し、
このパルスをカウンタ５の計数入力とし、コンピュータ
３からの一定時間のゲート信号期間だけカウンタ５を計
数動作させ、カウンタ５の計数値をアナログ電圧に比例
したディジタル信号としてコンピュータ３に取り込む。
がある。同図（ａ）の方式は、ポテンショメータ等にさ
れる設定器１からのアナログ電圧をＡ／Ｄ変換器２でデ
ィジタル信号に変換してコンピュータ３に取り込む。同
図（ｂ）の方式は、設定器１からのアナログ電圧を電圧
−周波数変換器４で比例した周波数のパルスに変換し、
このパルスをカウンタ５の計数入力とし、コンピュータ
３からの一定時間のゲート信号期間だけカウンタ５を計
数動作させ、カウンタ５の計数値をアナログ電圧に比例
したディジタル信号としてコンピュータ３に取り込む。
【０００４】なお、計測値を取り込むには設定器１がセ
ンサと電圧増幅器に置換される。
ンサと電圧増幅器に置換される。
【０００５】
【発明が解決しようとする課題】従来装置において、Ａ
／Ｄ変換器２は各種市販されているが、１０ビット以上
の分解能を持つものは高価なものになる。
／Ｄ変換器２は各種市販されているが、１０ビット以上
の分解能を持つものは高価なものになる。
【０００６】一方、Ｖ／Ｆ変換器４とカウンタ５を使用
するものは、分解能を高めるには計数する時間（サンプ
ル時間）を長くするか、又はＶ／Ｆ変換器４のフルスケ
ール周波数を高める。しかし、計数時間を長くすると、
変換時間（データ入力間隔）が、０．１秒など長くなっ
てしまい、計測値の取り込みには応答性で問題が残る。
逆に、フルスケール周波数を高める場合には高価なＶ／
Ｆ変換器となってしまう。
するものは、分解能を高めるには計数する時間（サンプ
ル時間）を長くするか、又はＶ／Ｆ変換器４のフルスケ
ール周波数を高める。しかし、計数時間を長くすると、
変換時間（データ入力間隔）が、０．１秒など長くなっ
てしまい、計測値の取り込みには応答性で問題が残る。
逆に、フルスケール周波数を高める場合には高価なＶ／
Ｆ変換器となってしまう。
【０００７】例えば、１６ビットの分解能を得るにはフ
ルスケール周波数が１ＭＨｚで計数時間に６５ｍｓを必
要とする。
ルスケール周波数が１ＭＨｚで計数時間に６５ｍｓを必
要とする。
【０００８】本発明の目的は、電圧−周波数変換器とカ
ウンタによるＡ／Ｄ変換装置において、フルスケール周
波数を低くかつ計数時間を短くしながら高分解能を得る
と共に汎用性の高いＡ／Ｄ変換装置を提供することにあ
る。
ウンタによるＡ／Ｄ変換装置において、フルスケール周
波数を低くかつ計数時間を短くしながら高分解能を得る
と共に汎用性の高いＡ／Ｄ変換装置を提供することにあ
る。
【０００９】
【課題を解決するための手段】本発明は前記課題の解決
を図るため、アナログ入力電圧に比例した周波数のパル
スを得る電圧−周波数変換器と、前記パルスを計数入力
とし設定された値Ｎまで計数する第１のカウンタと、前
記第１のカウンタの計数動作中だけクロック信号を計数
する第２のカウンタと、前記第２のカウンタの計数値Ｍ
から前記アナログ入力電圧に比例したディジタルデータ
ｎを得ると共に該データｎから前記第１のカウンタの計
数時間をほぼ一定にする値を求めて該第１のカウンタの
設定値Ｎを与える演算手段とを備えたことを特徴とす
る。
を図るため、アナログ入力電圧に比例した周波数のパル
スを得る電圧−周波数変換器と、前記パルスを計数入力
とし設定された値Ｎまで計数する第１のカウンタと、前
記第１のカウンタの計数動作中だけクロック信号を計数
する第２のカウンタと、前記第２のカウンタの計数値Ｍ
から前記アナログ入力電圧に比例したディジタルデータ
ｎを得ると共に該データｎから前記第１のカウンタの計
数時間をほぼ一定にする値を求めて該第１のカウンタの
設定値Ｎを与える演算手段とを備えたことを特徴とす
る。
【００１０】
【作用】上記構成になる本発明によれば、Ｖ／Ｆ変換器
及び第１のカウンタによる変換及び計数の周波数を低く
することでフルスケール及び計数時間を低く設定し、第
１のカウンタの計数時間に第２のカウンタがクロックを
計数したデータを変換したディジタルデータとすること
で高い分解能を得る。また、第１のカウンタの設定値Ｎ
をほぼ一定の計数時間とすることで応答性の低下を起こ
すことなく広範囲のアナログ入力電圧に対応できるよう
にする。
及び第１のカウンタによる変換及び計数の周波数を低く
することでフルスケール及び計数時間を低く設定し、第
１のカウンタの計数時間に第２のカウンタがクロックを
計数したデータを変換したディジタルデータとすること
で高い分解能を得る。また、第１のカウンタの設定値Ｎ
をほぼ一定の計数時間とすることで応答性の低下を起こ
すことなく広範囲のアナログ入力電圧に対応できるよう
にする。
【００１１】
【実施例】図１は本発明の一実施例を示す装置構成図で
ある。Ｖ／Ｆ変換器１１はアナログ入力電圧Ｖに比例し
た周波数Ｆのパルスを出力する。第１のカウンタ１２は
コンピュータ１３から設定（例えばプリセット）される
値ＮだけＶ／Ｆ変換器１１からのパルスを計数し、この
間の出力ＯＵＴにオン状態を得る。また、カウンタ１２
はコンピュータ１３からのトリガ信号（Ｇ入力）が与え
られたときから最初のパルスＦの計数を始め、最終カウ
ントＮで出力をオフにする。従って、カウンタ１２の計
数はＶ／Ｆ変換器１１の出力パルスに完全に同期する。
ある。Ｖ／Ｆ変換器１１はアナログ入力電圧Ｖに比例し
た周波数Ｆのパルスを出力する。第１のカウンタ１２は
コンピュータ１３から設定（例えばプリセット）される
値ＮだけＶ／Ｆ変換器１１からのパルスを計数し、この
間の出力ＯＵＴにオン状態を得る。また、カウンタ１２
はコンピュータ１３からのトリガ信号（Ｇ入力）が与え
られたときから最初のパルスＦの計数を始め、最終カウ
ントＮで出力をオフにする。従って、カウンタ１２の計
数はＶ／Ｆ変換器１１の出力パルスに完全に同期する。
【００１２】第２のカウンタ１４は、カウンタ１２の出
力ＯＵＴがオンになったときにリセットされ該オン状態
にある期間ＴCだけ基準発振器１５（又はコンピュータ
１３）からのクロックを計数し、計数値Ｍを得る。
力ＯＵＴがオンになったときにリセットされ該オン状態
にある期間ＴCだけ基準発振器１５（又はコンピュータ
１３）からのクロックを計数し、計数値Ｍを得る。
【００１３】コンピュータ１３は、カウンタ１２のカウ
ント終了時の出力ＯＵＴを割込み信号ＩＮＴとして起
動、又はカウンタ１２のカウント終了をポーリングで受
けて起動される。この起動によるコンピュータ１３の処
理は図２に示す手順になる。
ント終了時の出力ＯＵＴを割込み信号ＩＮＴとして起
動、又はカウンタ１２のカウント終了をポーリングで受
けて起動される。この起動によるコンピュータ１３の処
理は図２に示す手順になる。
【００１４】コンピュータ１３はカウンタ１４のデータ
Ｍを取り込み（ステップＳ１）、このデータＭと前回の
設定データＮi-1及び係数ＫCからアナログ入力に比例し
たディジタルデータとしての値ｎとして ｎ＝（Ｎi-1×ＫC）／Ｍ の演算によって求め（ステップＳ２）、さらに係数ＫN
を乗じた設定データＮi（＝ｎ×ＫN）を求め（ステップ
Ｓ３）、この設定データＮiをカウンタ１２にストアし
（ステップＳ４）、カウンタ１２のトリガを発生する
（ステップＳ５）。ここで、係数ＫCはコンピュータ１
３内で実際に必要とするデータに変換する係数であり、
基準発振器１５のクロック周波数等から決まる。また、
係数ＫNは今回のデータｎから次回のサンプル時間をほ
ぼ一定の時間ＴCにするためのものである。
Ｍを取り込み（ステップＳ１）、このデータＭと前回の
設定データＮi-1及び係数ＫCからアナログ入力に比例し
たディジタルデータとしての値ｎとして ｎ＝（Ｎi-1×ＫC）／Ｍ の演算によって求め（ステップＳ２）、さらに係数ＫN
を乗じた設定データＮi（＝ｎ×ＫN）を求め（ステップ
Ｓ３）、この設定データＮiをカウンタ１２にストアし
（ステップＳ４）、カウンタ１２のトリガを発生する
（ステップＳ５）。ここで、係数ＫCはコンピュータ１
３内で実際に必要とするデータに変換する係数であり、
基準発振器１５のクロック周波数等から決まる。また、
係数ＫNは今回のデータｎから次回のサンプル時間をほ
ぼ一定の時間ＴCにするためのものである。
【００１５】本実施例の動作波形図は図３に示すように
なる。アナログ入力電圧Ｖに比例した周波数のパルスが
Ｖ／Ｆ変換器１１の出力Ｆとして取り出され、コンピュ
ータ１３からの設定データＮの設定に次ぐトリガ入力に
よってカウンタ１２が信号Ｆに同期して計数を開始し
（時刻ｔ1）、同時にカウンタ１２の出力ｏｕｔがオン
状態になってカウンタ１４を瞬時リセットする。
なる。アナログ入力電圧Ｖに比例した周波数のパルスが
Ｖ／Ｆ変換器１１の出力Ｆとして取り出され、コンピュ
ータ１３からの設定データＮの設定に次ぐトリガ入力に
よってカウンタ１２が信号Ｆに同期して計数を開始し
（時刻ｔ1）、同時にカウンタ１２の出力ｏｕｔがオン
状態になってカウンタ１４を瞬時リセットする。
【００１６】従って、カウンタ１２の計数開始と同時に
カウンタ１４の計数が開始され、カウンタ１２の計数値
に対してカウンタ１４の計数値はクロック周波数ｆCと
カウンタ１２の入力Ｆの比率で増加し、データＭは信号
Ｆに比例している。
カウンタ１４の計数が開始され、カウンタ１２の計数値
に対してカウンタ１４の計数値はクロック周波数ｆCと
カウンタ１２の入力Ｆの比率で増加し、データＭは信号
Ｆに比例している。
【００１７】カウンタ１２の計数値が設定データＮに達
すると（時刻ｔ2）、その出力ｏｕｔがオンからオフに
切り換わり、同時にカウンタ１４の計数も停止し、また
コンピュータ１３には割込みＩＮＴが行われる。
すると（時刻ｔ2）、その出力ｏｕｔがオンからオフに
切り換わり、同時にカウンタ１４の計数も停止し、また
コンピュータ１３には割込みＩＮＴが行われる。
【００１８】この割込みにより、コンピュータ１３は図
２の手順に従ってデータＭのロードと、このデータＭか
らのディジタルデータｎの演算によりアナログ入力電圧
Ｖに比例した値として保存し、次いで該データｎの大小
によって係数ＫNを変えて次回の設定データＮiを求め、
カウンタ１２へ設定値Ｎとしてストアし、カウンタ１２
のトリガによってカウンタ１２，１４の計数動作を再開
させる。
２の手順に従ってデータＭのロードと、このデータＭか
らのディジタルデータｎの演算によりアナログ入力電圧
Ｖに比例した値として保存し、次いで該データｎの大小
によって係数ＫNを変えて次回の設定データＮiを求め、
カウンタ１２へ設定値Ｎとしてストアし、カウンタ１２
のトリガによってカウンタ１２，１４の計数動作を再開
させる。
【００１９】ここで、ＫNの乗算によって設定データＮ
はカウンタ入力Ｆの周波数変化にも一定の計数時間ＴC
になるようにするため、実際に使用するディジタルデー
タｎはアナログ入力に比例させるためには前回のＮ設定
に使用した係数ＫNによる換算を行う。
はカウンタ入力Ｆの周波数変化にも一定の計数時間ＴC
になるようにするため、実際に使用するディジタルデー
タｎはアナログ入力に比例させるためには前回のＮ設定
に使用した係数ＫNによる換算を行う。
【００２０】本実施例によれば、カウンタ１２によって
計測時間（サンプル時間）ＴCに見合った設定データＮ
だけ計数し、この計数中の時間ＴCにカウンタ１４がク
ロックを計数することでアナログ入力Ｖに比例したディ
ジタルデータを求める。
計測時間（サンプル時間）ＴCに見合った設定データＮ
だけ計数し、この計数中の時間ＴCにカウンタ１４がク
ロックを計数することでアナログ入力Ｖに比例したディ
ジタルデータを求める。
【００２１】従って、Ｖ／Ｆ変換器１１の出力に完全に
同期した計数になって計数開始，終了タイミングのずれ
が無く、高精度のＡ／Ｄ変換装置になる。
同期した計数になって計数開始，終了タイミングのずれ
が無く、高精度のＡ／Ｄ変換装置になる。
【００２２】また、求められるディジタルデータｎの分
解能はカウンタ１４の計数値Ｍによって決まり、このＭ
は計数時間ＴCをほぼ一定に保つためＭ＝ｆC×ＴCとな
り、分解能がｆC及びＴCによって決まる。このことは、
設定データＮの値には影響されないこと、即ちＶ／Ｆ変
換器１１のフルスケールは低くかつ第１のカウンタ計数
時間を低くして高分解能を実現できることになる。例え
ば、１６ビットの分解能を得るには、Ｆ＝２００ＫＨ
ｚ、ｆC＝８ＭＨｚ、ＴC＝８．２ｍｓで済み、フルスケ
ールを低くし、計数時間ＴCも１０ｍｓ程度に短くする
ことができる。さらに、アナログ入力範囲を任意にして
汎用性を高めることができる。
解能はカウンタ１４の計数値Ｍによって決まり、このＭ
は計数時間ＴCをほぼ一定に保つためＭ＝ｆC×ＴCとな
り、分解能がｆC及びＴCによって決まる。このことは、
設定データＮの値には影響されないこと、即ちＶ／Ｆ変
換器１１のフルスケールは低くかつ第１のカウンタ計数
時間を低くして高分解能を実現できることになる。例え
ば、１６ビットの分解能を得るには、Ｆ＝２００ＫＨ
ｚ、ｆC＝８ＭＨｚ、ＴC＝８．２ｍｓで済み、フルスケ
ールを低くし、計数時間ＴCも１０ｍｓ程度に短くする
ことができる。さらに、アナログ入力範囲を任意にして
汎用性を高めることができる。
【００２３】なお、実施例において、コンピュータ１３
による図２の処理はＡ／Ｄ変換装置専用の演算手段を設
け、この演算手段からコンピュータ１３にＡ／Ｄ変換し
たディジタルデータのみを与える構成にすることができ
る。
による図２の処理はＡ／Ｄ変換装置専用の演算手段を設
け、この演算手段からコンピュータ１３にＡ／Ｄ変換し
たディジタルデータのみを与える構成にすることができ
る。
【００２４】
【発明の効果】以上のとおり、本発明によれば、Ｖ／Ｆ
変換器と第１のカウンタによる低い周波数での設定値Ｎ
までの計数時間に第２のカウンタでクロックを計数し、
この計数値にアナログ入力電圧に比例したディジタルデ
ータを得るようにし、該データの基に第１のカウンタの
設定値を計数時間がほぼ一定になるよう設定するように
したため、Ｖ／Ｆ変換器及び第１のカウンタの周波数及
び計数時間を低くして一般の安価なＶ／Ｆ変換器を使用
できると共に応答性を低下させることなく高い分解能で
しかも汎用性の高い装置になる。
変換器と第１のカウンタによる低い周波数での設定値Ｎ
までの計数時間に第２のカウンタでクロックを計数し、
この計数値にアナログ入力電圧に比例したディジタルデ
ータを得るようにし、該データの基に第１のカウンタの
設定値を計数時間がほぼ一定になるよう設定するように
したため、Ｖ／Ｆ変換器及び第１のカウンタの周波数及
び計数時間を低くして一般の安価なＶ／Ｆ変換器を使用
できると共に応答性を低下させることなく高い分解能で
しかも汎用性の高い装置になる。
【図１】実施例の装置構成図。
【図２】実施例におけるコンピュータの処理手順図。
【図３】実施例の各部波形図。
【図４】従来の装置構成図。
１１…Ｖ／Ｆ変換器、１２…カウンタ、１３…コンピュ
ータ、１４…カウンタ、１５…基準発振器。
ータ、１４…カウンタ、１５…基準発振器。
Claims (1)
- 【請求項１】 アナログ入力電圧に比例した周波数のパ
ルスを得る電圧−周波数変換器と、前記パルスを計数入
力とし設定された値Ｎまで計数する第１のカウンタと、
前記第１のカウンタの計数動作中だけクロック信号を計
数する第２のカウンタと、前記第２のカウンタの計数値
Ｍから前記アナログ入力電圧に比例したディジタルデー
タｎを得ると共に該データｎから前記第１のカウンタの
計数時間をほぼ一定にする値を求めて該第１のカウンタ
の設定値Ｎを与える演算手段とを備えたことを特徴とす
るＡ／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20536291A JPH0548461A (ja) | 1991-08-16 | 1991-08-16 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20536291A JPH0548461A (ja) | 1991-08-16 | 1991-08-16 | Ａ／ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0548461A true JPH0548461A (ja) | 1993-02-26 |
Family
ID=16505607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20536291A Pending JPH0548461A (ja) | 1991-08-16 | 1991-08-16 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0548461A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017011667A (ja) * | 2015-06-22 | 2017-01-12 | エルセンＥｌｓｓｅｎ | センサ装置及びセンシング方法 |
| US12388397B2 (en) | 2022-10-31 | 2025-08-12 | Asahi Kasei Microdevices Corporation | Clock generation apparatus, clock generation method, adjustment apparatus, adjustment method, and non-transitory computer readable medium |
-
1991
- 1991-08-16 JP JP20536291A patent/JPH0548461A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017011667A (ja) * | 2015-06-22 | 2017-01-12 | エルセンＥｌｓｓｅｎ | センサ装置及びセンシング方法 |
| US12388397B2 (en) | 2022-10-31 | 2025-08-12 | Asahi Kasei Microdevices Corporation | Clock generation apparatus, clock generation method, adjustment apparatus, adjustment method, and non-transitory computer readable medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0548461A (ja) | Ａ／ｄ変換装置 | |
| JPS6322330B2 (ja) | ||
| JP3732588B2 (ja) | 積分型ａ／ｄ変換器およびａ／ｄ変換方法 | |
| JPH0516551Y2 (ja) | ||
| JPH06103293B2 (ja) | 超音波測定装置のａ／ｄ変換処理方式 | |
| JP2645374B2 (ja) | 位相差又は相対周波数偏差測定装置 | |
| JPS62143524A (ja) | デジタル／アナログ変換装置 | |
| JPS6321511A (ja) | 試験用パルス発振装置 | |
| JP3284146B2 (ja) | 波形データ演算装置 | |
| JP3171466B2 (ja) | ベクトル電圧比測定方法およびベクトル電圧比測定装置 | |
| JP3124990B2 (ja) | 計測値−周波数変換装置 | |
| JP2971307B2 (ja) | 波形記録装置 | |
| JPH0798336A (ja) | サンプリング式測定装置 | |
| JPH055514Y2 (ja) | ||
| JPH05211442A (ja) | アナログ・ディジタル変換器の試験方法 | |
| SU1441323A2 (ru) | Цифровой вольтметр | |
| JPS5952383B2 (ja) | 実効値変換回路 | |
| JPS63286025A (ja) | 積分形ａ／ｄ変換器 | |
| SU1479878A1 (ru) | Устройство дл регистрации одиночных ударов | |
| JPS62148882A (ja) | 時間計測装置 | |
| SU877448A1 (ru) | Устройство дл определени градуировочной характеристики стробоскопического измерительного преобразовател | |
| JPH07294564A (ja) | 波形検出装置 | |
| JP3207952B2 (ja) | デジタルオシロスコープ | |
| JPH0721509B2 (ja) | デジタル波形表示装置 | |
| SU1478130A1 (ru) | Устройство подавлени нестабильностей стробоскопического регистратора |