JPH05176221A - ガンマ補正回路 - Google Patents
ガンマ補正回路Info
- Publication number
- JPH05176221A JPH05176221A JP3338390A JP33839091A JPH05176221A JP H05176221 A JPH05176221 A JP H05176221A JP 3338390 A JP3338390 A JP 3338390A JP 33839091 A JP33839091 A JP 33839091A JP H05176221 A JPH05176221 A JP H05176221A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- gamma correction
- digital
- data
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】 映像信号をディジタル変換するに当たり、Ａ
／Ｄコンバータのビット数以上の分解能が高いディジタ
ル変換を行い、階調精度が高く、画質の良いガンマ補正
を実現すると共に、テーブルデータ数を増やさず、簡単
な回路構成でできるディジタルガンマ補正回路を提供す
る。 【構成】 映像信号のディジタル変換を、ディジタル変
換をする電圧領域の異なる２つのＮビットＡ／Ｄコンバ
ータと、上記のディジタルデータをアドレスとし、映像
信号のディジタル値に対応したガンマ補正値を出力する
メモリより構成する。
／Ｄコンバータのビット数以上の分解能が高いディジタ
ル変換を行い、階調精度が高く、画質の良いガンマ補正
を実現すると共に、テーブルデータ数を増やさず、簡単
な回路構成でできるディジタルガンマ補正回路を提供す
る。 【構成】 映像信号のディジタル変換を、ディジタル変
換をする電圧領域の異なる２つのＮビットＡ／Ｄコンバ
ータと、上記のディジタルデータをアドレスとし、映像
信号のディジタル値に対応したガンマ補正値を出力する
メモリより構成する。
Description
【０００１】
【産業上の利用分野】この発明は、ビデオカメラの映像
信号のガンマ補正をディジタル信号処理で行うディジタ
ルガンマ補正回路に関するものである。
信号のガンマ補正をディジタル信号処理で行うディジタ
ルガンマ補正回路に関するものである。
【０００２】
【従来の技術】従来、ビデオカメラのガンマ補正におい
て、ディジタル方式としてルックアップテーブル（以下
ＬＵＴという）方式が挙げられる。図２は従来のＬＵＴ
方式によるディジタルガンマ補正回路の構成図であり、
同図において、６は８ビットＡ／Ｄコンバータ、７はメ
モリである。
て、ディジタル方式としてルックアップテーブル（以下
ＬＵＴという）方式が挙げられる。図２は従来のＬＵＴ
方式によるディジタルガンマ補正回路の構成図であり、
同図において、６は８ビットＡ／Ｄコンバータ、７はメ
モリである。
【０００３】次に動作について説明する。入力された映
像信号は、８ビットＡ／Ｄコンバータ６により基準電圧
ａ，ｂ間において８ビットにディジタル変換される。デ
ィジタル変換された映像信号のディジタルデータは、ア
ドレスとしてメモリ７に入力される。メモリ７は入力ア
ドレスにより図３に示すガンマ曲線に相当する倍率のガ
ンマ補正データを出力する。図３において、ＳINは８ビ
ットにディジタル化された入力映像信号で、ＳOUT はメ
モリ７の正規化されたディジタル映像出力である。
像信号は、８ビットＡ／Ｄコンバータ６により基準電圧
ａ，ｂ間において８ビットにディジタル変換される。デ
ィジタル変換された映像信号のディジタルデータは、ア
ドレスとしてメモリ７に入力される。メモリ７は入力ア
ドレスにより図３に示すガンマ曲線に相当する倍率のガ
ンマ補正データを出力する。図３において、ＳINは８ビ
ットにディジタル化された入力映像信号で、ＳOUT はメ
モリ７の正規化されたディジタル映像出力である。
【０００４】
【発明が解決しようとする課題】ＬＵＴ方式によるディ
ジタルガンマ補正を行うと、図３に示すようにノンリニ
ア変換のため、ｎビット精度の出力を得るには、入力に
はｎビット以上の精度を必要とする。そのためディジタ
ル変換にはｎビット以上のＡ／Ｄコンバータが必要であ
るという問題点があった。
ジタルガンマ補正を行うと、図３に示すようにノンリニ
ア変換のため、ｎビット精度の出力を得るには、入力に
はｎビット以上の精度を必要とする。そのためディジタ
ル変換にはｎビット以上のＡ／Ｄコンバータが必要であ
るという問題点があった。
【０００５】また、現行のＡ／Ｄコンバータにおいて、
８ビット以上のＡ／Ｄコンバータは８ビットＡ／Ｄコン
バータに比べ、価格、消費電力共に非常に増大するとい
う問題点があった。
８ビット以上のＡ／Ｄコンバータは８ビットＡ／Ｄコン
バータに比べ、価格、消費電力共に非常に増大するとい
う問題点があった。
【０００６】この発明は上記のような問題点を解決する
ためになされたもので、ディジタル方式のガンマ補正回
路において、複数のＡ／Ｄコンバータとメモリを使い分
けることにより、簡単な構成ですぐれたディジタルガン
マ補正回路を得ることを目的とする。
ためになされたもので、ディジタル方式のガンマ補正回
路において、複数のＡ／Ｄコンバータとメモリを使い分
けることにより、簡単な構成ですぐれたディジタルガン
マ補正回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明の第１の発明に
係るガンマ補正回路は、基準電圧値の異なる２つのｎビ
ットＡ／Ｄコンバータを用い、メモリによりｎ＋１ビッ
トのアドレスに適応するガンマ補正値を出力することに
より、ガンマ補正を行うようにしたものである。
係るガンマ補正回路は、基準電圧値の異なる２つのｎビ
ットＡ／Ｄコンバータを用い、メモリによりｎ＋１ビッ
トのアドレスに適応するガンマ補正値を出力することに
より、ガンマ補正を行うようにしたものである。
【０００８】この発明の第２の発明に係るガンマ補正回
路は、基準電圧値の異なるＮ個のｎビットＡ／Ｄコンバ
ータを用い、メモリにより入力アドレスに適応するガン
マ補正値を出力することにより、ガンマ補正を行うよう
にしたものである。
路は、基準電圧値の異なるＮ個のｎビットＡ／Ｄコンバ
ータを用い、メモリにより入力アドレスに適応するガン
マ補正値を出力することにより、ガンマ補正を行うよう
にしたものである。
【０００９】
【作用】この発明の第１の発明に係るガンマ補正回路
は、基準電圧値の異なる２つのｎビットＡ／Ｄコンバー
タを用いることにより、ｎビット以上のビット精度を必
要とする映像信号の低域側では、Ａ／Ｄコンバータ
（Ｉ）によりｎ＋１ビット以上のディジタル変換を行
い、ｎビット以上のビット精度を必要としない高域側で
は、Ａ／Ｄコンバータ（II）によりｎビット以上、ｎ＋
１ビット以下のディジタル変換を行う。上記の２つのＡ
／Ｄコンバータによってディジタル変換されたｎ＋１ビ
ットのアドレスデータに対応するガンマ補正値をメモリ
より出力する。
は、基準電圧値の異なる２つのｎビットＡ／Ｄコンバー
タを用いることにより、ｎビット以上のビット精度を必
要とする映像信号の低域側では、Ａ／Ｄコンバータ
（Ｉ）によりｎ＋１ビット以上のディジタル変換を行
い、ｎビット以上のビット精度を必要としない高域側で
は、Ａ／Ｄコンバータ（II）によりｎビット以上、ｎ＋
１ビット以下のディジタル変換を行う。上記の２つのＡ
／Ｄコンバータによってディジタル変換されたｎ＋１ビ
ットのアドレスデータに対応するガンマ補正値をメモリ
より出力する。
【００１０】この発明の第２の発明に係るガンマ補正回
路は、基準電圧値の違うＮ個のｎビットＡ／Ｄコンバー
タを用いることにより、ｎビット以上のビット精度を必
要とする映像信号の低域側では、Ａ／Ｄコンバータ
（Ｉ）によりｎ＋lnＮ／ln２ビット以上のディジタル変
換を行い、ｎビット以上のビット精度を必要としない高
域側では、Ａ／Ｄコンバータ（Ｎ）によりｎビット以
上、ｎ＋lnＮ／ln２ビット以下のディジタル変換を行
い、映像信号をＮ個のＡ／Ｄコンバータによってディジ
タル変換を行う。上記のＮ個のＡ／Ｄコンバータによっ
てディジタル変換されたデータをスイッチにて選択し、
アドレスデータに対応するガンマ補正値をメモリより出
力する。
路は、基準電圧値の違うＮ個のｎビットＡ／Ｄコンバー
タを用いることにより、ｎビット以上のビット精度を必
要とする映像信号の低域側では、Ａ／Ｄコンバータ
（Ｉ）によりｎ＋lnＮ／ln２ビット以上のディジタル変
換を行い、ｎビット以上のビット精度を必要としない高
域側では、Ａ／Ｄコンバータ（Ｎ）によりｎビット以
上、ｎ＋lnＮ／ln２ビット以下のディジタル変換を行
い、映像信号をＮ個のＡ／Ｄコンバータによってディジ
タル変換を行う。上記のＮ個のＡ／Ｄコンバータによっ
てディジタル変換されたデータをスイッチにて選択し、
アドレスデータに対応するガンマ補正値をメモリより出
力する。
【００１１】
【実施例】実施例１．以下、この発明の各実施例につい
て、図を参照しながら説明する。図１はこの発明のディ
ジタルガンマ補正回路を示す図である。図において、３
は８ビットＡ／Ｄコンバータ（II）で基準電圧ＶRTが
ｂ、ＶRBがｘ（ｘ≦（ａ＋ｂ）／２）であり、この電圧
領域にてディジタル変換をする。４はＶRTがｘ、ＶRBが
ａである８ビットＡ／Ｄコンバータ（Ｉ）である。５は
Ａ／Ｄコンバータ３及びＡ／Ｄコンバータ４より出力さ
れるデータをアドレスとし、それぞれのデータに対応す
るガンマ補正値をデータテーブルとして持つメモリであ
る。本発明は、このＡ／Ｄコンバータ（II）３、Ａ／Ｄ
コンバータ（Ｉ）４とメモリ５より構成される。
て、図を参照しながら説明する。図１はこの発明のディ
ジタルガンマ補正回路を示す図である。図において、３
は８ビットＡ／Ｄコンバータ（II）で基準電圧ＶRTが
ｂ、ＶRBがｘ（ｘ≦（ａ＋ｂ）／２）であり、この電圧
領域にてディジタル変換をする。４はＶRTがｘ、ＶRBが
ａである８ビットＡ／Ｄコンバータ（Ｉ）である。５は
Ａ／Ｄコンバータ３及びＡ／Ｄコンバータ４より出力さ
れるデータをアドレスとし、それぞれのデータに対応す
るガンマ補正値をデータテーブルとして持つメモリであ
る。本発明は、このＡ／Ｄコンバータ（II）３、Ａ／Ｄ
コンバータ（Ｉ）４とメモリ５より構成される。
【００１２】以上のように構成されたディジタルガンマ
補正回路について、以下、その動作を説明する。 図３
に示すように、ガンマ特性曲線は次式によって表され
る。
補正回路について、以下、その動作を説明する。 図３
に示すように、ガンマ特性曲線は次式によって表され
る。
【００１３】
【数１】
【００１４】ｋは定数で（２）式において規格化してい
る。ｎはビット数、ｒはガンマ定数、ＳINは映像入力信
号を８ビットにディジタル変換した信号で、ＳOUT はガ
ンマ補正した後のディジタル信号である。ｎビット精度
の出力を必要とする場合、必要な入力ビット数Ｎ0は次
式で表される。
る。ｎはビット数、ｒはガンマ定数、ＳINは映像入力信
号を８ビットにディジタル変換した信号で、ＳOUT はガ
ンマ補正した後のディジタル信号である。ｎビット精度
の出力を必要とする場合、必要な入力ビット数Ｎ0は次
式で表される。
【００１５】
【数２】
【００１６】よってｄＳOUT ／ｄＳIN≧１の時には入力
ビット数にｎビット以上のビット精度を必要とし、ｄＳ
OUT ／ｄＳIN＜１の時にはｎビット以上のビット精度を
必要としない。今、ｎ＝８、ｒ＝０.７の時
ビット数にｎビット以上のビット精度を必要とし、ｄＳ
OUT ／ｄＳIN＜１の時にはｎビット以上のビット精度を
必要としない。今、ｎ＝８、ｒ＝０.７の時
【００１７】
【数３】
【００１８】で表され、ＳIN＝１の時Δｎ＝１.９とな
り、従来の方式によると、８ビット精度の出力映像を得
ようとすると、９.９ビットのＡ／Ｄコンバータが必要
であった。
り、従来の方式によると、８ビット精度の出力映像を得
ようとすると、９.９ビットのＡ／Ｄコンバータが必要
であった。
【００１９】図１に示すようにこの発明によれば、基準
値ａ〜ｘ領域の映像信号はＡ／Ｄコンバータ（Ｉ）４に
よってディジタル変換され、基準値ｘ〜ｂ間の映像信号
はＡ／Ｄコンバータ（II）３によってディジタル変換さ
れる。２つの８ビットＡ／Ｄコンバータによってディジ
タル変換された映像信号は、図４に示す様なデータテー
ブルをもつメモリ５に、アドレスとして入力されガンマ
補正される。
値ａ〜ｘ領域の映像信号はＡ／Ｄコンバータ（Ｉ）４に
よってディジタル変換され、基準値ｘ〜ｂ間の映像信号
はＡ／Ｄコンバータ（II）３によってディジタル変換さ
れる。２つの８ビットＡ／Ｄコンバータによってディジ
タル変換された映像信号は、図４に示す様なデータテー
ブルをもつメモリ５に、アドレスとして入力されガンマ
補正される。
【００２０】Ａ／Ｄコンバータ（Ｉ）４によりディジタ
ル変換される映像信号は
ル変換される映像信号は
【００２１】
【数４】
【００２２】に示されるようにＮ１ビットにてディジタ
ル変換され、Ａ／Ｄコンバータ（II）３によりディジタ
ル変換される映像信号は
ル変換され、Ａ／Ｄコンバータ（II）３によりディジタ
ル変換される映像信号は
【００２３】
【数５】
【００２４】に示されるようＮ２ビットにてディジタル
変換される。図５においてｄはΔＮ１を示し、ｃはΔＮ
２を示す。図６．ｅはｘの値に対する、８ビット精度の
出力映像信号を得るためにディジタル変換に必要なビッ
ト数Ｎ０ である。
変換される。図５においてｄはΔＮ１を示し、ｃはΔＮ
２を示す。図６．ｅはｘの値に対する、８ビット精度の
出力映像信号を得るためにディジタル変換に必要なビッ
ト数Ｎ０ である。
【００２５】ここで、ｘ／（ａ＋ｂ）・１００＝２５
（％）と設定する。この時ＳIN（ｘ＝２５）＝６４とな
る。よって（３）、（５）式より、 Ｎ0 （ＳIN＝１） ＝９.８８ （８） Ｎ0 （ＳIN＝６４）＝８.０９ （９） のビット精度が必要である。従来の方式では（８）・
（９）式共に８ビットにてディジタル変換を行い、図
６．ｉに示すように１．８８のビット精度が足りないこ
ととなる。この発明によると（６）・（７）式より Ｎ１（ＳIN＝１） ＝１０.０ （１０） Ｎ２（ＳIN＝６４）＝８.４２ （１１） のビット精度にてディジタル変換を行うことができる
（図６の符号ｈに示す）。よって、図６に示すように必
要ビット数を満たすと共に、それ以上のビット精度にて
ディジタル変換を行う（ｇはｘ/(ａ＋ｂ）＝５０％の時
のＮ１、Ｎ２を示す）。
（％）と設定する。この時ＳIN（ｘ＝２５）＝６４とな
る。よって（３）、（５）式より、 Ｎ0 （ＳIN＝１） ＝９.８８ （８） Ｎ0 （ＳIN＝６４）＝８.０９ （９） のビット精度が必要である。従来の方式では（８）・
（９）式共に８ビットにてディジタル変換を行い、図
６．ｉに示すように１．８８のビット精度が足りないこ
ととなる。この発明によると（６）・（７）式より Ｎ１（ＳIN＝１） ＝１０.０ （１０） Ｎ２（ＳIN＝６４）＝８.４２ （１１） のビット精度にてディジタル変換を行うことができる
（図６の符号ｈに示す）。よって、図６に示すように必
要ビット数を満たすと共に、それ以上のビット精度にて
ディジタル変換を行う（ｇはｘ/(ａ＋ｂ）＝５０％の時
のＮ１、Ｎ２を示す）。
【００２６】実施例２．図７はこの発明の他の実施例に
よるディジタルガンマ補正回路の構成を示す。８は８ビ
ットＡ／Ｄコンバータ（II）で基準電圧ＶRTがｂ、ＶRB
がｘ（ｘ≦（ａ＋ｂ）／２）であり、この電圧領域にて
ディジタル変換をする。９はＶRTがｘ、ＶRBがａである
８ビットＡ／Ｄコンバータ（Ｉ）である。１０はＡ／Ｄ
コンバータ（II）８、Ａ／Ｄコンバータ（Ｉ）９より出
力されるデータを選択するスイッチ、１１はＯＲ回路、
１２はスイッチ１０にて選ばれたデータとＯＲ回路の出
力をアドレスとし、それぞれのデータに対応するガンマ
補正値をデータテーブルとして持つメモリである。この
発明は、上記に示す２つのＡ／Ｄコンバータ８，９、ス
イッチ１０、ＯＲ回路１１及びメモリ１２より構成され
る。
よるディジタルガンマ補正回路の構成を示す。８は８ビ
ットＡ／Ｄコンバータ（II）で基準電圧ＶRTがｂ、ＶRB
がｘ（ｘ≦（ａ＋ｂ）／２）であり、この電圧領域にて
ディジタル変換をする。９はＶRTがｘ、ＶRBがａである
８ビットＡ／Ｄコンバータ（Ｉ）である。１０はＡ／Ｄ
コンバータ（II）８、Ａ／Ｄコンバータ（Ｉ）９より出
力されるデータを選択するスイッチ、１１はＯＲ回路、
１２はスイッチ１０にて選ばれたデータとＯＲ回路の出
力をアドレスとし、それぞれのデータに対応するガンマ
補正値をデータテーブルとして持つメモリである。この
発明は、上記に示す２つのＡ／Ｄコンバータ８，９、ス
イッチ１０、ＯＲ回路１１及びメモリ１２より構成され
る。
【００２７】以上のように構成されたディジタルガンマ
補正回路について、以下、その動作を説明する。
補正回路について、以下、その動作を説明する。
【００２８】図４に示す様に入力映像信号ａ〜ｘ間は、
Ａ／Ｄコンバータ（Ｉ）９にて８ビット精度でディジタ
ル変換され、ｘ〜ｂ間はＡ／Ｄコンバータ（II）８にて
８ビット精度でディジタル変換される。ｘの値による２
つのＡ／Ｄコンバータによりディジタル変換される映像
信号のビット精度は上記したので重複を避ける。Ａ／Ｄ
コンバータ（II）８のデータはＯＲ回路１１に入力さ
れ、データＤ16を出力する。Ａ／Ｄコンバータ（Ｉ）
９、Ａ／Ｄコンバータ（II）８より出力されるデータは
スイッチ１０にてＤ16が１の時はＡ／Ｄコンバータ（I
I）８のデータを、Ｄ16が０の時はＡ／Ｄコンバータ
（Ｉ）９のデータを選択する。スイッチ１０にて選ばれ
たデータとＤ16をアドレスとし、それぞれのデータに対
応するガンマ補正値をメモリ１２より出力することによ
り、ディジタルガンマ補正を行うディジタルガンマ補正
回路を構成する。
Ａ／Ｄコンバータ（Ｉ）９にて８ビット精度でディジタ
ル変換され、ｘ〜ｂ間はＡ／Ｄコンバータ（II）８にて
８ビット精度でディジタル変換される。ｘの値による２
つのＡ／Ｄコンバータによりディジタル変換される映像
信号のビット精度は上記したので重複を避ける。Ａ／Ｄ
コンバータ（II）８のデータはＯＲ回路１１に入力さ
れ、データＤ16を出力する。Ａ／Ｄコンバータ（Ｉ）
９、Ａ／Ｄコンバータ（II）８より出力されるデータは
スイッチ１０にてＤ16が１の時はＡ／Ｄコンバータ（I
I）８のデータを、Ｄ16が０の時はＡ／Ｄコンバータ
（Ｉ）９のデータを選択する。スイッチ１０にて選ばれ
たデータとＤ16をアドレスとし、それぞれのデータに対
応するガンマ補正値をメモリ１２より出力することによ
り、ディジタルガンマ補正を行うディジタルガンマ補正
回路を構成する。
【００２９】実施例３．図８はこの発明の他の実施例に
よるディジタルガンマ補正回路の構成を示す。１３はｎ
ビットＡ／Ｄコンバータ（Ｉ）で、基準電圧ＶRTがｘ
1 、ＶRBがａであり、この電圧領域にてディジタル変換
をする。１４はＶRTがｘ2 、ＶRBがｘ1 であるｎビット
Ａ／Ｄコンバータ（II）である。１５は、ＶRTがｘ
n-1 、ＶRBがｘn-2 であるｎビットＡ／Ｄコンバータ
（Ｎ−１）である。１５はＶRTがｂ、ＶRBがｘn-1 であ
るｎビットＡ／Ｄコンバータ（Ｎ）である（ｂ>ｘn-1＞
・・・＞ｘ2 ＞ｘ1 ＞ａ、且つｘ1 ーａ＜ｘ2 ーｘ1 ＜・
・・＜（ｂ−ａ）／Ｎ＜・・・＜ｂ−ｘn-1 ）。Ａ／Ｄ
コンバータ（Ｉ）１３からＡ／Ｄコンバータ（Ｎ）１６
までＮ個のＡ／Ｄコンバータで構成されている。１７は
それぞれのＯＲ回路１１の出力によりＮ個のＡ／Ｄコン
バータの内、１つのＡ／Ｄコンバータのデータを選択す
るデータを出力するデータセレクト回路である。１８は
Ｎ個のＡ／Ｄコンバータより出されるデータを選択する
スイッチである。１９はスイッチ１８により選ばれたデ
ータとデータセレクト回路１８より出力されたデータを
アドレスとし、それぞれのデータに対応するガンマ補正
値をデータテーブルとして持つメモリである。本発明
は、上記のＯＲ回路１１、Ｎ個のＡ／Ｄコンバータ１２
〜１５、データセレクト１６、スイッチ１７、メモリ１
８より構成される。
よるディジタルガンマ補正回路の構成を示す。１３はｎ
ビットＡ／Ｄコンバータ（Ｉ）で、基準電圧ＶRTがｘ
1 、ＶRBがａであり、この電圧領域にてディジタル変換
をする。１４はＶRTがｘ2 、ＶRBがｘ1 であるｎビット
Ａ／Ｄコンバータ（II）である。１５は、ＶRTがｘ
n-1 、ＶRBがｘn-2 であるｎビットＡ／Ｄコンバータ
（Ｎ−１）である。１５はＶRTがｂ、ＶRBがｘn-1 であ
るｎビットＡ／Ｄコンバータ（Ｎ）である（ｂ>ｘn-1＞
・・・＞ｘ2 ＞ｘ1 ＞ａ、且つｘ1 ーａ＜ｘ2 ーｘ1 ＜・
・・＜（ｂ−ａ）／Ｎ＜・・・＜ｂ−ｘn-1 ）。Ａ／Ｄ
コンバータ（Ｉ）１３からＡ／Ｄコンバータ（Ｎ）１６
までＮ個のＡ／Ｄコンバータで構成されている。１７は
それぞれのＯＲ回路１１の出力によりＮ個のＡ／Ｄコン
バータの内、１つのＡ／Ｄコンバータのデータを選択す
るデータを出力するデータセレクト回路である。１８は
Ｎ個のＡ／Ｄコンバータより出されるデータを選択する
スイッチである。１９はスイッチ１８により選ばれたデ
ータとデータセレクト回路１８より出力されたデータを
アドレスとし、それぞれのデータに対応するガンマ補正
値をデータテーブルとして持つメモリである。本発明
は、上記のＯＲ回路１１、Ｎ個のＡ／Ｄコンバータ１２
〜１５、データセレクト１６、スイッチ１７、メモリ１
８より構成される。
【００３０】以上のように構成されたディジタルガンマ
補正回路について、以下、その動作を説明する。図９に
示すように、入力映像信号はＮ個のＡ／Ｄコンバータに
てＶRT〜ＶRB間を、ｎビット精度でディジタル変換され
る。ディジタル変換されるＶRT〜ＶRB間の映像信号のビ
ット精度は
補正回路について、以下、その動作を説明する。図９に
示すように、入力映像信号はＮ個のＡ／Ｄコンバータに
てＶRT〜ＶRB間を、ｎビット精度でディジタル変換され
る。ディジタル変換されるＶRT〜ＶRB間の映像信号のビ
ット精度は
【００３１】
【数６】
【００３２】で表される。Ａ／Ｄコンバータ（II）１４
からＡ／Ｄコンバータ（Ｎ）１６のデータはそれぞれの
ＯＲ回路１１を通り、データセレクト回路１７に入力さ
れる。データセレクト回路１７はＮ個のＡ／Ｄコンバー
タの内、１つのＡ／Ｄコンバータを選ぶ（lnＮ／ln２）
ビットのデータを出力する。データセレクト回路１７よ
り出力された（lnＮ／ln２）ビットのデータはスイッチ
１８に入力される。（lnＮ／ln２）ビットのデータはス
イッチ１８が、Ａ／Ｄコンバータ（II）１４からＡ／Ｄ
コンバータ（Ｎ）１６のうち、あるＡ／Ｄコンバータの
データが入力されるＯＲ回路の出力データが１で、かつ
上位のＡ／Ｄコンバータのデータが入力されるＯＲ回路
の出力データがすべて０の時、そのＡ／Ｄコンバータの
データ（Ｄ0 〜Ｄn-1 ）を選び、ＯＲ回路のデータがす
べて０の時はＡ／Ｄコンバータ（Ｉ）１３を選ぶ様に対
応している。上記のようにスイッチ１８によりＮ個のＡ
／Ｄコンバータの１つが選択され、スイッチ１８より出
力されるデータとデータセレクト回路１７より出力され
るデータとをアドレスとし、それぞれのデータに対応す
るガンマ補正値をメモリ１９より出力することにより、
ディジタルガンマ補正を行うディジタルガンマ補正回路
を構成する。
からＡ／Ｄコンバータ（Ｎ）１６のデータはそれぞれの
ＯＲ回路１１を通り、データセレクト回路１７に入力さ
れる。データセレクト回路１７はＮ個のＡ／Ｄコンバー
タの内、１つのＡ／Ｄコンバータを選ぶ（lnＮ／ln２）
ビットのデータを出力する。データセレクト回路１７よ
り出力された（lnＮ／ln２）ビットのデータはスイッチ
１８に入力される。（lnＮ／ln２）ビットのデータはス
イッチ１８が、Ａ／Ｄコンバータ（II）１４からＡ／Ｄ
コンバータ（Ｎ）１６のうち、あるＡ／Ｄコンバータの
データが入力されるＯＲ回路の出力データが１で、かつ
上位のＡ／Ｄコンバータのデータが入力されるＯＲ回路
の出力データがすべて０の時、そのＡ／Ｄコンバータの
データ（Ｄ0 〜Ｄn-1 ）を選び、ＯＲ回路のデータがす
べて０の時はＡ／Ｄコンバータ（Ｉ）１３を選ぶ様に対
応している。上記のようにスイッチ１８によりＮ個のＡ
／Ｄコンバータの１つが選択され、スイッチ１８より出
力されるデータとデータセレクト回路１７より出力され
るデータとをアドレスとし、それぞれのデータに対応す
るガンマ補正値をメモリ１９より出力することにより、
ディジタルガンマ補正を行うディジタルガンマ補正回路
を構成する。
【００３３】実施例４．この発明のディジタル信号処理
部の実施例においては、主にディジタルデータのビット
数を８として説明したが、この発明はその値に限定され
るものではなく、ビデオカメラ設計及び画質より求めら
れる適切な値にても、この発明の効果は実現できる。
部の実施例においては、主にディジタルデータのビット
数を８として説明したが、この発明はその値に限定され
るものではなく、ビデオカメラ設計及び画質より求めら
れる適切な値にても、この発明の効果は実現できる。
【００３４】
【発明の効果】以上のようにこの発明によれば、基準電
圧値の異なる複数のｎビットＡ／Ｄコンバータにより、
映像信号をディジタル変換を行い、それぞれのデータに
対応するガンマ補正値をメモリより出力することによ
り、ディジタルガンマ補正を行う様に構成したので、ビ
ット精度の高い階調変換を行い、画質の良いガンマ補正
を実現できる。また、Ａ／Ｄコンバータとメモリを設け
るだけでガンマ補正回路を構成でき、非常に簡単、且つ
必要ビット数のＡ／Ｄコンバータを従来例にて用いるこ
とに比べ、消費電力の低減や低価格化等を実現すること
もできる。
圧値の異なる複数のｎビットＡ／Ｄコンバータにより、
映像信号をディジタル変換を行い、それぞれのデータに
対応するガンマ補正値をメモリより出力することによ
り、ディジタルガンマ補正を行う様に構成したので、ビ
ット精度の高い階調変換を行い、画質の良いガンマ補正
を実現できる。また、Ａ／Ｄコンバータとメモリを設け
るだけでガンマ補正回路を構成でき、非常に簡単、且つ
必要ビット数のＡ／Ｄコンバータを従来例にて用いるこ
とに比べ、消費電力の低減や低価格化等を実現すること
もできる。
【図１】本発明の一実施例によるディジタルガンマ補正
回路を示す図である。
回路を示す図である。
【図２】従来のディジタルガンマ補正回路を示す図であ
る。
る。
【図３】８ビットにディジタル変換された入力に対する
ガンマ補正されたディジタル出力を示す図である。
ガンマ補正されたディジタル出力を示す図である。
【図４】図１に示す一実施例により２つのＡ／Ｄコンバ
ータによりディジタル変換を行い、ディジタル変換され
た入力に対するガンマ補正されたディジタル出力を示す
図である。
ータによりディジタル変換を行い、ディジタル変換され
た入力に対するガンマ補正されたディジタル出力を示す
図である。
【図５】Ａ／Ｄコンバータ（Ｉ）のＶRB、Ａ／Ｄコンバ
ータ（II）のＶRTであるｘの値に対する、上記Ａ／Ｄコ
ンバータによりディジタル変換される映像信号のデータ
ビット数において増えるビット精度ΔＮ１と減るビット
精度ΔＮ２を示す図である。
ータ（II）のＶRTであるｘの値に対する、上記Ａ／Ｄコ
ンバータによりディジタル変換される映像信号のデータ
ビット数において増えるビット精度ΔＮ１と減るビット
精度ΔＮ２を示す図である。
【図６】Ａ／Ｄコンバータ（Ｉ）のＶRB、Ａ／Ｄコンバ
ータ（II）のＶRTであるｘの値に対する、映像信号に８
ビット精度を求めるときのディジタル変換に必要なビッ
ト数Ｎ0 と本発明の一実施例にてディジタル変換される
ビット数を示す図である。
ータ（II）のＶRTであるｘの値に対する、映像信号に８
ビット精度を求めるときのディジタル変換に必要なビッ
ト数Ｎ0 と本発明の一実施例にてディジタル変換される
ビット数を示す図である。
【図７】この発明の他の実施例によるディジタルガンマ
補正回路を示す図である。
補正回路を示す図である。
【図８】この発明の他の実施例によるディジタルガンマ
補正回路を示す図である。
補正回路を示す図である。
【図９】図８に示す一実施例によりＮ個のＡ／Ｄコンバ
ータによりディジタル変換を行い、ディジタル変換され
た入力に対するガンマ補正されたディジタル出力を示す
図である。
ータによりディジタル変換を行い、ディジタル変換され
た入力に対するガンマ補正されたディジタル出力を示す
図である。
１ アナログ映像信号入力 ２ ディジタル映像信号出力 ３ ８ビットＡ／Ｄコンバータ（Ｉ） ４ ８ビットＡ／Ｄコンバータ（II） ５ メモリ ６ ８ビットＡ／Ｄコンバータ ７ メモリ ８ ８ビットＡ／Ｄコンバータ（Ｉ） ９ ８ビットＡ／Ｄコンバータ（II） １０ スイッチ １１ ＯＲ回路 １２ メモリ １３ ｎビットＡ／Ｄコンバータ（Ｉ） １４ ｎビットＡ／Ｄコンバータ（II） １５ ｎビットＡ／Ｄコンバータ（Ｎ−１） １６ ｎビットＡ／Ｄコンバータ（Ｎ） １７ データセレクト回路 １８ スイッチ １９ メモリ ａ Ａ／Ｄコンバータ（Ｉ）のＶRBの電圧値 ｂ Ａ／Ｄコンバータ（II）、Ａ／Ｄコンバータ（Ｎ）
のＶRTの電圧値 ｃ ΔＮ１を示す ｄ ΔＮ２を示す ｅ Ｎを示す ｆ 従来例にてディジタル変換されるビット数 ｇ この発明の一実施例にてディジタル変換されるビッ
ト数 ｈ この発明の一実施例にてディジタル変換されるビッ
ト数
のＶRTの電圧値 ｃ ΔＮ１を示す ｄ ΔＮ２を示す ｅ Ｎを示す ｆ 従来例にてディジタル変換されるビット数 ｇ この発明の一実施例にてディジタル変換されるビッ
ト数 ｈ この発明の一実施例にてディジタル変換されるビッ
ト数
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年７月１４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】
【数１】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】
【数４】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】に示されるようＮ２ビットにてディジタル
変換される。図５においてｄはΔＮ１を示し、ｃはΔＮ
２を示す。図６において、ｅはｘの値に対する、８ビッ
ト精度の出力映像信号を得るためにディジタル変換に必
要なビット数Ｎ0 である。
変換される。図５においてｄはΔＮ１を示し、ｃはΔＮ
２を示す。図６において、ｅはｘの値に対する、８ビッ
ト精度の出力映像信号を得るためにディジタル変換に必
要なビット数Ｎ0 である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】
【数６】
Claims (2)
- 【請求項１】 ｎビットにてディジタル変換を行う基準
電圧ＶRT、ＶRB（ＶRT＞ＶRB）に、ａ、ｘ（ｘ≦（ａ＋
ｂ）／２）を持つＡ／Ｄコンバータ（Ｉ）と、ＶRT、Ｖ
RBにｘ，ｂを持つＡ／Ｄコンバータ（II）の２つのＡ／
Ｄコンバータと、入力映像信号のレベルを示す入力デー
タをノンリニアの映像信号に変換するメモリとを具備
し、上記メモリには上記入力データに応じたガンマ補正
データのデータテーブルが形成されていることを特徴と
するディジタルガンマ補正回路。 - 【請求項２】 ｎビットにてディジタル変換を行う基準
電圧ＶRT、ＶRB（ＶRT＞ＶRB）の異なるＮ個のＡ／Ｄコ
ンバータ（Ｎ＞２）と、入力映像信号のレベルを示す入
力データをノンリニアの映像信号に変換するメモリとを
具備し、上記メモリには上記入力データに応じたガンマ
補正データのデータテーブルが形成されていることを特
徴とするディジタルガンマ補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3338390A JPH05176221A (ja) | 1991-12-20 | 1991-12-20 | ガンマ補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3338390A JPH05176221A (ja) | 1991-12-20 | 1991-12-20 | ガンマ補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05176221A true JPH05176221A (ja) | 1993-07-13 |
Family
ID=18317710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3338390A Pending JPH05176221A (ja) | 1991-12-20 | 1991-12-20 | ガンマ補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05176221A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100490047B1 (ko) * | 1998-05-22 | 2005-08-01 | 삼성전자주식회사 | 프로그램 가능한 계조 구동 장치 |
| KR100682357B1 (ko) * | 2000-06-28 | 2007-02-15 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 감마전압 자동조정장치 및 그의 구동방법 |
-
1991
- 1991-12-20 JP JP3338390A patent/JPH05176221A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100490047B1 (ko) * | 1998-05-22 | 2005-08-01 | 삼성전자주식회사 | 프로그램 가능한 계조 구동 장치 |
| KR100682357B1 (ko) * | 2000-06-28 | 2007-02-15 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 감마전압 자동조정장치 및 그의 구동방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4534059A (en) | Method for correcting gradation of output data, for use in a picture digital processing system | |
| US4742399A (en) | Method of and apparatus for generating high-resolution bilevel image data | |
| EP0310021A2 (en) | Gradation converting circuit employing lookup table | |
| JP2924079B2 (ja) | ガンマ補正回路 | |
| US4768015A (en) | A/D converter for video signal | |
| JPH1132237A (ja) | ガンマ補正装置 | |
| JPH05176221A (ja) | ガンマ補正回路 | |
| US7116360B2 (en) | Image signal processing circuit and semiconductor device | |
| JP2924936B2 (ja) | 画像処理方法および装置 | |
| US5960122A (en) | Method of and apparatus for processing digital image data | |
| JP3091084B2 (ja) | 信号処理回路 | |
| JP2650969B2 (ja) | デジタルテレビジョンカメラ装置 | |
| JPH09219643A (ja) | Ａ／ｄコンバータ | |
| JPH0818826A (ja) | ディジタルガンマ補正回路 | |
| JPH06233155A (ja) | ディジタルガンマ補正回路 | |
| JPS6310981A (ja) | ビデオプリンタ | |
| JPH0563982A (ja) | 疑似中間調処理回路 | |
| JP3876067B2 (ja) | データの信号路接続方法および信号路接続器 | |
| JP4004232B2 (ja) | 映像信号処理装置 | |
| JPH0563984A (ja) | 中間調二値データ発生回路 | |
| JPH10108041A (ja) | 非線形処理回路 | |
| JPH0563983A (ja) | 中間調二値データ発生回路 | |
| JPS61208990A (ja) | 画像信号量子化装置 | |
| JPH0685673A (ja) | 映像信号ａ／ｄ変換器 | |
| JPH0743763B2 (ja) | ルックアップテーブルによる階調変換回路 |