JPH05182362A - デジタルレコーダ - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、音声信号をデジタル的に記録、再
生、更には編集することが可能なデジタルレコーダに関
し、録音時又は再生時に、トラック毎又はイベント毎の
信号処理を簡単な制御で実現可能とすることを目的とす
る。 【構成】 録音／再生時において、ハードディスク１２
ａ、１２ｂと各音声入出力装置８−１〜８−３との間の
デジタル音声データの転送は、ＤＭＡコントローラ１０
及びＨＤコントローラ１１の制御下でバッファ手段９−
１〜９−３を介してリアルタイムで行なわれる。この場
合、ＤＭＡコントローラ１０とＨＤコントローラ１１の
間に設置されたＤＳＰ１７は、バッファ手段９−１〜９
−３とハードディスク１２ａ、１２ｂとの間で一括して
ＤＭＡ転送される複数サンプル分のデジタル音響データ
（ブロックデータ）に対して一括してフィルタリング処
理などの信号処理を実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、音声信号をデジタル的
に記録、再生、更には編集することが可能なデジタルレ
コーダに関する。

【０００２】

【従来の技術】近年、音声信号を記録（録音）、再生、
編集する装置として、本出願人は、特願平２−１２３７
８８号（平成２年５月１４日出願）、特願平３−６５５
２２号（平成３年３月６日出願）、又は平成３年１１月
１４日出願の整理番号９１−１７７５−００号などの特
許出願において、記録媒体としてウィンチェスター型の
ハードディスクを用いてデジタルレコーディングを行う
デジタルレコーダを提案している。

【０００３】このようなデジタルレコーダでは、ランダ
ムアクセスデバイスの利点を生かして、録音されたデジ
タル音声データにおいて、所定の再生ブロック（イベン
トと呼ぶ）を単位としてランダムアクセス編集／再生を
行なうことが可能である。

【０００４】ここで、音声信号の録音又は再生時に、フ
ィルタ処理などの信号処理を行いたい場合がある。特
に、上述のようにハードディスクなどを用いてイベント
の編集／再生を可能とするデジタルレコーダなどにおい
ては、イベント単位で信号処理を行ないたいという要望
もある。

【０００５】このような信号処理の方式としては例え
ば、目的とするイベントのデジタル音声データを直接書
き換えたり、目的とするイベントのデジタル音声データ
に対して信号処理を行なった結果をデバイス（例えばデ
ィスク）の別領域に記録し直すというような方式が考え
られる。しかし、前者は元のデジタル音声データを保存
できないという点で問題があり、後者は信号処理された
デジタル音声データ出力を必ず別の領域に記録しなけれ
ばならず記録容量を圧迫するという問題点を有してい
る。

【０００６】そこで、イベントの編集時などにおいて、
信号処理の内容のみを指定し、実際の再生時などにおい
て元のデジタル音声データに対して指定した信号処理を
実行しそのまま出力するという方式が考えられる。

【０００７】近年では上述したような信号処理をリアル
タイムで実行することが可能なデジタル信号処理プロセ
ッサ（ＤＳＰ）が実用化されている。そして、デジタル
レコーダにおいて、上述のように再生時、更には録音時
においても信号処理を可能とするために考えられる従来
例としては、ＤＳＰをＤ／Ａ変換器の直前やＡ／Ｄ変換
器の直後に配置し、Ｄ／Ａ変換される直前のデジタル音
声データ又はＡ／Ｄ変換された直後のデジタル音声デー
タに対してデジタル信号処理を実行するものが考えられ
る。

【０００８】

【発明が解決しようとする課題】しかし、上述の従来例
を、例えば複数系統（トラック）のデジタル音声データ
の録音又は再生を同時に行なうようなデジタルレコーダ
に適用しようとした場合には、それぞれのトラックごと
に異なる信号処理を行なう必要性が生じる可能性があ
り、このような可能性に対処するためには、単純にはト
ラック数分のＤＳＰを用意する必要がある。１つのＤＳ
Ｐを時分割で制御する構成を採用したとしても、例えば
過去のデータを使用するデジタルフィルタリング処理な
どにおいては、各トラック毎に別々に過去のデジタル音
声データのサンプルを保持し、それらを切り替えて信号
処理するように制御しなければならない。更に、例え
ば、トラック１のイベントはローパスフィルタリング処
理、トラック２はバンドパスフィルタリング処理、トラ
ック３は音量を小さくする制御をするというように、ト
ラック毎に異なる信号処理が要求され得るため、トラッ
ク毎に別々の信号処理を実行するための制御データを切
り替えて管理しなければならない。

【０００９】このように従来は、ハードウエア規模が増
大し或いは信号処理のための制御が複雑になる問題を避
けることができず、結果的にデジタルレコーダのコスト
アップ又は処理性能の低下を招いてしまうという問題点
を有していた。

【００１０】本発明の課題は、録音時又は再生時に、ト
ラック毎又はイベント毎の信号処理を簡単な制御で実現
可能とすることにある。

【００１１】

【課題を解決するための手段】本発明は、まず、デジタ
ル音響データの入出力を行うＡ／Ｄ変換器又はＤ／Ａ変
換器、或いは両者の機能を切り替えて実行可能な変換器
などの音響入出力手段を有する。この音響入出力手段
は、複数系統（トラック）分のデジタル音響データを並
列に入出力可能な複数のＡ／Ｄ変換器又はＤ／Ａ変換器
を備えるタイプのものとしても実現できる。

【００１２】次に、デジタル音響データを記憶するため
のランダムアクセス可能なハードディスク装置や光磁気
ディスク装置などの音響記録手段を有する。また、音響
入出力手段に対して所定のサンプリング周期で入出力さ
れるデジタル音響データを順次一時記憶するリングバッ
ファなどのバッファ手段を有する。このバッファ手段
は、音響入出力手段が前述したように複数トラック分の
デジタル音響データを並列して入出力可能な場合、これ
ら複数トラック分のデジタル音響データを並列に順次一
時記憶する機能を有するように構成できる。

【００１３】更に、バッファ手段と音響入出力手段との
間で所定のサンプリング周期に同期してデジタル音響デ
ータを転送すると共に、その転送動作以外の時間におい
てバッファ手段と音響記録手段との間でデジタル音響デ
ータを連続する複数サンプル分一括して転送するＤＭＡ
コントローラなどの転送制御手段を有する。この転送制
御手段は、音響入出力手段及びバッファ手段が前述した
ように複数トラック分のデジタル音響データを並列して
処理可能な場合、各トラック別にバッファ手段と音響記
録手段との間でデジタル音響データを連続する複数サン
プル分一括して転送するように構成できる。

【００１４】そして、バッファ手段と音響記録手段との
間のデジタル音響データの転送路上に設けられ、転送制
御手段によって両者間で転送される複数サンプル分のデ
ジタル音響データに対して一括してフィルタリング処理
又はデータ圧縮／伸張処理などのデジタル信号処理を実
行するデジタル信号処理プロセッサ（ＤＳＰ）などの信
号処理手段を有する。

【００１５】

【作用】音響記録手段として、ランダムアクセス可能な
ハードディスク装置や光磁気ディスク装置などを採用し
た場合、録音されたデジタル音声データにおいて、所定
の再生ブロック（イベント）を単位として編集／再生を
行なうことができる。この場合、音響記録手段と音響入
出力手段との間にバッファ手段を設け、音響入出力手段
とバッファ手段の間ではサンプル単位でＤＭＡ転送など
を行ない、バッファ手段と音響記録手段との間では空き
時間で複数サンプル分一括してＤＭＡ転送などを行なう
ことにより、例えば複数トラック分のデジタル音響デー
タをリアルタイムかつイベント単位で音響記録手段に対
して録音又は再生できる。

【００１６】この場合に、バッファ手段と音響記録手段
との間のデジタル音響データの転送路上に設けられた信
号処理手段が、上述のようにバッファ手段と音響記録手
段との間で一括して転送される複数サンプル分のデジタ
ル音響データに対して一括してフィルタリング処理など
の信号処理を実行する。従って、信号処理手段は、各転
送タイミング毎に一括して転送される複数サンプル分の
デジタル音響データのみを使用して信号処理を行なうこ
とができ、例えば前回のデータ転送時のデジタル音響デ
ータなどを保持する必要はなく、本発明がマルチトラッ
クのデジタルレコーダに適用される場合においてもトラ
ック別に過去のデータを保持する必要はない。

【００１７】また、例えば再生時に音響記録手段からバ
ッファ手段に所定の複数サンプル分のデジタル音響デー
タが転送される場合に、信号処理手段において過去のデ
ジタル音響データを必要とするＦＩＲ（有限インパルス
応答）フィルタリング処理などが行なわれるような場合
には、転送制御手段が、実際のサンプル数よりも、必要
とする過去のデジタル音響データの分だけ数が多いデジ
タル音響データを信号処理手段に与えることにより、容
易に対処できる。

【００１８】更に、例えばイベント毎に信号処理を変化
させたいような場合でも、音響記録手段とバッファ手段
との間のデータ転送が１イベント分一括して行なわれる
ように設定すれば、信号処理手段に対する信号処理の設
定は、各イベントのデータ転送の開始時に設定するだけ
でよく、複雑な時分割制御は必要ない。

【００１９】

【実施例】以下、この発明のデジタルレコーダの好適な
実施例を図面を参照して説明する。 ＜全体構成＞図１は、本発明のデジタルレコーダの一実
施例の全体構成を示しており、この実施例においては、
同時に３トラックまでの録音、再生動作ができると共
に、再生時又は録音時にトラック毎かつイベント毎に音
量レベルとフィルタ処理を指定することができる。全体
は、図示のとおり、ＣＰＵ部（図中左側の部分）と、Ｄ
ＭＡユニット（音声記録再生処理装置）（図中右側の部
分）とにわかれる。更に、ＤＭＡユニット内に信号処理
用のＤＳＰを有することを特徴とする。

【００２０】ＣＰＵ部は、ＣＰＵ１と、このＣＰＵ１の
動作を規定するプログラム（詳細は後述）を記憶したプ
ログラムＲＯＭ２と、各種データを記憶するエリア、３
トラックのディスクアクセスポインタを記憶するエリ
ア、ハードディスク１２ａ、１２ｂに記憶されているデ
ジタル音声データを手動若しくは自動によって複数に区
切ったときの各区切られたデジタル音声データ（イベン
ト）の識別情報（イベント名）及び記憶位置（ディスク
ＩＤ、先頭データアドレス、イベント長）を含むイベン
トテーブル（ＥＴ）を記憶するエリア、イベントテーブ
ルに含まれるイベントの識別情報、フィルタタイプ及び
レベルを各トラック毎にイベントの再生順序に配列して
成るイベントシーケンステーブル（ＥＳＴ）を記憶する
エリア、並びにワークエリア等を含むＲＡＭ３と、ＣＰ
Ｕ１のＩ／Ｏポートに接続された周辺機器である各種フ
ァンクションキー、データ入力キー等を含むキーボード
４、ＣＲＴ或いはＬＣＤとそのドライバを含み各種表示
を行う表示装置５とを有する。

【００２１】ＣＰＵ１は、後述するようにリアルタイム
動作時（録音／再生等）において、ＤＭＡユニットのア
ドレスバス、データバスＤ１の空き時間に、必要に応じ
てＤＭＡユニットの各構成要素の制御を行ない、編集時
において、データブロックの並べ換えやディスクアクセ
スポインタの操作等を行なう。キーボード４からは、後
述するように、各トラック（以下、Ｔｒとする）の録音
／再生モードの設定、スタート、ストップ、ロケート、
編集点の指定、録音又は再生時に処理すべきフィルタに
関する指定などが行える。またプログラムＲＯＭ２、Ｒ
ＡＭ３のアドレス端子には、アドレスバスを介してＣＰ
Ｕ１からアドレス信号が送られ、その出力端子はデータ
バスを介してＣＰＵ１に或いはトランシーバ７に接続さ
れている。

【００２２】すなわち、ＣＰＵ部とＤＭＡユニットとを
連結するために、バッファ６、トランシーバ７がＤＭＡ
ユニット内に設けられている。バッファ６はＣＰＵ１と
アドレスバスを介して接続され、更にＤＭＡユニット内
のアドレスバスに連結される。トランシーバ７はＣＰＵ
１とデータバスを介して接続され、更にＤＭＡユニット
内のデータバスＤ１に連結される。

【００２３】ＤＭＡユニット内には、Ｔｒ１のための音
声入出力装置８−１、Ｔｒ２のための音声入出力装置８
−２、Ｔｒ３のための音声入出力装置８−３が設けられ
ている。各々には、アナログ音声信号が独立に入出力可
能となっている。

【００２４】各音声入出力装置８−１〜８−３の内部に
は、Ａ／Ｄ変換、Ｄ／Ａ変換を選択的に実行する変換器
のほか、サンプリングノイズ除去用のローパスフィル
タ、更にサンプリング周期でクロックを発生するクロッ
ク回路などが含まれている。これらの音声入出力装置８
−１〜８−３は、当該トラックがレコード（記録）状態
に設定されれば、外部からのアナログ音声信号をサンプ
リング周期毎に適宜フィルタリングした後、Ａ／Ｄ変換
して、デジタル音声データを得る。逆に当該トラックが
再生（プレイ）状態に設定されれば、予め読み出された
デジタル音声データをサンプリング周期毎にＤ／Ａ変換
して適宜フィルタリングした後、アナログ音声信号とし
て出力する。

【００２５】Ｔｒ１〜Ｔｒ３の各音声入出力装置８−１
〜８−３は、データバスＤ１を介して対応するバッファ
９−１（ＢＵＦ１）、バッファ９−２（ＢＵＦ２）、バ
ッファ９−３（ＢＵＦ３）と各々接続され、デジタル音
声データの授受を行う。

【００２６】このバッファ９−１〜９−３はＴｒ１〜Ｔ
ｒ３に各々対応しており、音声入出力装置８−１〜８−
３との間のデータ転送は、コントロール手段すなわちＤ
ＭＡコントローラ１０にて、直接メモリアクセス（ＤＭ
Ａ）方式により行われる。

【００２７】すなわち、ＤＭＡコントローラ１０は、録
音時には、各音声入出力装置８−１〜８−３より、各音
声入出力装置８−１〜８−３からバッファ９−１〜９−
３方向への１回のサンプリングに係るデジタル音声デー
タのＤＭＡ転送（シングル転送）をＴｒ１ではＤＲＱ１
信号、Ｔｒ２ではＤＲＱ２信号、Ｔｒ３ではＤＲＱ３信
号（各音声入出力装置８−１〜８−３はＤＲＱ信号とし
て出力する）として要求（リクエスト）されると、回答
（アクノーレッジ）をＴｒ１ではＤＡＫ１信号、Ｔｒ２
ではＤＡＫ２信号、Ｔｒ３ではＤＡＫ３信号（各音声入
出力装置８−１〜８−３はＤＡＣ信号として受け取る）
として返すことにより、実際のデータ転送を実行する。
再生時には、サンプリング周期でバッファ９−１〜９−
３から音声入出力装置８−１〜８−３方向への１回のサ
ンプリングに係るデジタル音声データのＤＭＡ転送（シ
ングル転送）の要求が、音声入出力装置８−１〜８−３
からなされ、上記した場合と同様にＤＭＡコントローラ
１０によってデータ転送が実行される。

【００２８】このバッファ９−１〜９−３は、１回若し
くは複数サンプル分のデジタル音声データを記憶できる
容量をもち、例えばＲＡＭをＴｒ１〜Ｔｒ３に３分割
し、各々リングバッファ（最終アドレスと先頭アドレス
とが仮想的につながったバッファ）として使用すること
で、ＦＩＦＯバッファとして機能するよう構成されてい
る。

【００２９】バッファ９−１〜９−３に対するアドレス
指定は、アドレスバスを介してＤＭＡコントローラ１０
などよりなされる。すなわちＤＭＡ転送を行っていると
きにはＤＭＡユニット内のアドレスバス、データバスＤ
１、制御信号ラインをＤＭＡコントローラ１０が専有す
ることになる。

【００３０】そしてバッファ９−１〜９−３は、データ
バスＤ１、Ｄ２を介し、更にＤＳＰ１７及びハードディ
スクコントローラ（以下、ＨＤコントローラとする）１
１の制御に従い、ＤＳＰ１７での信号処理を含めてハー
ドディスク１２ａ、１２ｂとデータの授受を行う、ハー
ドディスク１２ａ、１２ｂとＨＤコントローラ１１は、
データバスとコントロール信号ラインとを介して連結さ
れ、ハードディスク１２ａ、１２ｂに対するリード／ラ
イトアクセスが全てＨＤコントローラ１１によりなされ
る。

【００３１】このように、ＤＳＰ１７がＨＤコントロー
ラ１１とバッファ９−１〜９−３間に挿入されている点
が本実施例の特徴である。ＤＳＰ１７は、バッファ９−
１〜９−３とハードディスク１２ａ、１２ｂ間でデジタ
ル音声データのＤＭＡ転送（ブロック転送）が実行され
る場合に、デジタル信号処理を行ないながら転送を実行
するための回路である。具体的には、再生時には、ハー
ドディスク１２ａ、１２ｂからのブロックデータに対し
て必要に応じてフィルタ処理が実行され、そのフィルタ
出力がバッファ９−１〜９−３に蓄えられる、また、録
音時には、バッファ９−１〜９−３に蓄えられたブロッ
クデータに対して必要に応じてフィルタ処理が実行さ
れ、そのフィルタ出力がハードディスク１２ａ、１２ｂ
に格納される。この実施例では、ＦＩＲのフィルタ処理
及びレベル指定ができる。

【００３２】ハードディスク１２ａ、１２ｂは、Ｔｒ１
〜Ｔｒ３の３トラック分の分割された記憶エリアを有し
ており、バッファ９−１〜９−３とのデータ転送がＤＭ
Ａコントローラ１０によってなされる。これは、ＨＤコ
ントローラ１１が１つのデータブロックを転送し終わる
と割込み（ＩＮＴ）をＣＰＵ１にかけ、次のデータブロ
ックの転送指示をＣＰＵ１に対し行うことによってなさ
れる。ＣＰＵ１は、ＨＤコントローラ１１から割込み信
号ＩＮＴが到来すると、ＤＭＡコントローラ１０、ＤＳ
Ｐ１７及びＨＤコントローラ１１を所望の状態に設定し
たりプログラミングしたりした後、ＤＭＡ転送を行わせ
る。この動作の詳細は後に説明する。

【００３３】ＤＭＡコントローラ１０は、再生時にあっ
ては、ハードディスク１２ａ、１２ｂから予め指定され
た量（複数サンプリング周期分）のデジタル音声データ
を読み出した後、設定に応じてＤＳＰ１７でフィルタ処
理を行なわせながら、バッファ９−１〜９−３のうちの
指定されるバッファへＤＭＡ転送（ブロック転送）する
よう動作し、録音時にあっては、指定されたバッファか
ら予め指定された量（複数サンプリング周期分）のデジ
タル音声データを読み出した後、設定に応じてＤＳＰ１
７でフィルタ処理を行なわせながら、ハードディスク１
２ａ、１２ｂの指定される位置へＤＭＡ転送（ブロック
転送）するよう動作する。この場合のＤＭＡコントロー
ラ１０、ＤＳＰ１７及びＨＤコントローラ１１間の各要
求信号ＤＲＱ４、ＤＭＡＲＱ、ＨＤＲＱ、ＤＲＥＱ、及
び各回答信号ＤＡＫ４、ＤＭＡＡＫ、ＨＤＡＫ、ＤＡＣ
Ｋなどの関係については後述する。

【００３４】このようにＤＭＡコントローラ１０は、Ｔ
ｒ１〜Ｔｒ３の音声入出力装置８−１〜８−３とバッフ
ァ９−１〜９−３との間の３チャンネル（後述するＣＨ
１〜ＣＨ３）のデータ転送と、順番に選択されたいずれ
かのバッファ９−１〜９−３とＤＳＰ１７〜ハードディ
スク１２ａ、１２ｂとの間の１チャンネル（後述するＣ
Ｈ４）のデータ転送との、計４チャンネルの時分割デー
タ転送動作をする。

【００３５】ＣＰＵ１は、ＤＭＡユニット内の各構成要
素の機能、作用を管理するために、アドレスバスを介し
バッファ６にアドレス信号を与えるほか、各構成要素の
指定信号をバッファ６を介しデコーダ１３に供給して、
各々の指定信号ＣＳを、各音声入出力装置８−１〜８−
３、バッファ９−１〜９−３、ＤＭＡコントローラ１
０、ＤＳＰ１７及びＨＤコントローラ１１に与える。同
時に、トランシーバ７を介し、データバスを経由して種
々のデータのやりとりがＣＰＵ１との間でなされる。

【００３６】更に、ＣＰＵ１から各音声入出力装置８−
１〜８−３のＩＯＷＲ端子及びＤＳＰ１７には録音状態
（ライト状態）とするのか再生状態（リード状態）とす
るのかを指定する指定信号ＷＲが、バッファ６を介して
与えられる。この指定信号ＷＲにより、各音声入出力装
置８−１〜８−３では、音声入力のためのＡ／Ｄ変換処
理をするのか音声出力のためのＤ／Ａ変換処理をするの
かが指定され、また、ＤＳＰ１７では、ＤＭＡコントロ
ーラ１０及びＨＤコントローラ１１のそれぞれどちらを
入力及び出力とするのかが指定される。

【００３７】また、各バッファ９−１〜９−３、ＤＭＡ
コントローラ１０、ＨＤコントローラ１１に対してもこ
の指定信号（ライト信号）ＷＲと、別の指定信号（リー
ド信号）ＲＤとかバッファ６を介してＣＰＵ１から与え
られ、各々の構成要素からデータを読み出したり逆にデ
ータを書き込んだりするようになる。また、ＤＭＡコン
トローラ１０からも、ＤＭＡ転送状態にあってはこれら
の指定信号ＲＤ、ＷＲを出力するようになる。これらの
信号と各構成要素の機能、動作の関係は後述する。

【００３８】ＤＭＡコントローラ１０は、ＤＭＡ転送を
各構成要素間で行っているとき、ＤＭＡ可能（イネーブ
リング）信号ＤＭＡＥＮＢを“１”にして出力する。そ
の結果、この信号ＤＭＡＥＮＢがインバータ１６を介し
て与えられるアンドゲート１４の出力は“０”となり、
バッファ６、トランシーバ７にはイネーブリング信号Ｅ
が“０”として与えられ、結局ＣＰＵ部とＤＭＡユニッ
トとのデータ、アドレスの授受はできなくなる。このと
き、アンドゲート１５に“１”信号がデコーダ１３より
与えられておれば、アンドゲート１５の出力が“１”と
なってＣＰＵ１にウェイト信号ＷＡＩＴが供給される。

【００３９】つまり、ＣＰＵ１が、ＤＭＡユニットを管
理するために、バッファ６、トランシーバ７を開かせる
べくデコーダ１３に所定の信号を与えているとき、つま
りアンドゲート１４の一入力端にデコーダ１３より
“１”信号を供給しているとき（ＣＰＵ１がバッファ９
−１〜９−３、ＤＭＡコントローラ１０、ＨＤコントロ
ーラ１１、音声入出力装置８−１〜８−３のいずれかに
アクセスするためのアドレス信号を出力すると、デコー
ダ１３の出力はアクティブとなりアンドゲート１４、１
５の各々の一入力端への出力は“１”となる）、ＤＭＡ
転送を開始するとＣＰＵ１にウェイト（ＷＡＩＴ）がか
かり、ＤＭＡ転送が優先して実行された後、ウェイト解
除にともなってＣＰＵ１の動作が再開される。

【００４０】また、逆に、ＤＭＡコントローラ１０が、
ＤＭＡ転送を実行している時に、ＣＰＵ１が例えばＤＭ
Ａコントローラ１０をアクセスしようとしても、アンド
ゲート１５よりウェイト信号ＷＡＩＴが与えられＣＰＵ
１の実行サイクルは途中で引き延ばされて、バッファ
６、トランシーバ７はその間閉じられることになる。

【００４１】結局、ＣＰＵ１が、ＤＭＡユニットの各構
成要素にアクセスできるのは、 １．ＣＰＵ１がＤＡＭユニットの各構成要素をアクセス
するためのアドレスを出した。

【００４２】２．信号ＤＭＡＥＮＢがインアクティブ
（“０”）、つまりＤＭＡユニットのデータバスＤ１が
空いている。 の２つの条件を満足するときであるが、ＣＰＵ１は上述
したように、ゲート１４、１５の作用によっていつＤＭ
Ａユニットにアクセスするかを考慮することなく処理を
すすめることができる。

【００４３】また、ＣＰＵ１は、キー入力やコントロー
ルデータのトリガに応じて直ちにＤＭＡユニットの動作
状態を変えたい場合、ＤＭＡコントローラ１０に対し
て、ＤＭＡコントローラ１０の状態がどのような状態で
あってもＤＭＡ転送を中断する指令ＤＭＡＥＮＤを出力
することができる（これは、ＤＭＡコントローラ１０に
はＥＮＤ信号として与えられる）。 ＜ＤＭＡコントローラ１０の要部構成＞次に、ＤＭＡコ
ントローラ１０の一構成例を説明する。ＤＭＡコントロ
ーラ１０は、１バスサイクルが数百ナノ秒である転送能
力をもつ。従って、３トラック分のサンプリングデータ
を転送する時間は１〜２マイクロ秒となる。

【００４４】サンプリング周波数ｆｓを４８ＫＨｚとし
たとき、１サンプリング時間の間隔は約２１マイクロ秒
となり、サンプリング時間間隔のほとんどは、バッファ
９−１〜９−３とＨＤコントローラ１１、ＤＳＰ１７、
ハードディスク１２ａ、１２ｂとの間のデータ転送、Ｄ
ＳＰ１７でのフィルタ処理、及びＣＰＵ１から各構成要
素のプログラミング時間にあてることが可能となる。

【００４５】さて、その具体例の主要構成は、図２に示
されている。このＤＭＡコントローラ１０は、アドレス
バスと接続される入力側（ＩＮ）のアドレスバッファ１
０１と出力側（ＯＵＴ）のアドレスバッファ１０２を有
する。入力側のアドレスバッファ１０１に与えられるア
ドレス信号によって、レジスタセレクタ１０３の指定内
容が変化し、アドレスレジスタ１０４とコントロールレ
ジスタ１０５とに存在する所望のレジスタが指定される
ことになる。

【００４６】アドレスレジスタ１０４、コントロールレ
ジスタ１０５には４つのチャンネルＣＨ１〜ＣＨ４のエ
リアがあり、チャンネルＣＨ１〜ＣＨ３は、バッファ９
−１〜９−３と音声入出力装置８−１〜８−３との間の
ＤＭＡ転送を行うためのレジスタであり、チャンネルＣ
Ｈ４は、バッファ９−１〜９−３のうちの指定したバッ
ファとＤＳＰ１７、ハードディスク１２ａ、１２ｂとの
間のＤＭＡ転送を行うためのレジスタである。

【００４７】アドレスレジスタ１０４内の各チャンネル
ＣＨ１〜ＣＨ４のレジスタは、対応するバッファ９−１
〜９−３及び指定されたバッファのカレントアドレスと
スタートアドレスとを少なくとも記憶するエリアを有す
る。またコントロールレジスタ１０５の各チャンネルＣ
Ｈ１〜ＣＨ４のエリアには、例えば、ＤＭＡ転送の方向
を指定するコントロールデータが記憶される。

【００４８】このアドレスレジスタ１０４、コントロー
ルレジスタ１０５の内容は、データバッファ１０６を介
してデータバスＤ１に対して入出力可能となっている。
そして、これらの各構成要素を制御しているのが、タイ
ミングコントロールロジック１０７と、サービスコント
ローラ１０８、チャンネルセレクタ１０９である。

【００４９】サービスコントローラ１０８は、ハードロ
ジック若しくはマイクロプログラム制御構成となってい
て、タイミングコントロールロジック１０７からの信
号、音声入出力装置８−１〜８−３、ＤＳＰ１７からの
ＤＭＡ要求信号ＤＲＱ１〜ＤＲＱ４や、ＣＰＵ１からの
ＤＭＡ中断指令ＥＮＤ（ＤＭＡＥＮＤ）を受けとり、上
記各構成要素に対する回答（アクノーレッジ）信号ＤＡ
Ｋ１〜ＤＡＫ４、ＤＭＡ転送中を示すＤＭＡ可能（イネ
ーブリング）信号ＤＭＡＥＮＢを出力するほか、タイミ
ングコントロールロジック１０７に対し各種指令を出し
たり、チャンネルセレクタ１０９に対しチャンネルセレ
クト信号を出力したりする。チャンネルセレクタ１０９
は、アドレスレジスタ１０４、コントロールレジスタ１
０５のなかの各チャンネルＣＨ１〜ＣＨ４に対応するレ
ジスタを選択的に指定する。

【００５０】タイミングコントロールロジック１０７
は、デコーダ１３からの指定信号ＣＳ、コントロールレ
ジスタ１０５からのコントロール信号、サービスコント
ローラ１０８からの制御信号を受けて、アドレスバッフ
ァ１０２、データバッファ１０６の入出力制御をするほ
か、アドレスインクリメンタ１１０を動作させて、アド
レスレジスタ１０４のなかの指定されたチャンネルのカ
レントアドレスレジスタをインクリメントし、該チャン
ネルに割り当てられたバッファの最終アドレスになった
ならば、該チャンネルに割り当てられたバッファの開始
アドレスにリセットさせる。 ＜ＤＳＰ１７の機能構成＞続いて、ＤＳＰ１７の機能構
成の一例を説明する。

【００５１】３−１は入力ポート切替部、３−３は出力
ポート切替部であり、共に信号処理の方向を決定するた
めのセレクタ部である。ここでの各選択状態は、録音時
（バッファ９−１〜９−３からハードディスク１２ａ、
１２ｂへの記録時）か再生時（ハードディスク１２ａ、
１２ｂからバッファ９−１〜９−３への読み出し時）か
で切り替えられる。図３の実線で示す接続状態は録音時
の方向選択状態であり、データバスＤ１（図１参照）が
フィルタ部３−２の入力側に接続され、フィルタ部３−
２の出力側がデータバスＤ２（図１参照）に接続され
る。点線で示す接続状態は再生時の方向選択状態であ
り、データバスＤ２がフィルタ部３−２の入力側に接続
され、フィルタ部３−２の出力側がデータバスＤ１に接
続される。

【００５２】フィルタ部３−２は、ＤＭＡ転送（ブロッ
ク転送）が行われる前にＣＰＵ１（図１参照）によって
プログラムされ、入力されるデジタル音声データに対し
てフィルタ処理を実行する。図１のＣＰＵ１からバッフ
ァ６を介して入力されるＷＲ信号によって、データバス
Ｄ１上のデータが、ＣＰＵ１からのプログラムデータで
あることがわかる。ＤＭＡ転送（ブロック転送）中は、
各転送サイクル毎に入力される１つのデジタル音声デー
タに対してフィルタ処理が実行され、その転送サイクル
の終了時に１つのフィルタ出力が、フィルタ部３−２内
の特には図示しない出力ポートに格納される。

【００５３】フィルタ部３−２の内部模式図を図４に示
す。このフィルタ部は、本実施例では、各転送サイクル
毎に入力される１つのデジタル音声データに対して、そ
のデータと２５５個縦続に接続された１サンプル遅延素
子ｚ^-1によって順次遅延された過去２５５個のデータを
もとにＦＩＲフィルタリング処理を実行する２５６タッ
プのフィルタとして実現される。なお、図４では、乗算
器４−３は２５６個あるが、必ずしもこの数だけ持つ必
要はなく、１つの乗算器を早いサイクルで時分割的に用
いて実現することができる。

【００５４】ＣＰＵ１（図１）によってプログラムされ
るのは、デジタルフィルタ処理を行うか行わないかを決
定するセレクタ４−１、４−２と、各乗算器４−３に与
えるフィルタ係数データと、乗算器４−５に与えるレベ
ルデータである。本実施例では、乗算器４−３に与えら
れる各フィルタ係数データとしては、予め特性が決めら
れた２５６次のローパスフィルタ処理かバンドパスフィ
ルタ処理かハイパスフィルタ処理の３種類のフィルタ処
理のフィルタ係数データセットのいずれかのセットが選
択されるものとする。

【００５５】フィルタ部３−２の次数を２５６次（タッ
プ）とした理由は、次のような理由による。すなわち、
本実施例の場合、ハードディスク１２ａ、１２ｂの１セ
クタが５１２バイトであり、ハードディスク１２ａ、１
２ｂとバッファ９−１〜９−３間のＤＭＡ転送（ブロッ
ク転送）は、セクタ単位で行われる。従って、デジタル
音声データの１サンプル（ワード）を２バイトとすれ
ば、そのようなデジタル音声データは、２５６バイトの
倍数のデータブロック単位でＤＭＡ転送されることにな
る。従って、フィルタ部３−２のタップ数を２５６タッ
プとすれば、ＤＭＡ転送したいセクタ数より丁度１セク
タ分＝２５６タップ分のデジタル音声データをフィルタ
部３−２に入力すれば、その出力データブロックのサン
プル数を意図した数にすることができるのである。この
ような制御の容易さから、本実施例では、２５６タップ
のデジタルフィルタ処理が採用される。

【００５６】本実施例では、上述のフィルタ部３−２で
のフィルタ処理に要する時間は、ＤＳＰ１７による信号
処理速度がデジタル音声データのサンプリング速度に比
べて十分速いため、数百ナノ秒である。すなわち、ＤＳ
Ｐ１７がある場合のハードディスク１２ａ、１２ｂとバ
ッファ９−１〜９−３間のデータ転送能力は、ＤＳＰ１
７がない場合に比較して殆ど悪化しない。

【００５７】図３に戻り、制御部３−４は、ＤＳＰ１７
全体を制御する。フィルタ部３−２と同様に、ＤＭＡ転
送（ブロック転送）が行われる前にＣＰＵ１（図１参
照）によってプログラムされる。この制御部３−４は、
デジタルフィルタの因果性を満たすため、タップを全部
埋めてからでないと、出力を出さないようにする。録音
／再生によって決まるデータ転送方向により、図１のＤ
ＭＡコントローラ１０及びＨＤコントローラ１１との間
の各タイミング信号の制御を行う。この詳細なタイミン
グ制御については後述するが、ＤＭＡコントローラ１０
とＤＳＰ１７とＨＤコントローラ１１との間の全体的な
信号の流れは次のようになる。

【００５８】すなわち、録音時には、ＨＤコントローラ
１１から要求信号ＨＤＲＱ（ＨＤコントローラ１１側で
はＤＲＥＱとして出力する）が発生した後、まず、制御
部３−４とＤＭＡコントローラ１０との間で、要求信号
ＤＭＡＲＱ（ＤＭＡコントローラ１０側ではＤＲＱ４と
して受取る）と回答信号ＤＭＡＡＫ（ＤＭＡコントロー
ラ１０側ではＤＡＫ４として出力する）の授受が２５６
回発生し、２５６ワードのデジタル音声データがＤＭＡ
コントローラ１０からフィルタ部３−２に送られる。そ
して、この間は、制御部３−４は、ＨＤコントローラ１
１へ回答信号ＨＤＡＫ（ＨＤコントローラ１１側ではＤ
ＡＣＫとして受信する）を出さない。これは、本実施例
では、前述したようにフィルタ部３−２が２５６タップ
のフィルタ処理を実行するので、フィルタ部３−２は、
２５６ワード分のデジタル音声データを受信してフィル
タ処理する間は、正しいフィルタ結果を出力できないた
めである。その後、制御部３−４は、ＨＤコントローラ
１１に回答信号ＨＤＡＫ（ＤＡＣＫ）を出し、以後、制
御部３−４とＤＭＡコントローラ１０間のＤＭＡＲＱ
（ＤＲＱ４）及びＤＭＡＡＫ（ＤＡＫ４）の各信号の授
受と、ＨＤコントローラ１１と制御部３−４間のＨＤＲ
Ｑ（ＤＲＥＱ）及びＨＤＡＫ（ＤＡＣＫ）の各信号の授
受とが、ＨＤコントローラ１１からの転送ワード数分の
ＤＲＥＱ（ＨＤＲＱ）信号の発生をトリガーとして並列
に繰り返し発生する。この結果、バッファ９−１〜９−
３→フィルタ部３−２→ＨＤコントローラ１１→ハード
ディスク１２ａ、１２ｂという転送処理が実行される。

【００５９】次に、再生時には、ＨＤコントローラ１１
から要求信号ＨＤＲＱ（ＤＲＥＱ）が発生した後、ま
ず、ＨＤコントローラ１１との間で回答信号ＨＤＡＫ
（ＤＡＣＫ）と要求信号ＨＤＲＱ（ＤＲＥＱ）の授受が
２５６回発生して、２５６ワード分のデジタル音声デー
タのＨＤコントローラ１１からフィルタ部３−２へ送ら
れる。そして、この間は、録音時と同様の理由で、制御
部３−４は、ＤＭＡコントローラ１０へ要求信号ＤＭＡ
ＲＱ（ＤＲＱ４）を出さない。その後、制御部３−４
は、ＤＭＡコントローラ１０に要求信号ＤＭＡＲＱ（Ｄ
ＲＱ４）を出力し、以後、ＨＤコントローラ１１と制御
部３−４間のＨＤＲＱ（ＤＲＥＱ）及びＨＤＡＫ（ＤＡ
ＣＫ）の各信号の授受と、制御部３−４とＤＭＡコント
ローラ１０間のＤＭＡＲＱ（ＤＲＱ４）及びＤＭＡＡＫ
（ＤＡＫ４）の各信号の授受とが、ＨＤコントローラ１
１からのＤＲＥＱ（ＨＤＲＱ）信号の発生をトリガーと
して並列に繰り返し発生する。この結果、ハードディス
ク１２ａ、１２ｂ→ＨＤコントローラ１１→フィルタ部
３−２→バッファ９−１〜９−３という転送処理が実行
される。但し再生時には、上述のように、ＨＤコントロ
ーラ１１からＤＲＥＱ信号が２５６回発生してＨＤコン
トローラ１１からＤＳＰ１７に１セクタ＝２５６ワード
分のデジタル音声データが転送された後に初めて、ＤＳ
Ｐ１７からバッファ９−１〜９−３へのフィルタ出力の
転送が開始される。このため、ＤＳＰ１７からバッファ
９−１〜９−３に所望の転送ワード数分のデジタル音声
データを転送するためには、ＨＤコントローラ１１は、
所望の転送ワード数に対応する数より１セクタ（２５６
ワード）分だけ多い数のＤＲＥＱ信号を出力する必要が
ある。従って、ＣＰＵ１からＨＤコントローラ１１に
は、予め所望の転送ワード数より１セクタ（２５６ワー
ド）分だけ多い転送ワード数を設定する必要がある。 ＜ＣＰＵ１の全体動作＞以下に、本実施例の動作につい
て説明する。ＣＰＵ１の動作を示すフローチャートが図
５乃至図８に示されている。これはプログラムＲＯＭ２
に記憶されたプログラム（ソフトウェア）によるもの
で、図５はメインルーチンを示し、図６は、ＨＤコント
ローラ１１からの割込み信号ＩＮＴの到来に応答して実
行する割込みルーチンを示している。また図７及び図８
は図６に示す割込みルーチンの一部のステップ（６−
２）を更に詳細に示している。

【００６０】まず図５において、ＣＰＵ１は、電源オン
に応じてメインルーチンをスタートさせ、ステップ５−
０（以下、単に５−０と記す）において各種初期状態を
設定する。そして、５−１においてキー入力を受け、５
−２において何のモードに設定されたかを判断する。

【００６１】ＣＰＵ１が、現在、再生／録音モードであ
るとジャッジすると、５−２から５−３に進み３つある
トラックを順次選択指定し、更に５−４に進み各トラッ
クの動作モードをキーボード４の入力指示に従って設定
し、５−５において、Ａ／Ｄ変換、Ｄ／Ａ変換のいずれ
の動作を各音声入出力装置８−１〜８−３が実行するの
かを、バッファ６、デコーダ１３を介して指定信号ＣＳ
を順次送出しながらＩＯＷＲを与えることにより、セッ
ティングする。いま、例えばＴｒ１については再生状態
（従ってＤ／Ａ変換動作状態）、Ｔｒ２及びＴｒ３は各
々録音状態（従ってＡ／Ｄ変換動作状態）とする。図１
２に、このようなモード設定した場合の概略動作の概念
図を示す。

【００６２】そして、５−５では、ＤＭＡコントローラ
１０に対し、各Ｔｒ１〜Ｔｒ３についてのバッファ９−
１〜９−３のアドレスを初期化させる。つまり、図２の
アドレスバッファ１０１、レジスタセレクタ１０３、チ
ャンネルセレクタ１０９等により、チャンネルＣＨ１〜
ＣＨ３の各レジスタ（アドレスレジスタ１０４、コント
ロールレジスタ１０５）を指定しながら、データバッフ
ァ１０６を介して初期設定データを入力設定する。

【００６３】ここで、バッファ９−１〜９−３は、リン
グバッファとして循環的に使用されるようになってお
り、初期状態としては、各バッファ９−１〜９−３のス
タートアドレスとカレントアドレスとは一致するようセ
ットされる（図１２に、各バッファ９−１〜９−３のス
タートアドレスとカレントアドレスとが、ＣＨ１〜ＣＨ
３のアドレスレジスタ１０４に記憶されて制御される状
態を模式的に示してある）。

【００６４】続いてＣＰＵ１は５−６の処理を実行し、
ＲＡＭ３内の作業（ワーク）メモリエリアに存在するハ
ードディスク１２ａ、１２ｂの各トラックＴｒ１〜Ｔｒ
３に対応するディスクアクセスポインタを初期設定する
（図１２にハードディスク１２ａ、１２ｂの記憶エリア
と、ディスクアクセスポインタとの関係を示してい
る）。

【００６５】次にＣＰＵ１は、各音声入出力装置８−１
〜８−３のＡ／Ｄ変換動作又はＤ／Ａ変換動作を開始さ
せる（５−７）。続いて、５−８では、ＣＰＵ１がソフ
トウェア割込みをかける。この結果、後述するように、
ＨＤコントローラ１１がハードディスク１２ａ、１２ｂ
とバッファ９−１〜９−３のいずれかとの間のデータ転
送のプログラム要求を割込み信号ＩＮＴによってＣＰＵ
１に対して行ったときと同じ処理が実行される。

【００６６】具体的には、図６及び図７に示すフローチ
ャートに従った動作が５−８で実行されることになる。
ここで図６及び図７に示したフローチャートの説明に入
る前に、前記した図１のＲＡＭ３に格納される各テーブ
ルの構成について説明する。図１のＲＡＭ３には、図１
３乃至図１６に示すように再生スケジュールを制御する
イベントテーブル（ＥＴとする）、イベントシーケンス
テーブル（ＥＳＴとする）が定義されており、それらの
中間データであるカレントデータのメモリ領域が取られ
ている。

【００６７】すなわち、図１３は前記したイベントテー
ブルの登録例を示しており、このテーブルに格納される
イベントデータは、イベント名（ｎａｍｅ）、ディスク
ＩＤ（ｉｄ）（ハードディスク１２ａ（００）と１２ｂ
（０１）のいずれかを指定する）、先頭データアドレス
（サンプル（ワード）データアドレス）（ａｄｒｓ）、
及びイベント長（サンプルデータ数）（ｖｏｌ）より構
成されている。そして図１３に示すイベントテーブルに
おいては、イベント番号が“１”から“４”のオリジナ
ルレコーディングデータは、録音時の領域確保によって
自動的に作られる。

【００６８】また、図１４はオリジナルレコーディング
データのＥＳＴの例を示しており、横方向に“０”から
“２”のＥＳＴインデックス（ＥＳＴｉｎｄｅｘ）が、
縦方向に各トラック番号が配列され、それぞれに対応し
て、イベント番号、フィルタタイプ及びレベルが、
「“イベント番号”−“フィルタタイプ”“レベル”」
というデータ形式で格納される。

【００６９】図１３と図１４において、例えばトラック
２のイベント番号が“２”と“３”のデータは、ディス
ク“００”と“０１”にまたがって記録された状態を示
しており、また、イベント番号“０”はシーケンス要素
の終端を示すためのデータである。

【００７０】一方、フィルタタイプは、ＤＳＰ１７内の
フィルタ部３−２（図３）において実行されるデジタル
フィルタリング処理の形式を指定するデータであり、
“０”は図４のセレクタ４−１、４−２をバイパス側に
接続してフィルタリング処理を行なわないモードを指定
し、“１”、“２”及び“３”は、それぞれセレクタ４
−１、４−２をフィルタリング処理側に接続すると共に
図４の各乗算器４−３に各フィルタタイプのフィルタ係
数データを与えることにより、フィルタ部３−２に、そ
れぞれローパスフィルタリング処理、バンドパスフィル
タリング処理又はハイパスフィルタリング処理を行なわ
せる各モードを指定する。

【００７１】更に、レベルは、ＤＳＰ１７内のフィルタ
部３−２（図３）の出口において、乗算器４−５によっ
てデジタル音声信号に対して設定される振幅レベル値を
設定する。

【００７２】このように本実施例では、イベント単位で
デジタルフィルタリング処理及びレベル制御処理を行な
えることが特徴である。図１５は、イベントをユーザ自
ら定義し、出力すべきトラックにそれらを並べた編集作
品１のＥＳＴの例を示しており、図１４の場合と同様に
横方向に“０”から“８”のＥＳＴインデックスが、縦
方向に各トラック番号が配列され、それぞれに対応して
イベント番号、フィルタタイプ及びレベルが格納され
る。従って以上のようにＥＡＴは編集作品に対応して複
数存在しうる。

【００７３】更にまた、図１６は、実際にＤＭＡ転送を
行っているときのカレントデータを示しており、各トラ
ックの次回の転送対象となるＥＳＴのインデックス番号
と、そのイベントがどれだけ転送されたかを示す既転送
量（１セクタ＝５１２バイトの整数倍のバイト数）が記
憶される。

【００７４】以下、図１５に示すようなユーザ定義のイ
ベントシーケンスを再生させた場合のＣＰＵ１の動作
を、図６、図７及び図８に示したフローチャートに従っ
て説明する。

【００７５】まず、６−１で、Ｔｒ１について、ハード
ディスク１２ａ、１２ｂからデジタル音声データをバッ
ファ９−１にＤＭＡ転送するために、ＤＭＡコントロー
ラ１０のチャンネルとしてＴｒ１に対応するチャンネル
ＣＨ１を決定する。

【００７６】続いて、６−２で、トラック番号とチャン
ネルバッファの空き容量（転送可能容量）から、ディス
クＩＤ、ワードアドレス、転送ワード数を求め、ＤＳＰ
１７に対してフィルタ設定を行なう６−２のステップを
実行する。この６−２のステップについては、図７及び
図８に更に詳しくそのフローが示されている。なお、前
述したように、本実施例ではＤＭＡ転送はセクタ単位で
行なわれるため、バッファの空き容量もセクタ単位とな
る。

【００７７】すなわち、７−１のステップにおいて、図
１６に示す該当するトラックのカレントデータよりＥＳ
Ｔインデックスを求め、このインデックスに基づいて図
１５に示すイベントシーケンステーブルよりイベント番
号を求める。そして７−２のステップにおいて、このイ
ベント番号に基づいて図１３に示すイベントテーブルよ
りそのイベントのＩＤを求める。

【００７８】次に７−３において、「そのイベントの先
頭アドレス＋カレントデータの既転送量＝ワードアドレ
ス」の式に従って、ワードアドレスを演算する。イベン
トの先頭アドレスは図１３に示すイベントテーブルより
求められ、またカレントデータの既転送量は図１６に示
すカレントデータより求められる。

【００７９】そして、ＣＰＵ１は７−４で、「イベント
の容量−既転送量＝未転送量」の式に従って、未転送量
を演算する。イベントの容量は図１３におけるイベント
テーブルのｖｏｌより求められ、既転送量は図１６のカ
レントデータより求められる。

【００８０】次に７−５においてバッファの空き容量が
未転送量より大きいか否かが判定される。ここでＮＯと
ジャッジした場合、バッファの空き容量分のブロックデ
ータを全部転送してもイベント末尾に達しないので、そ
の分全てを転送すべく、７−６において「カレントデー
タの既転送量＋バッファの空き容量＝既転送量」の演算
がなされ、７−７において「転送ワード数＝空き容量」
とされる。一方、ステップ７−５においてＹＥＳとジャ
ッジした場合、バッファの空き容量分のブロックデータ
が全部転送される前にイベントの未転送量のブロックデ
ータが全部転送されてイベント末尾に達するので、次回
は次のイベントの転送を行なうべく、７−８において
「カレントデータのＥＳＴのインデックスを＋１、既転
送量＝０」の演算がなされ、また、今回は現在のイベン
トの未転送量分全てを転送すべく、７−９において「転
送ワード数＝未転送量」とされる。

【００８１】７−９までで目的とするデータ転送量が求
まると、次に７−１０で、現在処理対象となっているイ
ベントシーケンステーブルの要素中のフィルタリング処
理のための指定データが取り出される。

【００８２】続いて７−１１では、フィルタタイプ（図
１４、図１５参照）が“０”であるか否か、すなわちフ
ィルタリング処理が指定されているか否かが判定され
る。この判定がＮＯならば、ＣＰＵ１は、７−１２で、
ＤＳＰ１７内のフィルタ部３−２（図３）内のセレクタ
４−１、４−２（図４）をバイパス側に切り替えてフィ
ルタ部３−２の入力側と出力側を直結させ、制御部３−
４に対して、ＨＤコントローラ１１からのＨＤＲＱ（Ｄ
ＲＥＱ）信号をＤＭＡコントローラ１０に向うＤＭＡＲ
Ｑ（ＤＲＱ４）信号としてそのまま出力させ、逆に、Ｄ
ＭＡコントローラ１０からのＤＭＡＡＫ（ＤＡＫ４）信
号をＨＤコントローラ１１へ向うＨＤＡＫ（ＤＡＣＫ）
信号としてそのまま出力させる。更に、ＣＰＵ１は、Ｄ
ＳＰ１７内のフィルタ部３−２（図３）内の乗算器４−
５に、乗算係数として“１”を設定する。すなわち実質
的に乗算は行なわれないのと等価となる。このようにし
て、ＤＳＰ１７が完全にバイパスされる。

【００８３】一方、７−１１の判定がＹＥＳならば、ま
ず、ＣＰＵ１は、７−１３で、ＤＳＰ１７内のフィルタ
部３−２（図３）内の乗算器４−５に、乗算係数として
現在処理対象となっているイベントシーケンステーブル
の要素中のレベル（図１４、図１５参照）に対応する値
を設定する。

【００８４】次に、ＣＰＵ１は、７−１４で、セレクタ
４−１、４−２（図４）をフィルタリング処理側に切り
替えると共に、現在処理対象となっているイベントシー
ケンステーブルの要素中のフィルタタイプ（図１４、図
１５参照）に基づいて図４の各乗算器４−３に各フィル
タタイプのフィルタ係数データを与えることにより、フ
ィルタ部３−２（図３）に、それぞれローパスフィルタ
リング処理、バンドパスフィルタリング処理又はハイパ
スフィルタリング処理を行なわせる各モードを指定す
る。

【００８５】更に、７−１５では、現在処理の対象とな
っているトラックが再生モードであるか否かが判定さ
れ、再生モードでないならば、７−１６で、前述した７
−７又は７−９で算出された転送ワード数がＨＤコント
ローラ１１に設定すべき転送ワード数（ＨＤＣ転送量）
として設定され、再生モードならば、７−１７で、前述
した７−７又は７−９で算出された転送ワード数に１セ
クタ（２５６ワード）分のワード数を加算したワード数
がＨＤコントローラ１１に設定すべきＨＤＣ転送量とし
て設定される。このようにＨＤＣ転送量が再生時に１セ
クタ分多く設定されるのは、既述したように、ＨＤコン
トローラ１１からＤＲＥＱ信号が２５６回発生してＨＤ
コントローラ１１からＤＳＰ１７に１セクタ＝２５６ワ
ード分のデジタル音声データが転送された後に初めて、
ＤＳＰ１７からバッファ９−１〜９−３へのフィルタ出
力の転送が開始されため、ＤＳＰ１７からバッファ９−
１〜９−３に所望の転送ワード数分のデジタル音声デー
タを転送するためには、ＨＤコントローラ１１は、所望
の転送ワード数に対応する数より１セクタ（２５６ワー
ド）分だけ多い数のＤＲＥＱ信号を出力する必要がある
からである。

【００８６】以上の図７及び図８で示される図６の６−
２の処理により、現在処理の対象となっているイベント
について、ディスクＩＤ、ワードアドレス、転送ワード
数及びＨＤＣ転送ワード数が求まったら、次に図６の６
−３において、ワードアドレスがディスクアドレスに変
換され、また、ＨＤＣ転送ワード数よりＨＤＣ転送セク
タ数が計算される。

【００８７】更に６−４において、ＣＰＵ１は、ディス
クアドレス、ＨＤＣ転送セクタ数によりＨＤコントロー
ラ１１をプログラミングする。また、現在処理の対象と
なっているトラックの録音又は再生のモードに対応し
て、ＣＨ４の転送方向（録音時はバッファ９−１〜９−
３からハードディスク１２ａ、１２ｂの方向、再生時は
その逆の方向）がプログラムされる。なお、前述したよ
うに、再生時のＨＤＣ転送セクタ数は、実際の転送ワー
ド数に対応するセクタ数より１セクタ分多く設定されて
いる。

【００８８】６−５では、ＤＭＡコントローラ１０内の
アドレスレジスタ１０４（図２）の当該ＣＨ（例えば、
ＣＨ１）のスタートアドレスがＣＨ４のスタートアドレ
スにコピーされる。

【００８９】そして、６−６では、前述した図７の７−
７又は７−９で求まっている転送ワード数より当該ＣＨ
のスタートアドレスが更新される。そして、図５のメイ
ンルーチンにリターンする。このように、スタートアド
レスの更新は、ＨＤＣ転送ワード数ではない実際の転送
ワード数によって行なわれ、次にこのトラックのデータ
が転送される場合は、前回の目的とする転送ワード数分
だけ進んだ位置の次の位置からデータが取り出されるこ
とになる。

【００９０】後の説明でも明らかになるとおり、５−８
で上述した最初の割込みルーチンが起動されＨＤコント
ローラ１１がひとたび動作を開始すると、その後はＣＰ
Ｕ１によって指定されたデータブロックの転送が終了す
るたびに、ＨＤコントローラ１１からＣＰＵ１にＩＮＴ
信号によるハードウエア割込みがかかり、前述した図６
〜図８の割込みルーチンが起動されることによりＨＤコ
ントローラ１１の新たなプログラミングがなされる。Ｃ
ＰＵ１は、この割込みを待つ間、図５の５−９→５−１
０→５−１２（〜５−１５）→５−８のループ処理を繰
り返すことにより、録音／再生動作の終了になったか、
キー入力があったか否か又はコントロールデータに指示
しておいたトリガがかかったか否かの各判断を行ってい
る。

【００９１】すなわちＣＰＵ１は、５−９においてディ
スクアクセスポインタ（ＲＡＭ３）を参照し、メモリエ
リアオーバーか否か、つまり終了か否かをジャッジし、
ＹＥＳの場合は、５−１１で、各音声入出力装置８−１
〜８−３のＡ／Ｄ変換、Ｄ／Ａ変換動作を停止させ、５
−１に戻る。ＮＯの場合は、５−１２でキー入力状態を
参照し、５−１３で何らかの操作指示が生じたか否かを
判定する。

【００９２】変化がなければ、ディスクアクセスポイン
タをチェックすべく５−９の処理へもどり、以下５−９
〜５−１３を繰り返す。５−１３において何らかの変化
が生じたと判定されると、５−１３から５−１４に進
み、ＣＰＵ１はＤＭＡ転送を一時中断して、新たな設定
をすべく、ＤＭＡコントローラ１０に対するＤＭＡ中止
命令（ＭＤＡＥＮＤ）を出力する。続けて、５−１５
で、新たな入力指示等に従って、ＤＭＡコントローラ１
０、音声入出力装置８−１〜８−３をプログラムし、再
びＤＭＡ動作を再開すべく５−１６に進み、前述した５
−８と同様に図６〜図８の割込みルーチンを実行した
後、５−９へもどる。

【００９３】このように、ＣＰＵ１は再生／録音時にあ
っては、５−４〜５−８の初期設定を行った後は、５−
９→５−１０→５−１２→５−１３及び選択的に５−１
４〜５−１６を繰り返し実行し、キーボード４での変更
指示（例えばあるトラックについてポーズ（Ａ／Ｄ・Ｄ
／Ａの中断）或いはパンチイン／アウト（Ａ／Ｄ、Ｄ／
Ａの動作の切換）等）や、編集時に得たコントロールデ
ータの変化に応答して、即座にＤＭＡ転送制御を中断
し、プログラムを変更した上で、再び同様の処理を実行
するように動作する。

【００９４】５−２において、ＣＰＵ１が現在、イベン
ト処理モードにあると判断すると、５−２から５−１７
に進み、ハードディスク１２ａ、１２ｂに記憶されてい
るデジタル音声データをイベント化する。イベント化と
は、手動指定操作などによって時間軸上に連続した音声
データを複数に区切り、各区切られた音声データ（イベ
ント）を識別するためのイベント名、ディスクＩＤ及び
区切られた区間を示すデータ（スタートポイントとその
長さ（ボリューム））を作り出すことを意味する。イベ
ント化に対応して、５−１８においてイベントテーブル
（図１３参照）が作成される。このイベントテーブル
（ＥＴ）には、イベント名、ディスクＩＤ、スタートポ
イント及びボリュームが登録される。ディスクＩＤ、ス
タートポイント及びボリュームは、当該イベントが記憶
されるハードディスク１２ａ、１２ｂのスタートアドレ
ス及びイベント長に相当する。

【００９５】次に５−１９において、前記イベントテー
ブルに基づいてイベントシーケンステーブルＥＳＴ（図
１４、図１５参照）が作成される。このイベント処理５
−１７〜５−１９は繰り返されることになるが、操作者
の指示によりＥＳＴの作成の終了が５−２０で検出され
ると、ＣＰＵ１は５−１において再びキー入力を調べ
る。

【００９６】５−２において、ＣＰＵ１が現在、編集
（ＥＤＩＴ）モードにあると判断すると、５−２から５
−２１に進み、編集するトラックやポイント、どのよう
な編集をするのか（例えば、ある時間指定したポイント
に録音した音のタイミングを前後にずらしたり、修正、
削除したりすること）をＣＰＵ１は判断し、各種編集作
業を実行する（５−２２）。この編集作業は、特には詳
述しないが、ＨＤコントローラ１１とＤＭＡコントロー
ラ１０とに対するハードディスク１２ａ、１２ｂからの
読み出しアクセスポイントのプログラムや、ＲＡＭ３へ
の転送、ＲＡＭ３を用いての各種編集、そして編集後の
デジタル音声データのハードディスク１２ａ、１２ｂへ
の再格納作業、アクセスポイントの指定等を、ＣＰＵ１
の制御下で実行する。５−２３において編集作業の終了
が検出されると、ＣＰＵ１は、５−１において再びキー
入力を調べる。 ＜音声入出力装置８−１〜８−３の動作＞次に図９を参
照して、音声入出力装置８−１〜８−３の動作状態を説
明する。このフローチャートは、マイクロプログラム制
御によるものであっても、ハードロジック制御によるも
のであってもよく、機能実現手段は種々選択できる。

【００９７】さて、９−１において、ＣＰＵ１から当該
音声入出力装置の指定信号ＣＳが到来している（アクテ
ィブとなっている）か否かジャッジし、ＹＥＳならば９
−２において、ＣＰＵ１より動作状態（録音、再生、ス
トップ等）が設定される。これは図５のＣＰＵ１のメイ
ンルーチンの中の５−５、５−１５に応答してなされ
る。

【００９８】そして、９−１においてＮＯの判断がなさ
れると９−３において、当該音声入出力装置８−１〜８
−３が録音状態であるのか再生状態であるのか判断し、
録音状態と判断されると、９−３から９−４〜９−９の
処理へ進み、再生状態と判断されると９−１０〜９−１
５の処理へ進む。

【００９９】まず録音状態に設定された音声入出力装置
（いまの場合音声入出力装置８−２、８−３）の動作を
説明する。９−４において、サンプリング時刻となった
か否か判断し、サンプリング時刻となるまで、この９−
４を繰り返す。なお、サンプリング時刻の判断は、音声
入出力装置８−１〜８−３内部に各々ハードタイマーを
もってその出力によって行ってもよく、或いは共通なハ
ードタイマーを設けてその出力に従って各音声入出力装
置が動作するようにしてもよい。後の説明からも理解さ
れるとおり、各音声入出力装置８−１〜８−３のサンプ
リング周波数を別々にすることも可能である。

【０１００】さて、９−４において、ＹＥＳの判断がな
されると、与えられるアナログ音声信号は、サンプルホ
ールド（Ｓ／Ｈ）され、Ａ／Ｄ変換される。続いて、９
−６において、ＤＭＡコントローラ１０に対してＤＭＡ
転送要求ＤＲＱをアクティブにして出力する。

【０１０１】ＤＭＡコントローラ１０は、各音声入出力
装置８−１〜８−３からのＤＲＱ信号をそれぞれＤＲＱ
１、ＤＲＱ２又はＤＲＱ３の各信号として受け取り、Ｄ
ＭＡ転送を行うべく、各音声入出力装置８−１〜８−３
に対する回答信号ＤＡＫをＤＡＫ１、ＤＡＫ２又はＤＡ
Ｋ３の各信号として出力する。従って、音声入出力装置
８−１〜８−３（例えば録音状態である音声入出力装置
８−２又は８−３）は、９−７の判断がＹＥＳとなる
と、９−８に進み、Ａ／Ｄ変換して得たデジタル音声デ
ータをデータバスＤ１に出力し、対応するバッファ９−
１〜９−３（例えばバッファ９−２又は９−３）へ送
る。そして、９−９にて、ＤＭＡ転送要求ＤＲＱをイン
アクティブにする。従って、例えば録音状態である音声
入出力装置８−２、８−３は、サンプリング周期毎に、
外部から与えられるアナログ音声信号をデジタル音声デ
ータに変換し、後述するようにＤＭＡコントローラ１０
にて各々指定されるバッファ９−２又は９−３のカレン
トアドレスに転送する（図１２参照）。

【０１０２】一方、９−３において再生状態と判断され
ると、９−１０に進み、ＤＭＡコントローラ１０に対し
ＤＭＡ転送要求ＤＲＱをアクティブにし、９−１１でＤ
ＭＡコントローラ１０から回答信号ＤＡＫの到来を待っ
て、９−１２でデータバスＤ１上のデジタル音声データ
を取込み、９−１３で上記要求ＤＲＱをインアクティブ
にする。このときのＤＭＡコントローラ１０の動作は後
述するが、例えば図１２に示すとおり、Ｔｒ１に対応す
るバッファ９−１のカレントアドレスの内容（これはす
でにハードディスク１２のＴｒ１のエリアの内容が転送
記録されている）が、以上の操作で音声入出力装置８−
１に入力設定されることになる。そして、９−１４でサ
ンプリング時刻となったか否かが判断される。このサン
プリング時刻の到来の検出動作は、９−４において述べ
た動作と同じである。

【０１０３】９−１４の判定がＹＥＳとなると９−１５
に進み、Ｄ／Ａ変換及びローパスフィルタリング処理が
実行された上でアナログ音声信号が外部に出力される。
以上録音状態の場合と、再生状態の場合との１つのサン
プリング時刻における動作を説明したが、９−９、９−
１５の各処理の終了後９−１にもどり以下同様にして次
々とサンプリング時刻に対する処理が実行される。 ＜ＤＭＡコントローラ１０の動作＞次に、図１０を参照
してＤＭＡコントローラ１０の動作を説明する。この図
１０のフローチャートは、図２のサービスコントローラ
１０８がマイクロプログラム制御で動作するのを表わし
ているとしてもよく、或いは、ハードロジックでＤＭＡ
コントローラ１０が機能実現をしているとしてもよい。

【０１０４】まず、１０−１においてＣＰＵ１からの指
定信号ＣＳが到来している（アクティブとなっている）
か否か判断し、ＹＥＳならば、１０−２でリード信号Ｒ
Ｄ、ライト信号ＷＲのいずれがＣＰＵ１から与えられて
いるか判断し、リード信号ＲＤならば１０−３に進み、
アドレスバスを介して与えられるアドレス信号にて指定
されるレジスタ１０４、１０５の内容をデータバスＤ１
を介して出力してＣＰＵ１がリードできるようにし、逆
にライト信号ＷＲならば１０−４に進み、指定されたレ
ジスタにデータバスＤ１を介して所望のデータを入力設
定することになる。この１０−３、１０−４の処理は、
ＣＰＵ１のメインルーチンの５−５、５−１５などの処
理に対応する。従って、１０−４の処理によって図２の
各レジスタ１０４、１０５には所望のデータがセットさ
れることになる。

【０１０５】そして、このようなＣＰＵ１からのＤＭＡ
コントローラ１０に対するアクセスやプログラムが終わ
ると指定信号ＣＳはインアクティブとされ、１０−１か
ら１０−５に処理は進むことになる。

【０１０６】１０−５では、各音声入出力装置８−１〜
８−３からＤＭＡ転送要求ＤＲＱ１〜ＤＲＱ３がきてい
るか、ＤＳＰ１７からＤＭＡ転送要求ＤＭＡＲＱ（ＤＲ
Ｑ４）がきているか判断し、もし、いずれかから要求が
来ていると１０−６に進み、ＤＭＡ可能信号ＤＭＡＥＮ
Ｂを“１”に（アクティブ）にし、ＤＭＡユニット内の
アドレスバスとデータバスＤ１をＤＭＡコントローラ１
０が専有するようにし、ＣＰＵ１からのアクセスを受け
付けなくする。

【０１０７】続いて、複数の要求に際しては、１０−７
で、チャンネルＣＨ１〜ＣＨ４の順の優先順位に従っ
て、チャンネルを選択する。次に、１０−８では、選択
されたチャンネル（例えばＣＨ２）のカレントアドレス
（アドレスレジスタ１０４のＣＨ２のカレントアドレス
レジスタの内容）をアドレスバスに出力する。続く１０
−９では、選択されたチャンネル（例えばＣＨ２）のコ
ントロールレジスタ１０５の内容を参照し、１０−１０
でＤＭＡ転送をいずれの方向へ行うか決定する。そし
て、もしバッファ９−１〜９−３から他のＩ／Ｏ（ＤＳ
Ｐ１７又は各音声入出力装置８−１〜８−３）への転送
なら、１０−１０から１０−１１へ進んで、バッファ９
−１〜９−３のうちの選択しているバッファに対しリー
ド信号ＲＤを与え、逆に他のＩ／Ｏからバッファ９−１
〜９−３への転送ならば１０−１２に進み、当該バッフ
ァに対しライト信号ＷＲを与える。

【０１０８】しかる後、１０−１３で、回答信号ＤＡＫ
をアクティブにする。その結果、例えばＴｒ２の音声入
出力装置８−２は、図９の９−７、９−８の処理によっ
てサンプリングしたデジタル音声データをデータバスＤ
１に送出し、ＤＭＡコントローラ１０は、そのデジタル
をバッファ９−２のカレントアドレスのエリアに書込む
ことになる（図１２参照）。

【０１０９】１０−１４では、データ転送が終了したの
で、上記リード信号ＲＤ又はライト信号ＷＲ、回答信号
ＤＡＫをインアクティブにし、１０−１５で当該チャン
ネル（例えばＣＨ２）のカレントアドレス（図２のアド
レスレジスタ１０４内）の内容を＋１とし、バッファの
最終アドレス到達の後はバッファ開始アドレスにリセッ
トさせる。この１０−１５の動作により、バッファ９−
１〜９−３に対して新たなデジタル音声データが書き込
まれる都度、或いは新たに音声データが読み出される都
度、アップカウントされ又はバッファ開始アドレスにリ
セットされることになる。そして、１０−１５の処理の
後、１０−１へもどる。

【０１１０】上述の状態では、例えばＴｒ２とＴｒ３と
の音声入出力装置８−２、８−３よりデータ転送要求が
ＤＭＡコントローラ１０に対してなされており、これま
でにＴｒ２についてのみデータ転送の実行をしたのであ
るから続く１０−５においてはＹＥＳの判断がなされ
る。以下Ｔｒ３に関して、音声入出力装置８−３からバ
ッファ９−３の方向へのデータ転送が、１０−６〜１０
−１０、１０−１２〜１０−１５を実行することにより
上述した場合と同様にしてなされる。

【０１１１】このようなデータ転送が完了すると１０−
５から１０−１６に進み、ＤＭＡＥＮＢ信号を“０”
（インアクティブ）にして、ＤＭＡユニット内のデータ
バスＤ１、アドレスバスをＤＭＡコントローラ１０が専
有するのを中止し、ＣＰＵ１からのアクセスを受付けら
れるようにする。

【０１１２】以上、例えばＴｒ２、Ｔｒ３に関し、音声
入出力装置８−２、８−３から各々対応するバッファ９
−２、９−３へのデータ転送について説明したが、例え
ばＴｒ１については、逆に、バッファ９−１から音声入
出力装置８−１へのデータ転送がＤＭＡコントローラ１
９によってなされる。

【０１１３】ＣＰＵ１は、動作中のトラックに対応する
バッファ９−１〜９−３とハードディスク１２ａ、１２
ｂとの間のデータ転送を各トラック毎に順番に行うよう
になり、各トラック毎に、前回のデータ転送（ブロック
転送）に続くデータ転送を行うようになる。図１２の例
では、例えばＴｒ１については、ハードディスク１２
ａ、１２ｂから、図示のスタートアドレス（ＣＨ１）と
カレントアドレス（ＣＨ１）の間の空白部分に対応する
データ量の転送をこれから行うようになる（他のトラッ
クについてもデータ転送の方向は逆であるが、同様の制
御によることは明らかである）。なお、再生モードのバ
ッファ（９−１が該当）及び録音モードのバッファ（９
−２、９−３が該当）では斜線部分が音声入力されたデ
ータ部分に対応する。

【０１１４】ＤＭＡコントローラ１０では、１０−５に
おいてＤＳＰ１７から転送要求があることを検知する
と、上記した場合と同様にして、１０−６〜１０−９を
実行した後、バッファ９−１〜９−３からハードディス
ク１２ａ、１２ｂ方向へのデータ転送の要求か、ハード
ディスク１２ａ、１２ｂからバッファ９−１〜９−３方
向へのデータ転送の要求か１０−１０において判断し、
前者ならば１０−１１へ、後者ならば１０−１２へ進ん
だ後、１０−１３〜１０−１５の各処理を実行する。こ
のとき、１回の転送操作で、例えば１サンプル分のデジ
タル音声データの転送がなされるので、この１０−５〜
１０−１５の動作を複数回繰り返し実行して、ブロック
転送がなされる。このハードディスク１２ａ、１２ｂと
バッファ９−１〜９−３との間のデータ転送について
は、ＤＳＰ１７及びＨＤコントローラ１１の動作も大き
く関連するので、後に更に説明する。

【０１１５】そして、ＤＭＡ転送が完了すると、要求信
号ＤＲＱ１〜４が到来しなくなり、１０−５から１０−
１６へ進み、ＤＭＡＥＮＢ信号を“０“（インアクティ
ブ）とする。 ＜ＨＤコントローラ１１の動作＞次に、図１１を参照し
てＨＤコントローラ１１の動作を説明する。このＨＤコ
ントローラ１１は、ハードロジックによっても、マイク
ロプログラム制御によってもよく、いずれにしても図１
１の動作フローの機能を実現する。

【０１１６】まず、１１−１で、ＣＰＵ１から指定信号
ＣＳが与えられているか判断する。これは、ＣＰＵ１の
割込みルーチンにて与えられる。ＮＯの場合はもとにも
どるが、ＹＥＳの場合は、１１−２に進みＣＰＵ１から
リード信号ＲＤが与えられているか、ライト信号ＷＲが
与えられているか判断し、リード時にはＨＤコントロー
ラ１１内部の指定データ（アドレスレジスタの内容等）
をデータバスを介してＣＰＵ１へ出力する。

【０１１７】また、ライト信号ＷＲが与えられていると
きは１１−２から１１−４に進み、今回ＤＭＡコントロ
ーラ１０のチャンネルＣＨ４にてＤＭＡ転送するバッフ
ァとハードディスク１２ａ、１２ｂとのデータ転送方向
を設定し、１１−５にて、アクセスするハードディスク
１２ａ、１２ｂのアクセスポイントを設定する。これ
は、ＣＰＵ１がＲＡＭ３から得ている当該トラックのデ
ィスクアクセスポインタによる。

【０１１８】続いて１１−６において、ＣＰＵ１からの
前述したＨＤＣ転送セクタ数に対応する転送ワード数を
ＨＤコントローラ１１内部の転送カウンタに設定する。
この転送ワード数は、前述したＣＰＵ１の割込みルーチ
ンの中にて得ており、前述したように再生時には実際の
転送ワード数より１セクタ（２５６ワード）分多い値が
設定されている。

【０１１９】このように、１１−４〜１１−６が実行さ
れることによってＣＰＵ１の制御のもとでＨＤコントロ
ーラ１１はプログラムされ、その後、１１−７で、ＨＤ
コントローラ１１はＤＳＰ１７に対してデータ転送の要
求ＤＲＥＱ（ＨＤＲＱ）を出す。

【０１２０】ＨＤコントローラ１１は１１−７の次に１
１−８に進み、ＤＳＰ１７から回答信号ＤＡＣＫ（ＨＤ
ＡＫ）を受け取るまで１１−８を繰り返す。１１−８の
判断がＹＥＳとなると、１１−９に進み、１サンプルの
デジタル音声データの転送が行われ、１１−１０で、１
１−６にて設定した転送カウンタを１だけダウンカウン
トする。続く１１−１１において、予め設定しておいて
転送ワード数分のデータ転送が完了したか上記転送カウ
ンタの内容に従ってジャッジし、ＮＯならば再び１１−
８へもどる。従って、ＨＤコントローラ１１から設定し
たデータ数の転送（ブロック転送）が終了するまで、バ
ッファ９−１乃至９−３〜ＤＳＰ１７〜ＨＤコントロー
ラ１０間でＤＭＡ転送（ブロック転送）の処理が実行さ
れることになる。

【０１２１】そして、転送終了が１１−１１にて判断さ
れると、１１−１２に進み、ＨＤコントローラ１１から
ＤＳＰ１７に対してのデータ転送の要求ＤＲＥＱ（ＤＡ
ＣＫ）を“０”（インアクティブ）とする。そして、次
のトラックに関してハードディスク１２ａ、１２ｂとバ
ッファ９−１〜９−３のいずれかとのデータ転送を行わ
せるために、１１−１３で、ＨＤコントローラ１１はＣ
ＰＵ１へ割込み信号ＩＮＴを与える。これに応答して、
ＣＰＵ１は割込みルーチンを実行することは上述したと
おりである。 ＜ＤＳＰ１７の動作＞最後にＤＳＰ１７の動作について
説明する。

【０１２２】まず、ＤＳＰ１７の機能構成のうち、図３
の入力ポート切替部３−１、出力ポート切替部３−３の
各選択状態、図４のセレクタ４−１、４−２の各選択状
態、各乗算器４−３に与えられるフィルタ係数データ、
及び乗算器４−５に与えられるレベルデータが、ＤＭＡ
転送（ブロック転送）が行われる前にＣＰＵ１によって
プログラムされるということについては、既に前述した
（図８の７−１１〜７−１４参照）。

【０１２３】次に、図３の制御部３−４のＤＭＡ転送時
の動作について、図１７と図１８を参照しながら説明す
る。前述したように、制御部３−４は、ＤＭＡ転送時に
は、デジタルフィルタの因果性を満たすため、２５６個
あるタップ（図４参照）の全てを埋めてからでないと、
出力を出さないように動作する。

【０１２４】すなわち、まず録音時には、制御部３−４
は、図１のＤＭＡコントローラ１０及びＨＤコントロー
ラ１１との間の各タイミング信号の制御を、図１７(a)
に示されるようにして行う。

【０１２５】制御部３−４は、ＨＤコントローラ１１か
ら要求信号ＨＤＲＱ（ＤＲＥＱ）を受信すると（Ｓ
１）、ＤＭＡコントローラ１０に対し要求信号ＤＭＡＲ
Ｑ（ＤＲＱ４）を出力し（Ｓ２）、転送可能となると逆
に回答信号ＤＭＡＡＫ（ＤＡＫ４）を受取る（Ｓ３）。
これと共に、制御部３−４は、入力ポート切替部３−１
に対して、データバスＤ１を選択させた後に入力許可信
号を出力する。この結果、バッファ９−１〜９−３から
フィルタ部３−２への実際の転送状態となる。

【０１２６】そして、制御部３−４は、バッファ９−１
〜９−３から２５６ワード分読み出すまで、出力ポート
切替部３−３に出力許可信号を出さず、また、ＨＤコン
トローラ１１へ回答信号ＨＤＡＫを出さない。これは、
前述したように、フィルタ部３−２は、２５６ワード分
のデジタル音声データを受信して２５６タップのフィル
タ処理をする間は、正しいフィルタ結果を出力できない
ためである。

【０１２７】ＤＭＡＲＱ（ＤＲＱ４）及びＤＭＡＡＫ
（ＤＡＫ４）の各信号の授受の繰返しによって、データ
バスＤ１を介して２５６ワード分のデジタル音声データ
のバッファ９−１〜９−３からの読出しとフィルタ部３
−２でのフィルタ処理が進むと（Ｓ３´）、制御部３−
４は、ＨＤコントローラ１１に回答信号ＨＤＡＫ（ＤＡ
ＣＫ）を出力し（Ｓ４）、これと共に出力ポート切替部
３−３に対し、データバスＤ２を選択させた後に出力許
可信号を出力する。この結果、フィルタ部３−２からＨ
Ｄコントローラ１１への実際の転送状態となる。

【０１２８】その後は、制御部３−４とＤＭＡコントロ
ーラ１０間のＤＭＡＲＱ（ＤＲＱ４）及びＤＭＡＡＫ
（ＤＡＫ４）の各信号の授受（Ｓ８→Ｓ９→Ｓ１０）
と、ＨＤコントローラ１１と制御部３−４間のＨＤＲＱ
（ＤＲＥＱ）及びＨＤＡＫ（ＤＡＣＫ）の各信号の授受
（Ｓ５→Ｓ６→Ｓ７）とが、ＨＤコントローラ１１から
の転送ワード数分のＤＲＥＱ（ＨＤＲＱ）信号の発生を
トリガーとして並列に繰り返し発生する。この結果、バ
ッファ９−１〜９−３からフィルタ部３−２へのＤＭＡ
転送（ブロック転送）→フィルタ部３−２でのフィルタ
処理→フィルタ部３−２からＨＤコントローラ１１への
フィルタ出力のＤＭＡ転送（ブロック転送）→ハードデ
ィスク１２ａ、１２ｂへの記録という転送処理が実行さ
れる。

【０１２９】次に、再生時には、制御部３−４は、図１
のＤＭＡコントローラ１０及びＨＤコントローラ１１と
の間の各タイミング信号の制御を、図１７(b) に示され
るようにして行う。

【０１３０】制御部３−４は、ＨＤコントローラ１１か
ら要求信号ＨＤＲＱ（ＤＲＥＱ）を受信すると、ＨＤコ
ントローラ１１に回答信号ＨＤＡＫ（ＤＡＣＫ）を出力
する。これと共に、制御部３−４は、入力ポート切替部
３−１に対して、データバスＤ２を選択させた後に入力
許可信号を出力する。この結果、ＨＤコントローラ１１
からフィルタ部３−２への実際の転送状態となる。

【０１３１】そして、録音時と同様の理由で、制御部３
−４は、ハードディスク１２ａ、１２ｂからＨＤコント
ローラ１１を介して２５６ワード分読み出すまで、出力
ポート切替部３−３に出力許可信号を出さず、また、Ｄ
ＭＡコントローラ１０へ要求信号ＤＭＡＲＱ（ＤＲＱ
４）を出さない。

【０１３２】ＨＤＲＱ（ＤＲＥＱ）及びＨＤＡＫ（ＤＡ
ＣＫ）の各信号の授受の繰返しにより、データバスＤ２
を介して２５６ワード分のデジタル音声データのＨＤコ
ントローラ１１からの転送とフィルタ部３−２でのフィ
ルタ処理が進むと（Ｓ１１→Ｓ１２）、制御部３−４
は、ＤＭＡコントローラ１０に要求信号ＤＭＡＲＱ（Ｄ
ＲＱ４）を出力し（Ｓ１２）、これと共に出力ポート切
替部３−３に対して、データバスＤ１を選択させた後に
出力許可信号を出力する。この結果、フィルタ部３−２
からＤＭＡコントローラ１０への実際の転送状態とな
る。

【０１３３】その後は、ＨＤコントローラ１１と制御部
３−４間のＨＤＲＱ（ＤＲＥＱ）及びＨＤＡＫ（ＤＡＣ
Ｋ）の各信号の授受と（Ｓ１３→Ｓ１４→Ｓ１５）、制
御部３−４とＤＭＡコントローラ１０間のＤＭＡＲＱ
（ＤＲＱ４）及びＤＭＡＡＫ（ＤＡＫ４）の各信号の授
受とが（Ｓ１６→Ｓ１７→Ｓ１８）、ＨＤコントローラ
１１からのＤＲＥＱ（ＨＤＲＱ）信号の発生をトリガー
として並列に繰り返し発生する。この結果、ハードディ
スク１２ａ、１２ｂからＨＤコントローラ１１への読出
し→ＨＤコントローラ１１からフィルタ部３−２へのＤ
ＭＡ転送（ブロック転送）→フィルタ部３−２でのフィ
ルタ処理→フィルタ部３−２からバッファ９−１〜９−
３へのフィルタ出力のＤＭＡ転送（ブロック転送）とい
う転送処理が実行される。

【０１３４】上述したように、再生時には、ＨＤコント
ローラ１１からＤＲＥＱ信号が２５６回発生してＨＤコ
ントローラ１１からＤＳＰ１７に１セクタ＝２５６ワー
ド分のデジタル音声データが転送された後に初めてＤＳ
Ｐ１７からバッファ９−１〜９−３へのフィルタ出力の
転送が開始されるため、ＤＳＰ１７からバッファ９−１
〜９−３に所望の転送ワード数分のデジタル音声データ
を転送するために、ＨＤコントローラ１１は、前述した
ように所望の転送ワード数に対応する数より１セクタ
（２５６ワード）分だけ多い数のＤＲＥＱ信号を出力す
る。従って、図１８の斜線で示されるように、１回のＤ
ＭＡ転送（ブロック転送）でＨＤコントローラ１１が実
際にハードディスク１２ａ、１２ｂからＤＳＰ１７に転
送するデータ量Ｂ又はＢ´は、最終的にバッファ９−１
〜９−３に転送される目的とする転送量Ａ又はＡ´より
１セクタ分多くなる。そして、次回のＤＭＡ転送では、
今回目的とした転送量Ａ又はＡ´の最終アドレスの次の
アドレス（斜線部の左端）から転送が実行されることに
なる（図６の６−６参照）。 ＜他の実施例＞以上の実施例では、ＤＭＡコントローラ
１０とＨＤコントローラ１１との間に挿入されたＤＳＰ
１７は、ＤＭＡ転送（ブロック転送）されるデジタル音
声データに対してデジタルフィルタリング処理を実行す
るように構成されたが、本発明はこれに限られるもので
はなく、例えばＤＳＰ１７が録音／再生時にデジタル音
声データの圧縮／伸長処理を行えるように構成すれば、
ハードディスク１２ａ、１２ｂに対してデジタル音声デ
ータの圧縮記録を行なうことができる。

【０１３５】

【発明の効果】本発明によれば、バッファ手段を介して
ハードディスクなどの音響記録手段と音響入出力手段と
の間で録音又は再生のためのデジタル音響データの転送
をリアルタイムで行ないながら信号処理を行なう場合、
信号処理手段をバッファ手段と音響記録手段との間のデ
ジタル音響データの転送路上に設けることにより、バッ
ファ手段と音響記録手段との間で一括して転送される複
数サンプル分のデジタル音響データに対して一括してフ
ィルタリング処理などの信号処理を実行することができ
る。従って、信号処理手段は、各転送タイミング毎に一
括して転送される複数サンプル分のデジタル音響データ
のみを使用して信号処理を行なうことができ、例えば前
回のデータ転送時のデジタル音響データなどを保持する
必要はなく、本発明がマルチトラックのデジタルレコー
ダに適用される場合においてもトラック別に過去のデー
タを保持する必要はないという効果を有する。

【０１３６】更に、例えばイベント毎に信号処理を変化
させたいような場合でも、音響記録手段とバッファ手段
との間のデータ転送が１イベント分一括して行なわれる
ように設定すれば、信号処理手段に対する信号処理の設
定は、各イベントのデータ転送の開始時に設定するだけ
でよく、複雑な時分割制御は必要ないという効果を有す
る。

【０１３７】上述の２つの効果から、信号処理手段に要
求される信号処理のための構成及び制御を簡略化するこ
とができ、自由度の高いデータの編集機能と組合せて信
号処理を行なうことのできるデジタルレコーダをローコ
ストで実現することが可能となる。

【図面の簡単な説明】

【図１】本発明によるデジタルレコーダの実施例の全体
構成図である。

【図２】ＤＭＡコントローラ１０の要部の具体例を示す
ブロック図である。

【図３】ＤＳＰ１７の機能構成図である。

【図４】フィルタ部３−２の機能構成図である。

【図５】ＣＰＵ１のメインルーチンを示す動作フローチ
ャートである。

【図６】ＣＰＵ１の割込みルーチンを示す動作フローチ
ャートである。

【図７】ＣＰＵ１の割込みルーチンにおけるステップ６
−２の詳細な動作フローチャート（その１）である。

【図８】ＣＰＵ１の割込みルーチンにおけるステップ６
−２の詳細な動作フローチャート（その２）である。

【図９】音声入出力装置８−１〜８−３の動作フローチ
ャートである。

【図１０】ＤＭＡコントローラ１０の動作フローチャー
トである。

【図１１】ＨＤコントローラ１１の動作フローチャート
である。

【図１２】デジタルレコーダの全体的な動作を示す概念
図である。

【図１３】イベントテーブルの一例を示した説明図であ
る。

【図１４】オリジナルレコーディングデータのイベント
シーケンステーブルの一例を示した説明図である。

【図１５】ユーザ定義のイベントシーケンステーブルの
一例を示した説明図である。

【図１６】カレントデータの一例を示した説明図であ
る。

【図１７】ＤＳＰ１７の制御動作を示す動作タイミング
チャートである。

【図１８】ＤＳＰ１７の再生時の動作を示す動作説明図
である。

【符号の説明】

１ ＣＰＵ ２ ＲＯＭ ３ ＲＡＭ ６ バッファ ７ トランシーバ ８−１、８−２、８−３ 音声入出力装置 ９−１、９−２、９−３ バッファ １０ ＤＭＡコントローラ １１ ＨＤコントローラ １２ａ、１２ｂ ハードディスク １３ デコーダ １４、１５ アンドゲート １６ インバータ １７ ＤＳＰ ３−１ 入力ポート切替部 ３−２ フィルタ部 ３−３ 出力ポート切替部 ３−４ 制御部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 デジタル音響データの入出力を行う音響
   入出力手段と、 デジタル音響データを記憶する音響記録手段と、 前記音響入出力手段に対して所定のサンプリング周期で
   入出力されるデジタル音響データを順次一時記憶するバ
   ッファ手段と、 前記バッファ手段と前記音響入出力手段との間で前記所
   定のサンプリング周期に同期して前記デジタル音響デー
   タを転送すると共に、該転送動作以外の時間において前
   記バッファ手段と前記音響記録手段との間で前記デジタ
   ル音響データを連続する複数サンプル分一括して転送す
   る転送制御手段と、 前記バッファ手段と前記音響記録手段との間の前記デジ
   タル音響データの転送路上に設けられ、前記転送制御手
   段によって前記バッファ手段と前記音響記録手段との間
   で転送される複数サンプル分の前記デジタル音響データ
   に対して一括してデジタル信号処理を実行する信号処理
   手段と、 を有することを特徴とするデジタルレコーダ。