JPH0518265B2 - - Google Patents
Info
- Publication number
- JPH0518265B2 JPH0518265B2 JP59111221A JP11122184A JPH0518265B2 JP H0518265 B2 JPH0518265 B2 JP H0518265B2 JP 59111221 A JP59111221 A JP 59111221A JP 11122184 A JP11122184 A JP 11122184A JP H0518265 B2 JPH0518265 B2 JP H0518265B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- charge
- transfer
- potential
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/71—Circuitry for evaluating the brightness variation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/73—Circuitry for compensating brightness variation in the scene by influencing the exposure time
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
〔概要〕
本発明は電荷転送装置を利用したイメージセン
サに係り、特に電荷蓄積領域の電極電位に基づい
て実時間でデバイスの光学的状態を感知し、これ
によつて電荷蓄積時間を決定する自動利得制御
（AGC）機能を有するイメージセンサに関する。
サに係り、特に電荷蓄積領域の電極電位に基づい
て実時間でデバイスの光学的状態を感知し、これ
によつて電荷蓄積時間を決定する自動利得制御
（AGC）機能を有するイメージセンサに関する。
本発明は、扱う光の強度の範囲が非常に広いカ
メラ等のセンサとして適したイメージセンサに関
するものである。
メラ等のセンサとして適したイメージセンサに関
するものである。
光センサ等に通常用いられ電荷結合装置は、第
１図に模式的に示すように、半導体基板１面に多
数個の画素ダイオードDiが複数の列状に整列配
設され、角画素ダイオード列間に各画素ダイオー
ド列毎に共通な第１の転送ゲートTG1と水平方向
のシフトレジスタ（電荷結合素子）HR1，HR2，
HR3，HR4等が配設され、水平方向のシフトレ
ジスタの一端部に各水平方向のシフトレジスタ
HR1，HR2，HR3，HR4等に共通な第２の転送
ゲートTG2と垂直方向のシフトレジスタVRが配
設され、該垂直方向のシフトレジスタVRの一端
部に増幅器Ampが接続された構造を有してなつ
ている。（ｂはバリア、m1，m2は電荷転送方向
を示す矢印） 〔発明が解決しようとする問題点〕 上記電荷結合装置による光センサにおいては、
光の入射によつて画素ダイオードDiに蓄積され
た電荷が唯単にシフトレジスタによつて順次増幅
器に送られ、電気信号として出力される機能しか
持たない。
１図に模式的に示すように、半導体基板１面に多
数個の画素ダイオードDiが複数の列状に整列配
設され、角画素ダイオード列間に各画素ダイオー
ド列毎に共通な第１の転送ゲートTG1と水平方向
のシフトレジスタ（電荷結合素子）HR1，HR2，
HR3，HR4等が配設され、水平方向のシフトレ
ジスタの一端部に各水平方向のシフトレジスタ
HR1，HR2，HR3，HR4等に共通な第２の転送
ゲートTG2と垂直方向のシフトレジスタVRが配
設され、該垂直方向のシフトレジスタVRの一端
部に増幅器Ampが接続された構造を有してなつ
ている。（ｂはバリア、m1，m2は電荷転送方向
を示す矢印） 〔発明が解決しようとする問題点〕 上記電荷結合装置による光センサにおいては、
光の入射によつて画素ダイオードDiに蓄積され
た電荷が唯単にシフトレジスタによつて順次増幅
器に送られ、電気信号として出力される機能しか
持たない。
そのためフアクシミリ装置のように取り扱う光
の強さが限られた範囲内に制限される用途におい
ては充分に機能するが、光信号のダイナミツク・
レンジが大きいカメラ等に用いる場合には光量の
過剰な場合の光信号のオーバフロウ状態、光量の
不足による感度の低下、等により充分に機能を果
たせないという問題があつた。
の強さが限られた範囲内に制限される用途におい
ては充分に機能するが、光信号のダイナミツク・
レンジが大きいカメラ等に用いる場合には光量の
過剰な場合の光信号のオーバフロウ状態、光量の
不足による感度の低下、等により充分に機能を果
たせないという問題があつた。
そこで上記光信号のダイナミツク・レンジが大
きい用途にイメージセンサを用いるべく本発明に
おいては、実時間でデバイスの光学的状態を感知
し、これによつて電荷蓄積時間を決定する自動利
得制御（AGC）機能を具備せしめたイメージセ
ンサを提供する。
きい用途にイメージセンサを用いるべく本発明に
おいては、実時間でデバイスの光学的状態を感知
し、これによつて電荷蓄積時間を決定する自動利
得制御（AGC）機能を具備せしめたイメージセ
ンサを提供する。
かかるイメージセンサは受光量に対応した量の
電荷を漸次蓄積する電荷蓄積領域上の電荷蓄積ゲ
ートと、該電荷蓄積ゲートに隣接したバリアーゲ
ートと、該電荷を転送する転送ゲートと、該転送
ゲートの開閉を制御するクリアーゲートと、電荷
を順次転送する複数段の電荷転送素子とからなる
イメージセンサにおいて、該電荷蓄積ゲートと該
転送ゲートと該クリアーゲートをそれぞれ互いに
重ね合わせることなく分離形成し、少なくとも該
分離間〓部分を覆つてシールドゲートを設けたこ
とを特徴とするイメージセンサである。
電荷を漸次蓄積する電荷蓄積領域上の電荷蓄積ゲ
ートと、該電荷蓄積ゲートに隣接したバリアーゲ
ートと、該電荷を転送する転送ゲートと、該転送
ゲートの開閉を制御するクリアーゲートと、電荷
を順次転送する複数段の電荷転送素子とからなる
イメージセンサにおいて、該電荷蓄積ゲートと該
転送ゲートと該クリアーゲートをそれぞれ互いに
重ね合わせることなく分離形成し、少なくとも該
分離間〓部分を覆つてシールドゲートを設けたこ
とを特徴とするイメージセンサである。
すなわち、本発明のイメージセンサにおいては
フオトダイオードと転送ゲートとの間にMOSダ
イオードよりなる電荷蓄積ゲートを設け、光信号
が入射している所定の実時間に、フオトダイオー
ドから該電荷蓄積ゲートに電荷が流入し蓄積され
て行く速度を該電荷蓄積ゲートの容量変化として
検知し、且つ該容量変化の状態を示すアナログ信
号を蓄積時間を決めるタイミング系にフイードバ
ツクしてやるAGC機能を持たせることによつて、
入射する光の強さに応じて、高感度が得られる適
切な長さの蓄積時間が選択されるようにしたもの
である。
フオトダイオードと転送ゲートとの間にMOSダ
イオードよりなる電荷蓄積ゲートを設け、光信号
が入射している所定の実時間に、フオトダイオー
ドから該電荷蓄積ゲートに電荷が流入し蓄積され
て行く速度を該電荷蓄積ゲートの容量変化として
検知し、且つ該容量変化の状態を示すアナログ信
号を蓄積時間を決めるタイミング系にフイードバ
ツクしてやるAGC機能を持たせることによつて、
入射する光の強さに応じて、高感度が得られる適
切な長さの蓄積時間が選択されるようにしたもの
である。
これによつて、入射する光が強い場合蓄積時間
が短縮されて電荷蓄積部から電荷がオーバ・フロ
ウし過剰信号状態になるという現象が防止され、
又光が弱い場合蓄積時間が延長されて感度の低下
が防止される。
が短縮されて電荷蓄積部から電荷がオーバ・フロ
ウし過剰信号状態になるという現象が防止され、
又光が弱い場合蓄積時間が延長されて感度の低下
が防止される。
〔実施例〕
第２図は従来例のイメージセンサの要部を模式
的に示すもので、ａは平面図ｄ、ｂはポテンシヤ
ルモデル図を含むＡ−Ａ断面図である。
的に示すもので、ａは平面図ｄ、ｂはポテンシヤ
ルモデル図を含むＡ−Ａ断面図である。
これらの図において、１はｐ型シリコン基板
（ｐ−SUB）、２は光信号の入射により電子−ホ
ール対即ち電荷を発生するフオトダイオード
（PD）、３は障壁ゲート（GB）、４は蓄積ゲート
（GST）、５は転送ゲート（GT）、６はクリアー・
ゲート（GC）、７はドレイン(D)、８は水平シフト
レジスタ（HR）、９は駆動用トランジスタ、１
０は増幅器を具備する自動利得制御手段、m1及
びm2は電荷転送方向矢印、φ1，φ2はクロツク信
号、ｅは電荷、VB，VST，VTは各ゲートに印加さ
れる正電圧、VCCは電源線（10〜12V程度）、
AGCは蓄積時間制御用出力、hνは光入射を示す。
（ｐ−SUB）、２は光信号の入射により電子−ホ
ール対即ち電荷を発生するフオトダイオード
（PD）、３は障壁ゲート（GB）、４は蓄積ゲート
（GST）、５は転送ゲート（GT）、６はクリアー・
ゲート（GC）、７はドレイン(D)、８は水平シフト
レジスタ（HR）、９は駆動用トランジスタ、１
０は増幅器を具備する自動利得制御手段、m1及
びm2は電荷転送方向矢印、φ1，φ2はクロツク信
号、ｅは電荷、VB，VST，VTは各ゲートに印加さ
れる正電圧、VCCは電源線（10〜12V程度）、
AGCは蓄積時間制御用出力、hνは光入射を示す。
かかる構成において、障壁ゲート３、蓄積ゲー
ト４、転送ゲート５にはそれぞれ所定のプラス電
位が与えられ、基板１の表面部に同図ｂに示すよ
うな電位のプロフアイルが形成される。
ト４、転送ゲート５にはそれぞれ所定のプラス電
位が与えられ、基板１の表面部に同図ｂに示すよ
うな電位のプロフアイルが形成される。
そして先ずクリアー・ゲート６を間いて蓄積ゲ
ート４下部の電位の井戸に蓄積されている電荷を
完全にドレイン７に放出させた後、所定のタイミ
ングで前記クリアー・ゲート６を閉じ、 それと同時にフオトダイオード２から障壁ゲー
ト３を介して流入する電荷が該蓄積ゲート４の電
位の井戸に蓄積され始め、転送ゲート５が開かれ
る所定のタイミングまで蓄積が行われ、 転送ゲート５が開かれた時点で該蓄積電荷が水
平シフトレジスタ８に転送され、 該水平シフトレジスタ８及び図示しない垂直シ
フトレジスタを介して順次図示しない信号出力用
の増幅器に送られ、該増幅器を介して電気信号と
して順次出力される。
ート４下部の電位の井戸に蓄積されている電荷を
完全にドレイン７に放出させた後、所定のタイミ
ングで前記クリアー・ゲート６を閉じ、 それと同時にフオトダイオード２から障壁ゲー
ト３を介して流入する電荷が該蓄積ゲート４の電
位の井戸に蓄積され始め、転送ゲート５が開かれ
る所定のタイミングまで蓄積が行われ、 転送ゲート５が開かれた時点で該蓄積電荷が水
平シフトレジスタ８に転送され、 該水平シフトレジスタ８及び図示しない垂直シ
フトレジスタを介して順次図示しない信号出力用
の増幅器に送られ、該増幅器を介して電気信号と
して順次出力される。
上記構成においては光信号の入射によつてフオ
トダイオードに発生した電荷は蓄積ゲート４の電
位の井戸に流入されて一度蓄積されるので、該井
戸に電荷が蓄積される速度を検知することによつ
て入射光の強さを知ることができる。
トダイオードに発生した電荷は蓄積ゲート４の電
位の井戸に流入されて一度蓄積されるので、該井
戸に電荷が蓄積される速度を検知することによつ
て入射光の強さを知ることができる。
上記電位の井戸に電荷が蓄積されると、その電
荷量に線型性よく比例して蓄積ゲート４の電位が
低下することから、上記電荷の蓄積速度は蓄積ゲ
ート４の電位の変化率によつて検出することがで
き、従つて該蓄積ゲート４の電位の変化率によつ
て入射光の強さを検知できる。
荷量に線型性よく比例して蓄積ゲート４の電位が
低下することから、上記電荷の蓄積速度は蓄積ゲ
ート４の電位の変化率によつて検出することがで
き、従つて該蓄積ゲート４の電位の変化率によつ
て入射光の強さを検知できる。
上記電荷転送装置においては、該蓄積ゲート４
に該蓄積ゲート４の電位が低下する傾斜即ち低下
率を検出する増幅器等を具備した自動利得制御手
段１０を接続し、上記電位の低下率に応じた信号
をタイミング系に送り電荷蓄積時間を、電位の低
下率が大きい時即ち入射光が強い時は短く、電位
の低下率が小さい時即ち入射光の弱い時は長く調
節する。
に該蓄積ゲート４の電位が低下する傾斜即ち低下
率を検出する増幅器等を具備した自動利得制御手
段１０を接続し、上記電位の低下率に応じた信号
をタイミング系に送り電荷蓄積時間を、電位の低
下率が大きい時即ち入射光が強い時は短く、電位
の低下率が小さい時即ち入射光の弱い時は長く調
節する。
かくて、前記電位の井戸から電荷がオーバフロ
ウするのを防止し、且つ電荷の不足を補つて、受
光精度及び受光感度を向上している。
ウするのを防止し、且つ電荷の不足を補つて、受
光精度及び受光感度を向上している。
然しながら電荷転送装置においては、電荷の転
送を容易にするために、蓄積ゲートの電極と転送
ゲートの電極及びクリアー・ゲートの電極はその
端部がそれぞれ薄い絶縁膜を介してオーバラツプ
して形成されるものがある。この構造の場合に
は、電荷蓄積ゲートと該電荷蓄積ゲートから電荷
を取り出す側のゲート即ち転送ゲート及びクリア
ー・ゲートとが接して配設される構造の場合、制
御信号の立ち下がり時にそのオーバラツプ部に寄
生する結合容量CNが大きいときには電荷蓄積前
の蓄積ゲートの電位が低下せしめられる。
送を容易にするために、蓄積ゲートの電極と転送
ゲートの電極及びクリアー・ゲートの電極はその
端部がそれぞれ薄い絶縁膜を介してオーバラツプ
して形成されるものがある。この構造の場合に
は、電荷蓄積ゲートと該電荷蓄積ゲートから電荷
を取り出す側のゲート即ち転送ゲート及びクリア
ー・ゲートとが接して配設される構造の場合、制
御信号の立ち下がり時にそのオーバラツプ部に寄
生する結合容量CNが大きいときには電荷蓄積前
の蓄積ゲートの電位が低下せしめられる。
そのために上記従来例においては、自動利得制
御手段が具備するMOSアナログ・アンプに該ア
ンプ性能のリニアリテイの良い高い信号レベルで
前記蓄積ゲートの電位変化の信号を供給すること
が出来ず、自動利得制御手段による蓄積ゲートの
電位変化の検出感度が低下するという問題があつ
た。
御手段が具備するMOSアナログ・アンプに該ア
ンプ性能のリニアリテイの良い高い信号レベルで
前記蓄積ゲートの電位変化の信号を供給すること
が出来ず、自動利得制御手段による蓄積ゲートの
電位変化の検出感度が低下するという問題があつ
た。
第３図はCNが大きい場合の上記蓄積ゲートの
電位の変化を示す図で、Ａ点は電位の井戸の電荷
が完全に放出されクリアー・ゲートが閉じられた
時点、Ｂは転送ゲートが開かれてシフトレジスタ
に電荷の転送が開始される時点、ｔは蓄積のタイ
ミング、Va，Vbはそれぞれの時点における蓄積
ゲートの電位、Vcは上記結合容量による低下電
位（容量性ノイズ）、CSTDは容量性ノイズが無い
場合の標準となる電位低下のカーブ、CNは容量
性ノイズが存在する従来構造における電位低下の
カーブを示す。
電位の変化を示す図で、Ａ点は電位の井戸の電荷
が完全に放出されクリアー・ゲートが閉じられた
時点、Ｂは転送ゲートが開かれてシフトレジスタ
に電荷の転送が開始される時点、ｔは蓄積のタイ
ミング、Va，Vbはそれぞれの時点における蓄積
ゲートの電位、Vcは上記結合容量による低下電
位（容量性ノイズ）、CSTDは容量性ノイズが無い
場合の標準となる電位低下のカーブ、CNは容量
性ノイズが存在する従来構造における電位低下の
カーブを示す。
第４図はCNが大きい場合に有効な本発明によ
る実施例である。
る実施例である。
同図ａは模式平面図、ｂはポテンシヤル・モデ
ル図を含むＡ−Ａ断面図である。
ル図を含むＡ−Ａ断面図である。
図において、１はｐ型シリコン基板（ｐ−
SUB）、２は光信号の入射により電子−ホール対
即ち電荷を発生するフオトダイオード（PD）、３
は障壁ゲート（GB）、４は蓄積ゲート（GST）、５
は転送ゲート（GT）、６はクリアー・ゲート
（GC）、７はドレイン(D)、８は水平シフトレジス
タ（HR）、９は駆動用トランジスタ、１０は増
幅器を具備する自動利得制御手段、１１はシール
ド・ゲート、m1及びm2は電荷転送方向矢印、
φ1，φ2はクロツク信号、ｅは電荷、VB，VST，
VT、はそれぞれのゲートに印加される正電圧、
VCCは電源線（10〜12V程度）、AGCは蓄積時間
制御用出力、hνは光入射を示す。
SUB）、２は光信号の入射により電子−ホール対
即ち電荷を発生するフオトダイオード（PD）、３
は障壁ゲート（GB）、４は蓄積ゲート（GST）、５
は転送ゲート（GT）、６はクリアー・ゲート
（GC）、７はドレイン(D)、８は水平シフトレジス
タ（HR）、９は駆動用トランジスタ、１０は増
幅器を具備する自動利得制御手段、１１はシール
ド・ゲート、m1及びm2は電荷転送方向矢印、
φ1，φ2はクロツク信号、ｅは電荷、VB，VST，
VT、はそれぞれのゲートに印加される正電圧、
VCCは電源線（10〜12V程度）、AGCは蓄積時間
制御用出力、hνは光入射を示す。
本発明のイメージセンサは同図に示すように、
従来構造（第２図参照）において蓄積ゲート４と
端部がオーバラツプした状態で並んで配設されて
いた転送ゲート５及びクリアー・ゲート６をそれ
ぞれ蓄積ゲート４から離して配設し、該間隙部に
電源（ｎチヤネルの場合VCC）に直に接続される
例えば一体構造のシールド・ゲート１１が設けら
れることが特徴である。（ｐチヤネルの場合直に
接地される） かくすることによつて、蓄積ゲート４と転送ゲ
ート５及びクリアー・ゲート６との間が電気力線
的に遮断されるので、従来蓄積ゲート４の電位を
低下せしめていた蓄積ゲート４と転送ゲート５及
びクリアー・ゲート６との間の結合容量は完全に
除去される。
従来構造（第２図参照）において蓄積ゲート４と
端部がオーバラツプした状態で並んで配設されて
いた転送ゲート５及びクリアー・ゲート６をそれ
ぞれ蓄積ゲート４から離して配設し、該間隙部に
電源（ｎチヤネルの場合VCC）に直に接続される
例えば一体構造のシールド・ゲート１１が設けら
れることが特徴である。（ｐチヤネルの場合直に
接地される） かくすることによつて、蓄積ゲート４と転送ゲ
ート５及びクリアー・ゲート６との間が電気力線
的に遮断されるので、従来蓄積ゲート４の電位を
低下せしめていた蓄積ゲート４と転送ゲート５及
びクリアー・ゲート６との間の結合容量は完全に
除去される。
そこで上記本発明の構造を有する電荷転送装置
においては、電荷蓄積が行われている状態での蓄
積ゲート４の電位は、第３図のGSTDに略等しい高
レベルのカーブに沿つて低下し、該高レベルの信
号が増幅器を具備する自動利得制御手段（AGC）
に入力される。
においては、電荷蓄積が行われている状態での蓄
積ゲート４の電位は、第３図のGSTDに略等しい高
レベルのカーブに沿つて低下し、該高レベルの信
号が増幅器を具備する自動利得制御手段（AGC）
に入力される。
従つて該増幅器の直線性の良い高レベル領域で
電位の変化率が精度良く検出され、この検出信号
がタイミング系にフイードバツクされて電荷蓄積
時間の調節がなされる。
電位の変化率が精度良く検出され、この検出信号
がタイミング系にフイードバツクされて電荷蓄積
時間の調節がなされる。
かくして光信号の強度に応じて精度良く電荷蓄
積時間の制御がなされるので、光信号の強度に対
応した感度を有した電荷転送装置が得られる。
積時間の制御がなされるので、光信号の強度に対
応した感度を有した電荷転送装置が得られる。
以上説明したように本発明によれば、光信号の
強度に関係なく高精度を有し且つ適性感度領域で
動作しうる電荷転送装置が得られるので、該電荷
転送装置により光のダイナミツクレンジの大きい
カメラ等に用いる測光機能を有した光センサが形
成可能になる。
強度に関係なく高精度を有し且つ適性感度領域で
動作しうる電荷転送装置が得られるので、該電荷
転送装置により光のダイナミツクレンジの大きい
カメラ等に用いる測光機能を有した光センサが形
成可能になる。
第１図はイメージセンサの模式平面図、第２図
は従来例のイメージセンサの模式平面図ａ及び断
面図ｂ、第３図は蓄積ゲートの電位の変化を示す
図、第４図は本発明の電荷転送装置の模式平面図
ａ及び断面図ｂである。 図において、１はｐ型シリコン基板（Ｐ−
SUB）、２はフオトダイオード（PD）、３は障壁
ゲート（GB）、４は蓄積ゲート（GST）、５は転送
ゲート（GT）、６はクリアー・ゲート（GC）、７
はドレイン(D)、８は水平シフトレジスタ（HR）、
９は駆動用トランジスタ、１０は増幅器、１１は
シールド・ゲート、m1及びm2は電荷転送方向矢
印、φ1，φ2はクロツク信号、ｅは電荷、VB，
VST，VT、はそれぞれのゲートに印加される正電
圧、VCCは電源線、AGCは蓄積時間制御用出力、
hνは光入射を示す。
は従来例のイメージセンサの模式平面図ａ及び断
面図ｂ、第３図は蓄積ゲートの電位の変化を示す
図、第４図は本発明の電荷転送装置の模式平面図
ａ及び断面図ｂである。 図において、１はｐ型シリコン基板（Ｐ−
SUB）、２はフオトダイオード（PD）、３は障壁
ゲート（GB）、４は蓄積ゲート（GST）、５は転送
ゲート（GT）、６はクリアー・ゲート（GC）、７
はドレイン(D)、８は水平シフトレジスタ（HR）、
９は駆動用トランジスタ、１０は増幅器、１１は
シールド・ゲート、m1及びm2は電荷転送方向矢
印、φ1，φ2はクロツク信号、ｅは電荷、VB，
VST，VT、はそれぞれのゲートに印加される正電
圧、VCCは電源線、AGCは蓄積時間制御用出力、
hνは光入射を示す。
Claims (1)
- １ 受光量に対応した量の電荷を漸次蓄積する電
荷蓄積領域上の電荷蓄積ゲートと、該電荷蓄積ゲ
ートに隣接したバリアーゲートと、該電荷を転送
する転送ゲートと、該転送ゲートの開閉を制御す
るクリアーゲートと、電荷を順次転送する複数段
の電荷転送素子とからなるイメージセンサにおい
て、該電荷蓄積ゲートと該転送ゲートと該クリア
ーゲートをそれぞれ互いに重ね合わせることなく
分離形成し、少なくとも該分離間〓部分を覆つて
シールドゲートを設けたことを特徴とするイメー
ジセンサ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111221A JPS60254770A (ja) | 1984-05-31 | 1984-05-31 | イメージセンサ |
| US06/738,331 US4716466A (en) | 1984-05-31 | 1985-05-28 | Image sensor |
| KR1019850003803A KR900003773B1 (ko) | 1984-05-31 | 1985-05-31 | 영상감지기 |
| DE8585303866T DE3574096D1 (en) | 1984-05-31 | 1985-05-31 | Image sensor |
| EP85303866A EP0163547B1 (en) | 1984-05-31 | 1985-05-31 | Image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111221A JPS60254770A (ja) | 1984-05-31 | 1984-05-31 | イメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60254770A JPS60254770A (ja) | 1985-12-16 |
| JPH0518265B2 true JPH0518265B2 (ja) | 1993-03-11 |
Family
ID=14555597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59111221A Granted JPS60254770A (ja) | 1984-05-31 | 1984-05-31 | イメージセンサ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4716466A (ja) |
| EP (1) | EP0163547B1 (ja) |
| JP (1) | JPS60254770A (ja) |
| KR (1) | KR900003773B1 (ja) |
| DE (1) | DE3574096D1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2629229B1 (fr) * | 1988-03-23 | 1992-09-11 | Thomson Csf | Dispositif de lecture des quantites de charges electriques fournies par des photodiodes a substrat semi-conducteur |
| FR2631188A1 (fr) * | 1988-05-03 | 1989-11-10 | Thomson Csf | Photodetecteur matriciel a transfert de charges avec dispositif integre de filtrage de charges |
| JPH0766961B2 (ja) * | 1988-10-07 | 1995-07-19 | 三菱電機株式会社 | 固体撮像素子 |
| US4975777A (en) * | 1989-06-15 | 1990-12-04 | Eastman Kodak Company | Charge-coupled imager with dual gate anti-blooming structure |
| US4974043A (en) * | 1989-10-12 | 1990-11-27 | Eastman Kodak Company | Solid-state image sensor |
| US5047862A (en) * | 1989-10-12 | 1991-09-10 | Eastman Kodak Company | Solid-state imager |
| US5235197A (en) * | 1991-06-25 | 1993-08-10 | Dalsa, Inc. | High photosensitivity and high speed wide dynamic range ccd image sensor |
| US5436476A (en) * | 1993-04-14 | 1995-07-25 | Texas Instruments Incorporated | CCD image sensor with active transistor pixel |
| US6570617B2 (en) | 1994-01-28 | 2003-05-27 | California Institute Of Technology | CMOS active pixel sensor type imaging system on a chip |
| USRE42918E1 (en) | 1994-01-28 | 2011-11-15 | California Institute Of Technology | Single substrate camera device with CMOS image sensor |
| US5541402A (en) * | 1994-10-17 | 1996-07-30 | At&T Corp. | Imaging active pixel device having a non-destructive read-out gate |
| JP2833522B2 (ja) * | 1995-04-27 | 1998-12-09 | 日本電気株式会社 | 半導体装置 |
| GB2344486B (en) * | 1995-08-25 | 2000-07-19 | Psc Inc | Optical reader and adaptive exposure control |
| US6155488A (en) | 1995-08-25 | 2000-12-05 | Psc Inc. | Optical reader with adaptive exposure control |
| US5710446A (en) * | 1996-05-13 | 1998-01-20 | National Semiconductor Corporation | Active pixel sensor cell that utilizes a parasitic transistor to reset the photodiode of the cell |
| US6173894B1 (en) | 1996-08-23 | 2001-01-16 | Psc Inc. | Optical reader with addressable pixels |
| US6176429B1 (en) | 1998-07-17 | 2001-01-23 | Psc Scanning, Inc. | Optical reader with selectable processing characteristics for reading data in multiple formats |
| US9426390B2 (en) * | 2010-03-04 | 2016-08-23 | BAE Systems Imaging Solutions Inc. | CMOS imaging array with improved noise characteristics |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5721904B2 (ja) * | 1973-10-03 | 1982-05-10 | ||
| JPS5451318A (en) * | 1977-09-29 | 1979-04-23 | Sony Corp | Solid pickup unit |
| US4321486A (en) * | 1980-02-22 | 1982-03-23 | Honeywell Inc. | Photodetector signal control in charge transfer device imager |
| JPS56154880A (en) * | 1980-04-30 | 1981-11-30 | Toshiba Corp | Solid-state image sensor |
| JPS5793782A (en) * | 1980-12-02 | 1982-06-10 | Canon Inc | Solid-state image pickup device having storage time controlling function |
| US4479062A (en) * | 1981-02-06 | 1984-10-23 | Asahi Kogaku Kogyo Kabushiki Kaisha | Photo-electric conversion device with accumulation time control |
| JPS5974667A (ja) * | 1982-10-22 | 1984-04-27 | Toshiba Corp | 固体撮像装置 |
-
1984
- 1984-05-31 JP JP59111221A patent/JPS60254770A/ja active Granted
-
1985
- 1985-05-28 US US06/738,331 patent/US4716466A/en not_active Expired - Fee Related
- 1985-05-31 EP EP85303866A patent/EP0163547B1/en not_active Expired
- 1985-05-31 KR KR1019850003803A patent/KR900003773B1/ko not_active Expired
- 1985-05-31 DE DE8585303866T patent/DE3574096D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60254770A (ja) | 1985-12-16 |
| EP0163547B1 (en) | 1989-11-02 |
| DE3574096D1 (en) | 1989-12-07 |
| KR850008079A (ko) | 1985-12-11 |
| KR900003773B1 (ko) | 1990-05-31 |
| EP0163547A3 (en) | 1987-04-29 |
| US4716466A (en) | 1987-12-29 |
| EP0163547A2 (en) | 1985-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6555842B1 (en) | Active pixel sensor with intra-pixel charge transfer | |
| US4336557A (en) | Monolithically integrated circuit for relatively slow readout from a two-dimensional image sensor | |
| US5477070A (en) | Drive transistor for CCD-type image sensor | |
| JPS60254770A (ja) | イメージセンサ | |
| JPH04172085A (ja) | 固体撮像装置 | |
| JPH04312082A (ja) | 固体撮像装置 | |
| JPH05505087A (ja) | リアルタイム読み出し特性を有するホトダイオードを備えるイメージデバイス | |
| JPH0771235B2 (ja) | 電荷検出回路の駆動方法 | |
| KR102834561B1 (ko) | 광 검출 장치, 및 광 센서의 구동 방법 | |
| JPH0710097B2 (ja) | イメージセンサ | |
| JPH03106183A (ja) | 焦電型固体撮像装置 | |
| CN114846356A (zh) | 测距装置和测距传感器的驱动方法 | |
| JPH0521349B2 (ja) | ||
| JPH0287573A (ja) | 固体撮像装置 | |
| JPH0519828B2 (ja) | ||
| JPH0273667A (ja) | 半導体装置 | |
| JPH04335575A (ja) | 固体撮像素子 | |
| JP2982258B2 (ja) | 電荷結合装置 | |
| JP2770367B2 (ja) | 固体撮像素子の駆動方法 | |
| JPS6160086A (ja) | 電荷入力装置 | |
| JPS60257565A (ja) | 電荷転送装置 | |
| JPH04111356A (ja) | Ｃｃｄ型固体撮像素子 | |
| JPH078030B2 (ja) | 固体撮像装置の駆動方法 | |
| JPS6053945B2 (ja) | 固体撮像装置の駆動方法 | |
| JPS634681A (ja) | 半導体装置 |