JP2982258B2 - 電荷結合装置 - Google Patents
電荷結合装置Info
- Publication number
- JP2982258B2 JP2982258B2 JP2228881A JP22888190A JP2982258B2 JP 2982258 B2 JP2982258 B2 JP 2982258B2 JP 2228881 A JP2228881 A JP 2228881A JP 22888190 A JP22888190 A JP 22888190A JP 2982258 B2 JP2982258 B2 JP 2982258B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- diffusion layer
- reset
- floating diffusion
- charge transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009792 diffusion process Methods 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 230000008859 change Effects 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は個体撮像素子等に用いられる電荷結合装置に
関し、特に、フローティングディフュージョン増幅型電
荷検出機構を有する電荷結合装置に関する。
関し、特に、フローティングディフュージョン増幅型電
荷検出機構を有する電荷結合装置に関する。
［従来の技術］ この種従来の電荷結合装置の断面図を第３図に示す。
ここに示された例は埋め込みチャネル型２相駆動方式の
ものである。同図において、１はｐ型半導体基板、２は
半導体基板上に設けられたゲート絶縁膜、３は電荷転送
電極を構成する第１ゲート電極、４は同じく電荷転送電
極を構成する第２ゲート電極、５はｎ型電荷転送領域、
６はｐ型障壁領域、７は一定電位V2に固定される出力ゲ
ート電極、８は、出力ゲート電極７下の電荷転送領域５
を通って流入する信号電荷を受け取りこれを電圧信号に
変換するｎ型浮遊拡散層、９は一定電位のリセット電位
V1に固定されるリセットドレイン、10はｎ型不純物層、
１は一定周期でｎ型浮遊拡散層８の電位をリセット電位
V1にリセットするためのリセットパルスφＲが印加され
るリセットゲート電極、12はｎ型浮遊拡散層８の電位変
化を検出する出力トランジスタである。
ここに示された例は埋め込みチャネル型２相駆動方式の
ものである。同図において、１はｐ型半導体基板、２は
半導体基板上に設けられたゲート絶縁膜、３は電荷転送
電極を構成する第１ゲート電極、４は同じく電荷転送電
極を構成する第２ゲート電極、５はｎ型電荷転送領域、
６はｐ型障壁領域、７は一定電位V2に固定される出力ゲ
ート電極、８は、出力ゲート電極７下の電荷転送領域５
を通って流入する信号電荷を受け取りこれを電圧信号に
変換するｎ型浮遊拡散層、９は一定電位のリセット電位
V1に固定されるリセットドレイン、10はｎ型不純物層、
１は一定周期でｎ型浮遊拡散層８の電位をリセット電位
V1にリセットするためのリセットパルスφＲが印加され
るリセットゲート電極、12はｎ型浮遊拡散層８の電位変
化を検出する出力トランジスタである。
第２ゲート電極４および出力ゲート電極７は、絶縁膜
2aによって第１ゲート電極３から絶縁されている。各第
１ゲート電極３はそれぞれその左の第２ゲート電極４と
接続されて一個の電荷転送電極としての機能を果たす。
各電荷転送電極は交互に互いに逆相のクロックφ１、φ
２が印加される。
2aによって第１ゲート電極３から絶縁されている。各第
１ゲート電極３はそれぞれその左の第２ゲート電極４と
接続されて一個の電荷転送電極としての機能を果たす。
各電荷転送電極は交互に互いに逆相のクロックφ１、φ
２が印加される。
この電荷結合装置は次のように動作する。クロックφ
１がハイとなりクロックφ２がローとなると、信号電荷
は最終の電荷転送電極の第１のゲート電極３下のポテン
シャル井戸に転送される。次に、リセットゲート電極11
へ印加されるリセットパルスφＲがハイレベルとなる
と、浮遊拡散層８の電位はリセットドレイン９の電位V1
にリセットされる。一定時間経過後にリセットパルスが
ローレベルとなると、浮遊拡散層８はリセットドレイン
９から切り離される。続いて、クロックφ１がローレベ
ル、φ２がハイレベルとなると、最終の電荷転送電極下
に蓄積されていた信号電荷は出力ゲート７下の電荷転送
横領域を通ってｎ型浮遊拡散層８へ流入する。この流入
する電荷量に応じて浮遊拡散層８の電位が変化し、この
電位変化は出力トランジスタ12によって検出される。
１がハイとなりクロックφ２がローとなると、信号電荷
は最終の電荷転送電極の第１のゲート電極３下のポテン
シャル井戸に転送される。次に、リセットゲート電極11
へ印加されるリセットパルスφＲがハイレベルとなる
と、浮遊拡散層８の電位はリセットドレイン９の電位V1
にリセットされる。一定時間経過後にリセットパルスが
ローレベルとなると、浮遊拡散層８はリセットドレイン
９から切り離される。続いて、クロックφ１がローレベ
ル、φ２がハイレベルとなると、最終の電荷転送電極下
に蓄積されていた信号電荷は出力ゲート７下の電荷転送
横領域を通ってｎ型浮遊拡散層８へ流入する。この流入
する電荷量に応じて浮遊拡散層８の電位が変化し、この
電位変化は出力トランジスタ12によって検出される。
［発明が解決しようとする課題］ 上述した従来の電荷結合装置では、浮遊拡散層８とリ
セットゲート電極11との間に寄生容量が存在しているた
め、リセットゲート電極11に印加されるリセットパルス
φＲがハイレベルとなり一定時間経過後にローレベルに
復帰するときに、第４図に示すように、リセットパルス
φＲの容量結合分であるリセットノイズが浮遊拡散層に
あらわれる。その大きさΔVRは、ｎ型浮遊拡散層の容量
をC1、リセットゲート電極のｎ型浮遊拡散層に対する寄
生容量をC2、リセットゲート電極11の電圧変化をVRとし
て、C2VR/（C1＋C2）となり、これは正規の信号電荷分
の電位変化Voutに比較して相当に大きな値を占める。
セットゲート電極11との間に寄生容量が存在しているた
め、リセットゲート電極11に印加されるリセットパルス
φＲがハイレベルとなり一定時間経過後にローレベルに
復帰するときに、第４図に示すように、リセットパルス
φＲの容量結合分であるリセットノイズが浮遊拡散層に
あらわれる。その大きさΔVRは、ｎ型浮遊拡散層の容量
をC1、リセットゲート電極のｎ型浮遊拡散層に対する寄
生容量をC2、リセットゲート電極11の電圧変化をVRとし
て、C2VR/（C1＋C2）となり、これは正規の信号電荷分
の電位変化Voutに比較して相当に大きな値を占める。
この浮遊拡散層の電位変化は増幅器により増幅するの
であるが、その際増幅器のDCオフセットは常に一定では
ないので、浮遊拡散層の全電位変化（すなわち、ΔVR＋
Vout）を増幅器に通さなくてはならない。そのため、増
幅率が実質的に制限を受けることとなり、微小信号を取
り扱うときに精度が悪くなる。
であるが、その際増幅器のDCオフセットは常に一定では
ないので、浮遊拡散層の全電位変化（すなわち、ΔVR＋
Vout）を増幅器に通さなくてはならない。そのため、増
幅率が実質的に制限を受けることとなり、微小信号を取
り扱うときに精度が悪くなる。
［課題を解決するための手段］ 本発明の電荷結合装置は、半導体基板の表面領域内に
設定された電荷転送領域と、前記電荷転送領域上に絶縁
膜を介して形成された電荷転送電極と、最終の電荷転送
電極に隣接して前記電荷転送領域上に絶縁膜を介して形
成された出力ゲート電極と、前記出力ゲート電極に隣接
して前記電荷転送電極とは反対側の前記電荷転送領域上
に絶縁膜を介して形成されたリセットノイズ補償ゲート
電極と、リセットノイズ補償ゲート電極の後段の前記半
導体基板の表面領域内に形成された浮遊拡散層と、浮遊
拡散層から所定の距離を隔てて前記半導体基板の表面領
域内に形成されたリセットドレイン拡散層と、前記浮遊
拡散層と前記リセットドレイン拡散層との間の前記半導
体基板上に絶縁膜を介して形成されたリセットゲート電
極と、前記浮遊拡散層にゲート電極が接続されたソース
フォロワトランジスタと、を備えている。
設定された電荷転送領域と、前記電荷転送領域上に絶縁
膜を介して形成された電荷転送電極と、最終の電荷転送
電極に隣接して前記電荷転送領域上に絶縁膜を介して形
成された出力ゲート電極と、前記出力ゲート電極に隣接
して前記電荷転送電極とは反対側の前記電荷転送領域上
に絶縁膜を介して形成されたリセットノイズ補償ゲート
電極と、リセットノイズ補償ゲート電極の後段の前記半
導体基板の表面領域内に形成された浮遊拡散層と、浮遊
拡散層から所定の距離を隔てて前記半導体基板の表面領
域内に形成されたリセットドレイン拡散層と、前記浮遊
拡散層と前記リセットドレイン拡散層との間の前記半導
体基板上に絶縁膜を介して形成されたリセットゲート電
極と、前記浮遊拡散層にゲート電極が接続されたソース
フォロワトランジスタと、を備えている。
［実施例］ 次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は、本発明の一実施例を示す断面図である。同
図に示されるように、ｐ型半導体基板１上にはｎ型電荷
転送領域５が形成されており、このｎ型電荷転送領域５
内にはｐ型障壁領域６が形成されている。このｎ型電荷
転送領域５上には絶縁膜２を介して多結晶シリコンから
なる第１ゲート電極３が、そしてｐ型障壁領域６上には
絶縁膜２を介して形成され、かつ第１のゲート電極３と
絶縁膜2aにより分離された多結晶シリコンからなる第２
ゲート電極４が形成されている。また、電荷転送領域端
部には、第２層多結晶シリコンにより構成される出力ゲ
ート電極７と、このゲート電極に隣接し、このゲート電
極から絶縁膜2aにより分離された、第１層多結晶シリコ
ンにより構成されるリセットノイズ補償ゲート電極13
と、が形成されている。そして、第１ゲート電極３と第
２ゲート電極４とは、電荷転送電極を構成するために隣
り同士で接続され、交互に互いに逆相のクロックパルス
φ１、φ２が印加される。
図に示されるように、ｐ型半導体基板１上にはｎ型電荷
転送領域５が形成されており、このｎ型電荷転送領域５
内にはｐ型障壁領域６が形成されている。このｎ型電荷
転送領域５上には絶縁膜２を介して多結晶シリコンから
なる第１ゲート電極３が、そしてｐ型障壁領域６上には
絶縁膜２を介して形成され、かつ第１のゲート電極３と
絶縁膜2aにより分離された多結晶シリコンからなる第２
ゲート電極４が形成されている。また、電荷転送領域端
部には、第２層多結晶シリコンにより構成される出力ゲ
ート電極７と、このゲート電極に隣接し、このゲート電
極から絶縁膜2aにより分離された、第１層多結晶シリコ
ンにより構成されるリセットノイズ補償ゲート電極13
と、が形成されている。そして、第１ゲート電極３と第
２ゲート電極４とは、電荷転送電極を構成するために隣
り同士で接続され、交互に互いに逆相のクロックパルス
φ１、φ２が印加される。
尚、第１図において、８はｎ型浮遊拡散相、９は一定
のリセット電位V1に固定されるリセットドレイン、10は
ｎ型不純物層、11は多結晶シリコンからなるリセットゲ
ート電極、12は出力トランジスタである。
のリセット電位V1に固定されるリセットドレイン、10は
ｎ型不純物層、11は多結晶シリコンからなるリセットゲ
ート電極、12は出力トランジスタである。
このように構成された本実施例において、リセットノ
イズ補償ゲート電極13には、リセットゲート電極11に印
加されるリセットパルスφＲとは逆層のクロック▲
▼が印加される［第２図（ａ）、（ｂ）参照］。
イズ補償ゲート電極13には、リセットゲート電極11に印
加されるリセットパルスφＲとは逆層のクロック▲
▼が印加される［第２図（ａ）、（ｂ）参照］。
このリセットノイズ補償ゲート電極13は、浮遊拡散層
８に対し、寄生容量を持つので、ゲート電極13にリセッ
トゲート電極11に印加されるリセットパルスとは逆相の
クロックを印加すればリセットゲート電極11による浮遊
拡散層の電圧変化を相殺することができる。すなわち、
リセットゲート電極11に印加されるφＲがローからハイ
になってｎ型浮遊拡散層８の不要電荷が排出された時、
浮遊拡散層８の電位はリセット電位V1に復帰するが、続
いてφＲがローになった時に、第５図（ｃ）において実
線で示されるように、出力が低下することがない。その
後、信号電荷が浮遊拡散層８に流入すると、その電荷分
のみの電位変化Voutが出力信号として得られる［従来例
の信号波形を第２図（ｃ）において破線で示す］。
８に対し、寄生容量を持つので、ゲート電極13にリセッ
トゲート電極11に印加されるリセットパルスとは逆相の
クロックを印加すればリセットゲート電極11による浮遊
拡散層の電圧変化を相殺することができる。すなわち、
リセットゲート電極11に印加されるφＲがローからハイ
になってｎ型浮遊拡散層８の不要電荷が排出された時、
浮遊拡散層８の電位はリセット電位V1に復帰するが、続
いてφＲがローになった時に、第５図（ｃ）において実
線で示されるように、出力が低下することがない。その
後、信号電荷が浮遊拡散層８に流入すると、その電荷分
のみの電位変化Voutが出力信号として得られる［従来例
の信号波形を第２図（ｃ）において破線で示す］。
例えば、浮遊拡散層８の容量C1は約1.5×10-14F、寄
生容量C2はそれより２桁程度小さく５×10-16F程度であ
る。ここで、リセットゲート電極11に印加される電圧が
ハイ（15V）からロー（0V）となり、ｎ型浮遊拡散層８
とリセットドレイン９との電気的接続が切り離されると
き、補償ゲート電極13による補償がない場合には、浮遊
拡散層にはΔVR＝VRC2/（C1＋C2）＝15×５×10-16/
（1.5×10-14＋５×10-16）≒0.5Vの電位変化があらわ
れる。これは、信号電荷による出力（最大で0.5〜0.6V
程度）と比較して極めて大きい。しかし、本発明では、
リセットパルスによる上記電位変化が相殺されるので、
出力信号は余分の成分を含んでいない。そのため、この
信号を増幅する増幅器の増幅度を十分大きくすることが
できる。よって、本発明によれば、微小信号の精度を上
げることができる。
生容量C2はそれより２桁程度小さく５×10-16F程度であ
る。ここで、リセットゲート電極11に印加される電圧が
ハイ（15V）からロー（0V）となり、ｎ型浮遊拡散層８
とリセットドレイン９との電気的接続が切り離されると
き、補償ゲート電極13による補償がない場合には、浮遊
拡散層にはΔVR＝VRC2/（C1＋C2）＝15×５×10-16/
（1.5×10-14＋５×10-16）≒0.5Vの電位変化があらわ
れる。これは、信号電荷による出力（最大で0.5〜0.6V
程度）と比較して極めて大きい。しかし、本発明では、
リセットパルスによる上記電位変化が相殺されるので、
出力信号は余分の成分を含んでいない。そのため、この
信号を増幅する増幅器の増幅度を十分大きくすることが
できる。よって、本発明によれば、微小信号の精度を上
げることができる。
なお、上記実施例では、リセットノイズ補償ゲート電
極13に印加される逆相のパルスの電圧の絶対値はリセッ
トパルスのそれと等しくなされていたが、これはリセッ
トゲート電極11と補償ゲート電極13との浮遊拡散層８に
対する寄生容量が等しいことを前提としてのことであ
る。そうでないときには、寄生容量比に応じて、リセッ
トパルスφＲの大きさと逆相のクロックの大きさの比を
変えるようにすればよい。また、上記実施例は埋め込み
チャネル型に関するものであったが、本発明は、これに
限定されるものではなく、表面チャネル型のものにも適
用しうるものである。
極13に印加される逆相のパルスの電圧の絶対値はリセッ
トパルスのそれと等しくなされていたが、これはリセッ
トゲート電極11と補償ゲート電極13との浮遊拡散層８に
対する寄生容量が等しいことを前提としてのことであ
る。そうでないときには、寄生容量比に応じて、リセッ
トパルスφＲの大きさと逆相のクロックの大きさの比を
変えるようにすればよい。また、上記実施例は埋め込み
チャネル型に関するものであったが、本発明は、これに
限定されるものではなく、表面チャネル型のものにも適
用しうるものである。
［発明の効果］ 以上説明したように、本発明は、出力ゲート電極と浮
遊拡散層との間にリセットノイズ補償ゲート電極を設け
これにリセットパルスの逆相のパルスを印加するもので
あるので、本発明によれば、浮遊拡散層にあらわれる出
力信号にリセットパルスによるノイズが重畳されないよ
うにすることができる。したがって、本発明によれば、
出力信号を十分大きい増幅度の増幅器に通すことができ
るようになり、微小信号の精度を向上させることができ
る。
遊拡散層との間にリセットノイズ補償ゲート電極を設け
これにリセットパルスの逆相のパルスを印加するもので
あるので、本発明によれば、浮遊拡散層にあらわれる出
力信号にリセットパルスによるノイズが重畳されないよ
うにすることができる。したがって、本発明によれば、
出力信号を十分大きい増幅度の増幅器に通すことができ
るようになり、微小信号の精度を向上させることができ
る。
第１図は、本発明の一実施例を示す断面図、第22図は、
第１図の実施例の動作説明図、第３図は従来例の断面
図、第４図は、従来例の動作説明図である。 １……ｐ型半導体基板、２……ゲート絶縁膜、2a……絶
縁膜、３……第１ゲート電極、４……第２ゲート電極、
５……ｎ型電荷転送領域、６……ｐ型障壁領域、７……
出力ゲート電極、８……ｎ型浮遊拡散層、９……リセッ
トドレイン、10……ｎ型不純物層、11……リセットゲー
ト電極、12……出力トランジスタ、13……リセットノイ
ズ補償ゲート電極。
第１図の実施例の動作説明図、第３図は従来例の断面
図、第４図は、従来例の動作説明図である。 １……ｐ型半導体基板、２……ゲート絶縁膜、2a……絶
縁膜、３……第１ゲート電極、４……第２ゲート電極、
５……ｎ型電荷転送領域、６……ｐ型障壁領域、７……
出力ゲート電極、８……ｎ型浮遊拡散層、９……リセッ
トドレイン、10……ｎ型不純物層、11……リセットゲー
ト電極、12……出力トランジスタ、13……リセットノイ
ズ補償ゲート電極。
Claims (1)
- 【請求項１】半導体基板の表面領域内に設定された電荷
転送領域と、前記電荷転送領域上に絶縁膜を介して形成
された電荷転送電極と、最終の電荷転送電極に隣接して
前記電荷転送領域上に絶縁膜を介して形成された出力ゲ
ート電極と、前記出力ゲート電極に隣接して前記電荷転
送電極とは反対側の前記電荷転送領域上に絶縁膜を介し
て形成されたリセットノイズ補償ゲート電極と、リセッ
トノイズ補償ゲート電極の後段の前記半導体基板の表面
領域内に形成された浮遊拡散層と、浮遊拡散層から所定
の距離を隔てて前記半導体基板の表面領域内に形成され
たリセットドレイン拡散層と、前記浮遊拡散層と前記リ
セットドレイン拡散層との間の前記半導体基板上に絶縁
膜を介して形成されたリセットゲート電極と、前記浮遊
拡散層にゲート電極が接続されたソースフォロワトラン
ジスタと、を備えた電荷結合装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2228881A JP2982258B2 (ja) | 1990-08-30 | 1990-08-30 | 電荷結合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2228881A JP2982258B2 (ja) | 1990-08-30 | 1990-08-30 | 電荷結合装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04109634A JPH04109634A (ja) | 1992-04-10 |
| JP2982258B2 true JP2982258B2 (ja) | 1999-11-22 |
Family
ID=16883328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2228881A Expired - Lifetime JP2982258B2 (ja) | 1990-08-30 | 1990-08-30 | 電荷結合装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2982258B2 (ja) |
-
1990
- 1990-08-30 JP JP2228881A patent/JP2982258B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04109634A (ja) | 1992-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11261046A (ja) | 固体撮像装置 | |
| US5477070A (en) | Drive transistor for CCD-type image sensor | |
| JPH084136B2 (ja) | 電荷転送装置 | |
| US5892251A (en) | Apparatus for transferring electric charges | |
| EP0377959B1 (en) | A method of driving a charge detection circuit | |
| US5452003A (en) | Dual mode on-chip high frequency output structure with pixel video differencing for CCD image sensors | |
| JP2982258B2 (ja) | 電荷結合装置 | |
| JP2950387B2 (ja) | 電荷結合装置 | |
| JPH04373136A (ja) | 電荷結合装置 | |
| JP2963572B2 (ja) | 電荷結合素子 | |
| JP3055635B2 (ja) | 電荷結合素子 | |
| JP2625721B2 (ja) | 固体撮像装置 | |
| JP3398388B2 (ja) | 固体撮像素子 | |
| JPH05102201A (ja) | 半導体装置 | |
| JP3055610B2 (ja) | 電荷転送装置 | |
| JP2877183B2 (ja) | 電荷転送装置 | |
| JPH05211180A (ja) | 電荷転送装置 | |
| JP2828124B2 (ja) | 電荷転送装置 | |
| JPH07130986A (ja) | 電荷検出装置およびその駆動方法 | |
| JP2965568B2 (ja) | 電荷検出装置 | |
| JP3173806B2 (ja) | 電荷検出回路の駆動方法 | |
| JP2993112B2 (ja) | 電荷転送装置 | |
| JPH04369187A (ja) | Ｃｃｄ固体撮像素子 | |
| JPH05218104A (ja) | 電荷転送装置 | |
| JPH0263299B2 (ja) |