JPH0518315B2 - - Google Patents

Info

Publication number
JPH0518315B2
JPH0518315B2 JP59100928A JP10092884A JPH0518315B2 JP H0518315 B2 JPH0518315 B2 JP H0518315B2 JP 59100928 A JP59100928 A JP 59100928A JP 10092884 A JP10092884 A JP 10092884A JP H0518315 B2 JPH0518315 B2 JP H0518315B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
video signal
signal
data signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59100928A
Other languages
Japanese (ja)
Other versions
JPS60245383A (en
Inventor
Fusao Ushio
Akyoshi Maeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59100928A priority Critical patent/JPS60245383A/en
Publication of JPS60245383A publication Critical patent/JPS60245383A/en
Publication of JPH0518315B2 publication Critical patent/JPH0518315B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、映像信号に重畳されたデータ信号を
分離する為の分離回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a separation circuit for separating a data signal superimposed on a video signal.

従来例の構成とその問題点 近年、映像信号に各種のデータ信号を重畳して
伝送し、その信号を各種の制御信号として利用し
たり、又は、映像信号とは異なつた情報を伝送し
たりすることが行なわれている。例えば、VHD
方式のビデイオデイスクでは、垂直帰線区間の一
部に、映像信号に関連した内容のデータ信号を重
畳しており、映像信号の処理とは別に、このデー
タ信号を分離して処理することによりプレーヤの
各種の制御を行なつている。
Conventional configuration and its problems In recent years, various data signals are superimposed on video signals and transmitted, and the signals are used as various control signals, or information different from the video signal is transmitted. things are being done. For example, VHD
In this type of video disc, a data signal related to the video signal is superimposed on a part of the vertical retrace interval, and this data signal is processed separately in addition to the video signal processing. Performs various controls for the player.

以下、図面を参照しながら、従来の映像信号に
重畳されたデータ信号の分離回路の例について説
明を行なう。
Hereinafter, an example of a conventional separation circuit for a data signal superimposed on a video signal will be explained with reference to the drawings.

第1図は従来の映像信号に重畳されたデータ信
号の分離回路のブロツク図を示す。第1図におい
て、1は映像信号が入力される入力端子、2は入
力映像信号のペデスタルを電圧源3が発生する電
圧にクランプする為のクランプ回路、4は電圧源
3が発生する電圧を規準にして、データ信号の分
離する為の閾値電圧を発生する回路、5はクラン
プ回路2からのデータ信号と閾値電圧発生回路4
からの電圧とを比較する電圧比較器である。この
電圧比較器5は、アナログ信号である映像信号の
中に重畳されているデータ信号を、デジタル信号
処理回路6で処理出来るデジタル信号に変換す
る。
FIG. 1 shows a block diagram of a conventional separation circuit for separating a data signal superimposed on a video signal. In Figure 1, 1 is an input terminal into which a video signal is input, 2 is a clamp circuit for clamping the pedestal of the input video signal to the voltage generated by voltage source 3, and 4 is the voltage generated by voltage source 3 as a standard. 5 is a circuit that generates a threshold voltage for separating the data signal, and 5 is a circuit that generates a data signal from the clamp circuit 2 and a threshold voltage generation circuit 4.
This is a voltage comparator that compares the voltage from the This voltage comparator 5 converts the data signal superimposed on the video signal, which is an analog signal, into a digital signal that can be processed by the digital signal processing circuit 6.

以上のように構成された、映像信号に重畳され
たデータ信号の分離回路の動作を以下に説明す
る。第2図aは映像信号に重畳されたデータ信号
の例を示しており、ここでは、データ信号は映像
信号の振幅に対して75IREの振幅に設定されてい
る。このように設定されたデータ信号に対して、
最も好ましい閾値のレベルの例は、75IREの半分
のレベルである37.5IREである。この時の電圧比
較器5の出力波形を第2図bに示す。ここでは、
閾値を最適に設定したことにより、デユーテイー
比が1:1の信号が得られており、伝送されたデ
ータ信号の波形が正しく得られている。
The operation of the circuit configured as described above for separating data signals superimposed on video signals will be described below. FIG. 2a shows an example of a data signal superimposed on a video signal, where the data signal is set to have an amplitude of 75 IRE with respect to the amplitude of the video signal. For the data signal set in this way,
An example of the most preferred threshold level is 37.5 IRE, which is half the level of 75 IRE. The output waveform of the voltage comparator 5 at this time is shown in FIG. 2b. here,
By setting the threshold value optimally, a signal with a duty ratio of 1:1 is obtained, and the waveform of the transmitted data signal is obtained correctly.

ところで、このような従来例においては、閾値
電圧発生回路4の電圧を端子1への入力信号の振
幅に合わせて、最適になるよう調整する必要があ
つた。しかし、閾値電圧発生回路4の電圧は固定
である為に、端子1に入力される信号の振幅が変
動した場合には、閾値が最も好ましいレベルから
ずれてしまうと言う欠点があつた。一般に映像信
号に重畳されたデータ信号は、映像信号の最高周
波数で決まる帯域に帯域制限されており、また、
伝送路中で各種の歪みを受ける為にその波形や振
幅は、歪みを生じている。このように、伝送中に
歪みを生じたデータ信号を分離する際に、分離す
る為の閾値電圧が最適値からずれた場合、分離さ
れた信号に誤りが発生する場合が有ることが知ら
れている。
By the way, in such a conventional example, it was necessary to adjust the voltage of the threshold voltage generation circuit 4 to be optimal according to the amplitude of the input signal to the terminal 1. However, since the voltage of the threshold voltage generation circuit 4 is fixed, there is a drawback that when the amplitude of the signal input to the terminal 1 changes, the threshold value deviates from the most desirable level. Generally, the data signal superimposed on the video signal is band-limited to the band determined by the highest frequency of the video signal, and
The waveform and amplitude are distorted because they are subjected to various distortions in the transmission path. It is known that when separating data signals that have been distorted during transmission, if the threshold voltage for separation deviates from the optimal value, errors may occur in the separated signals. There is.

また、第1図の構成のデータ分離回路では入力
信号の振幅が、例えば半分以下になつた場合、全
くデータを分離出来なくなつてしまうという重大
な欠点を有していた。
Furthermore, the data separation circuit having the configuration shown in FIG. 1 has a serious drawback in that when the amplitude of the input signal becomes, for example, less than half, it becomes impossible to separate data at all.

従つて、映像信号に重畳されたデータ信号を分
離する回路において、その閾値を自動的に最適に
設定するとともに、入力映像信号の振幅が変動し
ても、たえず閾値を最適に保つ回路の開発が望ま
れていた。
Therefore, it is necessary to develop a circuit that automatically sets the threshold value optimally in a circuit that separates the data signal superimposed on the video signal, and also maintains the threshold value constantly at the optimal value even if the amplitude of the input video signal fluctuates. It was wanted.

発明の目的 本発明は上記従来技術に鑑みてなされたもの
で、映像信号に重畳されたデータ信号を分離する
際に、その閾値を自動的に最適に設定するととも
に、入力映像信号の振幅が変動しても、たえず閾
値を最適に保つ、映像信号に重畳されたデータ信
号の分離回路を提供するものである。
OBJECT OF THE INVENTION The present invention has been made in view of the above-mentioned prior art, and the present invention automatically sets the optimal threshold value when separating a data signal superimposed on a video signal, and also adjusts the amplitude of the input video signal. The present invention provides a separation circuit for a data signal superimposed on a video signal, which constantly maintains an optimal threshold value even when the video signal is superimposed on the video signal.

発明の構成 この目的を達成するために、本発明の映像信号
に重畳されたデータ信号の分離回路は、映像信号
のシンクチツプを第1の電圧にクランプする手段
と、上記映像信号のペデスタルと同じ電圧を発生
する手段と、上記第1及び第2の電圧から第3の
電圧を発生する手段と、映像信号に重畳されたデ
ータ信号と第3の電圧を比較してデータを分離す
る手段より構成されている。この構成によつて発
生される第3の電圧は、入力映像信号の振幅に応
じて変化し、電圧比較器の電圧比較レベルがデー
タ信号に対して絶えず最適値になるように保たれ
る。
Structure of the Invention In order to achieve this object, the separating circuit for the data signal superimposed on the video signal of the present invention includes means for clamping the sync chip of the video signal to a first voltage, and a voltage same as that of the pedestal of the video signal. means for generating a third voltage from the first and second voltages, and means for comparing the data signal superimposed on the video signal and the third voltage to separate the data. ing. The third voltage generated by this configuration varies depending on the amplitude of the input video signal, and the voltage comparison level of the voltage comparator is constantly maintained at an optimum value for the data signal.

実施例の説明 以下本発明の1実施例について、図面を参照し
ながら説明する。
DESCRIPTION OF EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings.

第3図は本発明の1実施例における映像信号に
重畳されたデータ信号の分離回路のブロツク図を
示している。
FIG. 3 shows a block diagram of a circuit for separating a data signal superimposed on a video signal in one embodiment of the present invention.

10は、映像信号に重畳されたデータ信号の入
力端子、11は入力信号のシンクチツプを電圧源
12からの第1の電圧へクランプするシンクチツ
プクランプ回路、12は電圧源、13は入力信号
中のペデスタルの電圧をサンプルアンドホールド
して第2の電圧を発生する回路、14は12の電
圧源と13のサンプルアンドホールド回路からの
電圧を基準に第3の電圧である閾値電圧を発生す
る回路、15は11のシンクチツプクランプ回路
から入力される信号と14の閾値電圧発生回路か
らの電圧を比較してデジタル信号を出力する電圧
比較器、16は電圧比較器の出力端子を示す。
10 is an input terminal for a data signal superimposed on a video signal, 11 is a sync chip clamp circuit that clamps the sync chip of the input signal to the first voltage from the voltage source 12, 12 is a voltage source, and 13 is an input terminal for the input signal. A circuit that samples and holds the voltage of the pedestal and generates a second voltage; 14 is a circuit that generates a third voltage, a threshold voltage, based on the voltage from the 12 voltage sources and the 13 sample-and-hold circuit; 15 is a voltage comparator which compares the signal input from the sync chip clamp circuit 11 with the voltage from the threshold voltage generation circuit 14 and outputs a digital signal; 16 is the output terminal of the voltage comparator.

以上のように構成された、映像信号に重畳され
たデータ信号の分離回路について、以下にその動
作を説明する。入力端子10に入力された信号は
シンクチツプクランプ回路11において電圧源1
2で発生される第1の電圧にそのシンクチツプが
クランプされる。サンプルアンドホールド回路1
3は、11のシンクチツプクランプ回路でクラン
プされた信号のペデスタルの電圧をサンプルアン
ドホールドしてペデスタルの電圧に等しい第2の
電圧を発生する。次に閾値電圧発生回路14の動
作及び第1、第2の電圧の関係を第4図を用いて
説明する。同図において、同期信号の振幅をA1
データ信号の振幅をA2、最適な閾値をA3とする。
前述の第1及び第2の電圧を各々V1,V2とする
と、A1,A2,A3とV1,V2の間の関係は第4図に
示すようになる。ここで第3の電圧を発生する閾
値電圧発生回路14の出力電圧をVSとすると、
V1,V2及びA1,A2,A3とVSとの関係が第4図
のようになるように、閾値電圧発生回路14は動
作する。
The operation of the circuit configured as described above for separating data signals superimposed on video signals will be described below. The signal input to the input terminal 10 is connected to the voltage source 1 in the sink chip clamp circuit 11.
The sink chip is clamped to a first voltage generated at 2. Sample and hold circuit 1
3 samples and holds the pedestal voltage of the signal clamped by the sync chip clamp circuit 11 to generate a second voltage equal to the pedestal voltage. Next, the operation of the threshold voltage generation circuit 14 and the relationship between the first and second voltages will be explained using FIG. 4. In the same figure, the amplitude of the synchronization signal is A 1 ,
Let the amplitude of the data signal be A 2 and the optimal threshold value be A 3 .
When the aforementioned first and second voltages are respectively V 1 and V 2 , the relationship between A 1 , A 2 , A 3 and V 1 , V 2 is as shown in FIG. Here, if the output voltage of the threshold voltage generation circuit 14 that generates the third voltage is V S , then
The threshold voltage generation circuit 14 operates so that the relationships between V 1 , V 2 , A 1 , A 2 , A 3 and VS are as shown in FIG.

この時の閾値電圧VSを、V1,V2,A1,A3を用
いて表わすと次式のようになる。
The threshold voltage V S at this time can be expressed using V 1 , V 2 , A 1 , and A 3 as shown in the following equation.

VS=V2+(V2−V1)×A3/A1 (1) このことは、閾値電圧発生回路14は、V1
V2を入力し、(1)式で示す演算を行なつて第3の
電圧である閾値電圧として(1)式で求まるVSを出
力する回路であると言うことが出来る。なお、
A1,A2,A3の関係は一般に定められた関係であ
り、例えばVHD方式の場合はA1=40IRE、A2
75IRE、A3=37.5IREである。電圧比較器15
は、このようにして発生された第3の電圧(=
VS)とシンクチツプクランプ回路11からの電
圧を比較し、後続のデジタル信号処理回路で処理
出来る形式の信号を出力する。
V S = V 2 + (V 2 − V 1 )×A 3 /A 1 (1) This means that the threshold voltage generation circuit 14
It can be said that this is a circuit that inputs V 2 , performs the calculation shown in equation (1), and outputs V S found by equation (1) as the third voltage, which is the threshold voltage. In addition,
The relationship between A 1 , A 2 , and A 3 is a generally defined relationship; for example, in the case of VHD system, A 1 = 40IRE, A 2 =
75 IRE, A 3 = 37.5 IRE. Voltage comparator 15
is the third voltage (=
V S ) and the voltage from the sync chip clamp circuit 11, and outputs a signal in a format that can be processed by the subsequent digital signal processing circuit.

今、任意の振幅の映像信号が入力された場合を
考える。(1)式において、A1とA3は定められた定
数であり、V1は電圧源12で決まる値であるた
めにそれぞれ一定値となる。一方、V2は入力信
号の振幅に応じて変化し、それによりVSも入力
信号の振幅に応じて変化する。今、(1)式を変形す
ると(2)式が得られる。
Now, consider the case where a video signal of arbitrary amplitude is input. In equation (1), A 1 and A 3 are fixed constants, and V 1 is a value determined by the voltage source 12, so each has a constant value. On the other hand, V 2 changes according to the amplitude of the input signal, and therefore V S also changes according to the amplitude of the input signal. Now, by transforming equation (1), we obtain equation (2).

VS−V2/V2−V1=A3/A1 (2) ここで、A1とA3は一定値であるために、(2)式
の左辺はたえず一定値となる。このことは、第4
図より明らかなように、VSで求まる閾値は任意
の振幅の入力信号に対して絶えず最適値になるこ
とを意味する。また、このことは入力信号の振幅
が変動しても閾値はたえず最適値に保たれること
を意味する。
V S −V 2 /V 2 −V 1 =A 3 /A 1 (2) Here, since A 1 and A 3 are constant values, the left side of equation (2) always becomes a constant value. This is the fourth
As is clear from the figure, this means that the threshold value determined by V S is always the optimum value for an input signal of any amplitude. Furthermore, this means that even if the amplitude of the input signal changes, the threshold value is constantly maintained at the optimal value.

次に第5図に、閾値電圧発生回路14の具体的
な回路例を示す。第5図の例は式(1)で示す演算
を、演算増幅器を用いて行なつた場合を示す。端
子21には電圧源12からの第1の電圧V1が入
力される。抵抗23は端子21と演算増幅器20
の反転入力端子との間に接続されている。端子2
2にはサンプルホールド回路13からの電圧V2
が入力され、演算増幅器20の非反転入力端子へ
接続されている。抵抗24は演算増幅器20の反
転入力端子と出力端子との間に接続されている。
端子25は演算増幅器20の出力端子に接続され
ており、この端子25は電圧比較器15へ電圧
VSを出力する。ここで抵抗23,24の値を各
R23,R24とすると第5図の回路におけるV1,V2
VSの関係は VS=V2−(V1−V2)×R24/R23 V2+(V2−V1)×R24/R23 (3) と表わされる。この式は(1)式において A3/A1=R24/R23 (4) とした場合に相当する。
Next, FIG. 5 shows a specific circuit example of the threshold voltage generation circuit 14. The example in FIG. 5 shows a case where the calculation shown in equation (1) is performed using an operational amplifier. A first voltage V 1 from the voltage source 12 is input to the terminal 21 . Resistor 23 connects terminal 21 and operational amplifier 20
is connected between the inverting input terminal of terminal 2
2 is the voltage V 2 from the sample hold circuit 13.
is input and connected to the non-inverting input terminal of the operational amplifier 20. A resistor 24 is connected between the inverting input terminal and the output terminal of the operational amplifier 20.
The terminal 25 is connected to the output terminal of the operational amplifier 20, and this terminal 25 supplies the voltage to the voltage comparator 15.
Outputs V S. Here, the values of resistors 23 and 24 are
If R 23 , R 24 , then V 1 , V 2 ,
The relationship between V S is expressed as V S =V 2 −(V 1 −V 2 )×R 24 /R 23 V 2 +(V 2 −V 1 )×R 24 /R 23 (3). This formula corresponds to the case where A 3 /A 1 =R 24 /R 23 (4) in formula (1).

第5図に示した実施例の場合、特に集積回路に
おいて実施するのに以下の点で有利である。
The embodiment shown in FIG. 5 has the following advantages, particularly when implemented in an integrated circuit.

第1点は、集積回路上では特性の良い演算増幅
回路を容易に実現できる。第2点は、集積回路上
では抵抗間の抵抗値の相対比を高い精度で実現す
ることは容易であり、従つて抵抗23,24の抵
抗値の比を(4)式で示すような関係に容易に設定で
きる。
The first point is that an operational amplifier circuit with good characteristics can be easily realized on an integrated circuit. The second point is that it is easy to realize the relative ratio of resistance values between resistors with high precision on an integrated circuit, and therefore the ratio of the resistance values of resistors 23 and 24 can be expressed as the relationship shown in equation (4). can be easily set.

発明の効果 以上のように本発明は、映像信号のシンクチツ
プを第1の電圧にクランプし、クランプされた映
像信号のペデスタルと同じ第2の電圧を発生し、
上記第1及び第2の電圧から(1)式で求まるような
値の閾値電圧を得、この閾値電圧と入力映像信号
中のデータ信号の電圧を比較して映像信号に重畳
されたデータ信号を分離することにより、任意の
入力信号振幅に対して最適の閾値電圧を設定して
データを分離できるとともに、入力信号の振幅が
変動しても自動的に閾値が最適に設定され、その
実用効果は大なるものがある。
Effects of the Invention As described above, the present invention clamps the sync chip of the video signal to the first voltage, generates the same second voltage as the pedestal of the clamped video signal,
A threshold voltage with a value determined by equation (1) is obtained from the first and second voltages, and this threshold voltage is compared with the voltage of the data signal in the input video signal to determine the data signal superimposed on the video signal. By separating, data can be separated by setting the optimal threshold voltage for any input signal amplitude, and even if the input signal amplitude fluctuates, the threshold is automatically set optimally, and its practical effect is There is something big.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の映像信号に重畳されたデータ信
号の分離回路のブロツク図、第2図は映像信号に
重畳されたデータ信号及びそれから分離されたデ
ータ信号の例を示す図、第3図は本発明の1実施
例におけるデータ信号の分離回路のブロツク図、
第4図は本発明の実施例の動作を示す為の波形
図、第5図は本発明の実施例の具体例の一部を示
す回路図である。 11……シンクチツプクランプ回路、12……
電圧源、13……サンプルアンドホールド回路、
14……閾値電圧発生回路、15……電圧比較
器、20……演算増幅器、23,24……抵抗。
Fig. 1 is a block diagram of a conventional separation circuit for a data signal superimposed on a video signal, Fig. 2 is a diagram showing an example of a data signal superimposed on a video signal and a data signal separated therefrom, and Fig. 3 is a diagram showing an example of a data signal superimposed on a video signal and a data signal separated therefrom. A block diagram of a data signal separation circuit in one embodiment of the present invention,
FIG. 4 is a waveform diagram showing the operation of the embodiment of the present invention, and FIG. 5 is a circuit diagram showing a part of a specific example of the embodiment of the present invention. 11...Sync chip clamp circuit, 12...
Voltage source, 13...sample and hold circuit,
14... Threshold voltage generation circuit, 15... Voltage comparator, 20... Operational amplifier, 23, 24... Resistor.

Claims (1)

【特許請求の範囲】 1 映像信号のシンクチツプを第1の固定された
電圧にクランプする手段と、上記クランプされた
映像信号が入力され、上記クランプされた映像信
号のペデスタルの電圧と同じレベルの第2の電圧
を発生するサンプルホールド手段と、上記第1及
び第2の電圧から第3の電圧を発生する手段と、
上記映像信号に含まれるデータ信号と第3の電圧
を比較する手段を持つ、映像信号に重畳されたデ
ータ信号の分離回路。 2 第3の電圧を発生する手段は、第1及び第2
の抵抗と反転入力に第1の抵抗の一端が接続さ
れ、第1の抵抗の他端には第1の電圧が供給さ
れ、反転入力と出力端子の間に第2の抵抗が接続
され、非反転入力には、第2の電圧が供給され、
出力端子から第3の電圧を発生する演算増幅器よ
り構成される特許請求の範囲第1項記載のデータ
信号の分離回路。
[Scope of Claims] 1. A means for clamping a sync chip of a video signal to a first fixed voltage; sample and hold means for generating a second voltage; and means for generating a third voltage from the first and second voltages;
A separating circuit for a data signal superimposed on a video signal, the circuit having means for comparing a data signal included in the video signal with a third voltage. 2. The means for generating the third voltage is
One end of a first resistor is connected to the resistor and the inverting input, a first voltage is supplied to the other end of the first resistor, a second resistor is connected between the inverting input and the output terminal, and the second resistor is connected between the inverting input and the output terminal. a second voltage is supplied to the inverting input;
2. The data signal separation circuit according to claim 1, comprising an operational amplifier that generates the third voltage from its output terminal.
JP59100928A 1984-05-18 1984-05-18 Data signal separation circuit Granted JPS60245383A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59100928A JPS60245383A (en) 1984-05-18 1984-05-18 Data signal separation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59100928A JPS60245383A (en) 1984-05-18 1984-05-18 Data signal separation circuit

Publications (2)

Publication Number Publication Date
JPS60245383A JPS60245383A (en) 1985-12-05
JPH0518315B2 true JPH0518315B2 (en) 1993-03-11

Family

ID=14287010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59100928A Granted JPS60245383A (en) 1984-05-18 1984-05-18 Data signal separation circuit

Country Status (1)

Country Link
JP (1) JPS60245383A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193887U (en) * 1987-12-15 1989-06-20

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57183188A (en) * 1981-05-02 1982-11-11 Victor Co Of Japan Ltd Generating circuit for signal for discriminating data
JPS595789A (en) * 1982-06-30 1984-01-12 Matsushita Electric Ind Co Ltd Data signal separation circuit included in video signal

Also Published As

Publication number Publication date
JPS60245383A (en) 1985-12-05

Similar Documents

Publication Publication Date Title
US4385319A (en) Synchronization signal separating circuit
JPS60113586A (en) Clamping device
US4658297A (en) Automatic gain control circuit
JPS6049391B2 (en) video switch circuit
JPH0783459B2 (en) Automatic gain adjustment circuit
JPS60245383A (en) Data signal separation circuit
JPS638675B2 (en)
JPH07183810A (en) Analog signal processing circuit
JP2758009B2 (en) Peak limit circuit
JPH0213514B2 (en)
JPH05219406A (en) Video signal level adjustment circuit
JPS596676A (en) Information signal insertion circuit
JPH05219407A (en) Agc circuit for video signal
JP2531789B2 (en) White dark clip circuit
JPS6093891A (en) Television character multiplex data slice circuit
JPH03212090A (en) Pilot signal insertion device
JPH06253170A (en) Video signal processing circuit
JPS59193619A (en) Picture processing circuit
JPH05284387A (en) Amplitude limiting circuit
JPH04192677A (en) Clamp device
JPH0832015B2 (en) Magnetic recording / reproducing device
JPS60111370A (en) Data extracting circuit
JPS63131669A (en) Processing circuit for recording luminance signal
JPH0325050B2 (en)
JPS63261574A (en) Magnetic recording and reproducing device