JPH05183233A - 半導体レーザおよびその製造方法 - Google Patents
半導体レーザおよびその製造方法Info
- Publication number
- JPH05183233A JPH05183233A JP36011391A JP36011391A JPH05183233A JP H05183233 A JPH05183233 A JP H05183233A JP 36011391 A JP36011391 A JP 36011391A JP 36011391 A JP36011391 A JP 36011391A JP H05183233 A JPH05183233 A JP H05183233A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- semiconductor laser
- etching
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 低閾値電流，高効率動作の半導体レーザ及び
その製造方法を得る。 【構成】 埋込みヘテロ構造の半導体レーザにおいて、
活性層３の近傍に高濃度ｐ型領域１０を設けておき、エ
ッチング界面にｎ型不純物を拡散した際にｐ型に反転し
ない領域１１を設け、漏れ電流が流れにくい構造とし
た。 【効果】 漏れ電流の流れる経路を制限し、漏れ電流の
少ない低閾値電流，高効率動作可能な半導体レーザを得
る。
その製造方法を得る。 【構成】 埋込みヘテロ構造の半導体レーザにおいて、
活性層３の近傍に高濃度ｐ型領域１０を設けておき、エ
ッチング界面にｎ型不純物を拡散した際にｐ型に反転し
ない領域１１を設け、漏れ電流が流れにくい構造とし
た。 【効果】 漏れ電流の流れる経路を制限し、漏れ電流の
少ない低閾値電流，高効率動作可能な半導体レーザを得
る。
Description
【０００１】
【産業上の利用分野】この発明は、半導体レーザの構造
およびその製造方法に関するものである。
およびその製造方法に関するものである。
【０００２】
【従来の技術】図６は、例えば特開昭６２−０６６６９
４号に示された従来の半導体レーザを示す断面図であ
り、図において１はｎ型半導体基板、２は前記半導体基
板１の上に設けられたｎ型バッファ層、３は前記ｎ型バ
ッファ層２の上に設けられた活性層、４は前記活性層３
上に設けられたｐ型クラッド層である。５は前記１〜４
で構成される半導体層をエッチングしてメサを形成した
際にできるエッチング界面にｎ型の不純物を拡散した領
域、６はエッチングした領域内に形成されたｐ型電流ブ
ロック層、７は同じくエッチングした領域内で前記ｐ型
電流ブロック層６上に形成されたｎ型電流ブロック層、
８は基板全体に形成されたｐ型クラッド層である。
４号に示された従来の半導体レーザを示す断面図であ
り、図において１はｎ型半導体基板、２は前記半導体基
板１の上に設けられたｎ型バッファ層、３は前記ｎ型バ
ッファ層２の上に設けられた活性層、４は前記活性層３
上に設けられたｐ型クラッド層である。５は前記１〜４
で構成される半導体層をエッチングしてメサを形成した
際にできるエッチング界面にｎ型の不純物を拡散した領
域、６はエッチングした領域内に形成されたｐ型電流ブ
ロック層、７は同じくエッチングした領域内で前記ｐ型
電流ブロック層６上に形成されたｎ型電流ブロック層、
８は基板全体に形成されたｐ型クラッド層である。
【０００３】なお、実際の半導体レーザでは、ｎ型半導
体基板１の下側およびｐ型クラッド層８の上側には、半
導体レーザに電流を流すための電極を備えているのが通
例であるが、本発明の本質と直接関係がないため、従来
例、実施例ともに説明を省略した。
体基板１の下側およびｐ型クラッド層８の上側には、半
導体レーザに電流を流すための電極を備えているのが通
例であるが、本発明の本質と直接関係がないため、従来
例、実施例ともに説明を省略した。
【０００４】次に動作について説明する。ｎ型半導体基
板１とｐ型クラッド層８に電極からそれぞれ注入された
電子と正孔は、それぞれｎ型バッファ層２とｐ型クラッ
ド層４を通過した後、活性層３に注入されて発光再結合
し、活性層３の禁制帯幅のエネルギーにほぼ等しいエネ
ルギーを持つ光を出す。この光は、活性層３とその周辺
部の半導体層で構成される導波路に沿って（紙面垂直方
向に）進行し、その経路にある、電子と正孔の再結合を
促しながら（誘導放出しながら）、その強度を増してい
く。そしてその光は半導体レーザの端面部で一部反射さ
れ、再び強度を増しながら進んでいき、これを繰り返
す。活性層３に注入される電子と正孔の数が少ない、す
なわち注入電流が少ない場合は、活性層内部での強度の
増え具合に比べてレーザ端面での光の損失の方が大きい
ため、光の強度は次第に弱まっていく。ところが注入電
流が大きくなって活性層に注入される電子と正孔が多く
なり、活性層内部での強度の増加が大きくなると端面で
の損失とつりあう様になる。この状態をレーザ発振と呼
び、この時の注入電流を閾値電流と呼ぶ。閾値電流より
大きな電流を注入すると、半導体レーザの端面からは、
レーザ光と呼ばれる波長のそろった大きな強度を持つ光
が放出される。
板１とｐ型クラッド層８に電極からそれぞれ注入された
電子と正孔は、それぞれｎ型バッファ層２とｐ型クラッ
ド層４を通過した後、活性層３に注入されて発光再結合
し、活性層３の禁制帯幅のエネルギーにほぼ等しいエネ
ルギーを持つ光を出す。この光は、活性層３とその周辺
部の半導体層で構成される導波路に沿って（紙面垂直方
向に）進行し、その経路にある、電子と正孔の再結合を
促しながら（誘導放出しながら）、その強度を増してい
く。そしてその光は半導体レーザの端面部で一部反射さ
れ、再び強度を増しながら進んでいき、これを繰り返
す。活性層３に注入される電子と正孔の数が少ない、す
なわち注入電流が少ない場合は、活性層内部での強度の
増え具合に比べてレーザ端面での光の損失の方が大きい
ため、光の強度は次第に弱まっていく。ところが注入電
流が大きくなって活性層に注入される電子と正孔が多く
なり、活性層内部での強度の増加が大きくなると端面で
の損失とつりあう様になる。この状態をレーザ発振と呼
び、この時の注入電流を閾値電流と呼ぶ。閾値電流より
大きな電流を注入すると、半導体レーザの端面からは、
レーザ光と呼ばれる波長のそろった大きな強度を持つ光
が放出される。
【０００５】さて、半導体レーザでは、レーザ発振させ
るため、活性層３に効率よく電子と正孔を注入する必要
があるが、一般的に、活性層３の両脇を流れる、いわゆ
る漏れ電流が存在するため、先に述べた閾値電流が大き
くなる，レーザ発振時に電流−光変換効率が下がるとい
った問題点が生ずる。
るため、活性層３に効率よく電子と正孔を注入する必要
があるが、一般的に、活性層３の両脇を流れる、いわゆ
る漏れ電流が存在するため、先に述べた閾値電流が大き
くなる，レーザ発振時に電流−光変換効率が下がるとい
った問題点が生ずる。
【０００６】図６に示した半導体レーザは、この問題を
解決するためにふたつのことを行っている。ひとつは、
ｐ型電流ブロック層６とｎ型電流ブロック層７を設ける
ことにより、活性層３から比較的離れた領域での漏れ電
流を減らしている。しかし、この場合、活性層３とｎ型
電流ブロック層７の隙間を流れる漏れ電流が無視できな
いので、ふたつ目の方法として、ｎ型不純物拡散領域５
を設けることによって、実質的に活性層３とｎ型電流ブ
ロック層７の隙間を零にして漏れ電流を減らそうとした
ものである。
解決するためにふたつのことを行っている。ひとつは、
ｐ型電流ブロック層６とｎ型電流ブロック層７を設ける
ことにより、活性層３から比較的離れた領域での漏れ電
流を減らしている。しかし、この場合、活性層３とｎ型
電流ブロック層７の隙間を流れる漏れ電流が無視できな
いので、ふたつ目の方法として、ｎ型不純物拡散領域５
を設けることによって、実質的に活性層３とｎ型電流ブ
ロック層７の隙間を零にして漏れ電流を減らそうとした
ものである。
【０００７】
【発明が解決しようとする課題】従来の半導体レーザは
以上の様に構成されている。しかしながら、このような
構成の場合、漏れ電流として、ｐ型クラッド層８→ｎ型
電流ブロック層７→ｎ型不純物拡散領域５→活性層３→
ｎ型バッファ層２→ｎ型半導体１の経路で流れる漏れ電
流が問題となる。この電流は活性層３を電子が通過する
形で流れるため発光に寄与せず、しかも、ｐ型と比較し
て抵抗率の小さなｎ型領域を流れる経路が長いので大き
な漏れ電流となり、かえって半導体レーザの特性を悪化
させてしまうという問題があった。
以上の様に構成されている。しかしながら、このような
構成の場合、漏れ電流として、ｐ型クラッド層８→ｎ型
電流ブロック層７→ｎ型不純物拡散領域５→活性層３→
ｎ型バッファ層２→ｎ型半導体１の経路で流れる漏れ電
流が問題となる。この電流は活性層３を電子が通過する
形で流れるため発光に寄与せず、しかも、ｐ型と比較し
て抵抗率の小さなｎ型領域を流れる経路が長いので大き
な漏れ電流となり、かえって半導体レーザの特性を悪化
させてしまうという問題があった。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、漏れ電流を少なくすることによ
り、低閾値電流，高変換効率の半導体レーザを得ること
を目的としており、さらにこの装置に適した半導体レー
ザの製造方法を提供することを目的とする。
ためになされたもので、漏れ電流を少なくすることによ
り、低閾値電流，高変換効率の半導体レーザを得ること
を目的としており、さらにこの装置に適した半導体レー
ザの製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】この発明に係る半導体レ
ーザ及びその製造方法は、ｐ型クラッド層の上層部に高
濃度のｐ型不純物をドーピングし、該層のｎ型不純物拡
散領域はｎ型に反転しないようにしたものである。
ーザ及びその製造方法は、ｐ型クラッド層の上層部に高
濃度のｐ型不純物をドーピングし、該層のｎ型不純物拡
散領域はｎ型に反転しないようにしたものである。
【００１０】
【作用】この発明においては、ｐ型クラッド層の上層部
に高濃度の不純物をドーピングしたことによって、ｎ型
不純物拡散時にｐ型からｎ型に反転しない領域ができる
ためｎ型に反転した領域とｎ型電流ブロック層とが分離
され、漏れ電流が大幅に低減する。
に高濃度の不純物をドーピングしたことによって、ｎ型
不純物拡散時にｐ型からｎ型に反転しない領域ができる
ためｎ型に反転した領域とｎ型電流ブロック層とが分離
され、漏れ電流が大幅に低減する。
【００１１】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による半導体レーザを
示し、図において、１はｎ型半導体基板、２は前記半導
体基板１の上に設けられたｎ型バッファ層、３は前記ｎ
型バッファ層２の上に設けられた活性層、９は前記活性
層３上に設けられた低濃度ｐ型クラッド層、１０は前記
低濃度ｐ型クラッド層９の上に設けられた高濃度ｐ型ク
ラッド層、５は前記１〜３および９，１０で構成される
半導体層をエッチングして、メサを形成した際にできる
エッチング界面にｎ型の不純物を拡散した領域、１１は
前記ｎ型不純物拡散領域５のうち、前記高濃度ｐ型クラ
ッド層１０と重なる非反転領域、６はエッチングした領
域内に形成されたｐ型電流ブロック層、７は同じくエッ
チングした領域内で前記ｐ型電流ブロック６上に形成さ
れたｎ型電流ブロック層、８は基板全体に形成されたｐ
型クラッド層である。
する。図１はこの発明の一実施例による半導体レーザを
示し、図において、１はｎ型半導体基板、２は前記半導
体基板１の上に設けられたｎ型バッファ層、３は前記ｎ
型バッファ層２の上に設けられた活性層、９は前記活性
層３上に設けられた低濃度ｐ型クラッド層、１０は前記
低濃度ｐ型クラッド層９の上に設けられた高濃度ｐ型ク
ラッド層、５は前記１〜３および９，１０で構成される
半導体層をエッチングして、メサを形成した際にできる
エッチング界面にｎ型の不純物を拡散した領域、１１は
前記ｎ型不純物拡散領域５のうち、前記高濃度ｐ型クラ
ッド層１０と重なる非反転領域、６はエッチングした領
域内に形成されたｐ型電流ブロック層、７は同じくエッ
チングした領域内で前記ｐ型電流ブロック６上に形成さ
れたｎ型電流ブロック層、８は基板全体に形成されたｐ
型クラッド層である。
【００１２】上記の実施例を詳述するため、ＩｎＰ系の
半導体レーザについて図２を用いて工程フローを説明す
る。まず、図２(a) の様にｎ型ＩｎＰ基板１上に、例え
ば有機金属気相成長法を用いてｎ型ＩｎＰバッファ層
（Ｓドープ，キャリア濃度 0.5×1018 cm -3）２を厚さ0.
5 μｍ，アンドープＩｎ0.72Ｇａ0.28Ａｓ0.61Ｐ0.39活
性層３を厚さ0.1 μｍ，低濃度ｐ型ＩｎＰクラッド層
（Ｚｎドープ，キャリア濃度 5×1017 cm -3）９を厚さ0.
3 μｍ，高濃度ｐ型ＩｎＰクラッド層（Ｚｎドープ，キ
ャリア濃度 3×1018 cm -3）１０を厚さ0.3 μｍ，順次形
成する。
半導体レーザについて図２を用いて工程フローを説明す
る。まず、図２(a) の様にｎ型ＩｎＰ基板１上に、例え
ば有機金属気相成長法を用いてｎ型ＩｎＰバッファ層
（Ｓドープ，キャリア濃度 0.5×1018 cm -3）２を厚さ0.
5 μｍ，アンドープＩｎ0.72Ｇａ0.28Ａｓ0.61Ｐ0.39活
性層３を厚さ0.1 μｍ，低濃度ｐ型ＩｎＰクラッド層
（Ｚｎドープ，キャリア濃度 5×1017 cm -3）９を厚さ0.
3 μｍ，高濃度ｐ型ＩｎＰクラッド層（Ｚｎドープ，キ
ャリア濃度 3×1018 cm -3）１０を厚さ0.3 μｍ，順次形
成する。
【００１３】次に、ＳｉＯ2 などの誘電体膜１２を基板
表面に形成し、写真製版技術を用いてストライプ状に加
工したのち、Ｂr −メタノール等のエッチング液を用い
て基板を深さ３μｍエッチングし、図２(b) のようにメ
サ状に基板を加工する。次にイオウ（Ｓ）を用いてエッ
チング界面に不純物拡散領域（キャリア濃度 2×1018 cm
-3）５を形成する。ここで、拡散領域５のうち、低濃度
ｐ型ＩｎＰクラッド層９内では、ｐ型不純物濃度よりも
ｎ型不純物濃度の方が高いため、導電型がｐ型に反転す
るが、高濃度ｐ型ＩｎＰクラッド層１０内では、ｐ型不
純物濃度の方がｎ型不純物濃度よりも高いため、導電型
がｐ型のままかわらない非反転領域１１ができる。次に
ストライプ状メサの両サイド上にｐ型電流ブロック層
６，及びｎ型電流ブロック層７を順次結晶成長してメサ
を埋め込む。
表面に形成し、写真製版技術を用いてストライプ状に加
工したのち、Ｂr −メタノール等のエッチング液を用い
て基板を深さ３μｍエッチングし、図２(b) のようにメ
サ状に基板を加工する。次にイオウ（Ｓ）を用いてエッ
チング界面に不純物拡散領域（キャリア濃度 2×1018 cm
-3）５を形成する。ここで、拡散領域５のうち、低濃度
ｐ型ＩｎＰクラッド層９内では、ｐ型不純物濃度よりも
ｎ型不純物濃度の方が高いため、導電型がｐ型に反転す
るが、高濃度ｐ型ＩｎＰクラッド層１０内では、ｐ型不
純物濃度の方がｎ型不純物濃度よりも高いため、導電型
がｐ型のままかわらない非反転領域１１ができる。次に
ストライプ状メサの両サイド上にｐ型電流ブロック層
６，及びｎ型電流ブロック層７を順次結晶成長してメサ
を埋め込む。
【００１４】この後、基板全体にｐ型ＩｎＰクラッド層
（キャリア濃度 1×1018 cm -3）８を形成する。この後、
クラッド層８上及び基板１裏面に電極を形成し、長さ３
００μｍ程度に基板をヘキ開することにより半導体レー
ザができあがる。
（キャリア濃度 1×1018 cm -3）８を形成する。この後、
クラッド層８上及び基板１裏面に電極を形成し、長さ３
００μｍ程度に基板をヘキ開することにより半導体レー
ザができあがる。
【００１５】次に、本発明による半導体レーザの動作に
ついて説明する。基本的なレーザ発振に関しては従来例
とほぼ同一であるが、漏れ電流の流れ方が異なる。先に
述べた様に従来例では、ｎ型電流ブロック層と、不純物
拡散によりｎ型に反転した領域がつながっていたため、
両者を通って流れる漏れ電流が非常に大きいという問題
があったが、本発明の場合、両者が離れているので、こ
の漏れ電流がない。かわりにｐ型クラッド層８→高濃度
ｐ型クラッド層１０→ｐ型電流ブロック層６→ｎ型半導
体基板１の経路で漏れ電流が流れるが、従来例の場合と
比較して、(1)ｎ型半導体よりも抵抗率の大きなｐ型半
導体を流れる経路が長いこと。(2) 漏れ電流が流れる経
路で最も幅の狭い所は、非反転領域１１の厚さできま
り、十分狭くできること、から漏れ電流を十分小さく抑
えることができる。
ついて説明する。基本的なレーザ発振に関しては従来例
とほぼ同一であるが、漏れ電流の流れ方が異なる。先に
述べた様に従来例では、ｎ型電流ブロック層と、不純物
拡散によりｎ型に反転した領域がつながっていたため、
両者を通って流れる漏れ電流が非常に大きいという問題
があったが、本発明の場合、両者が離れているので、こ
の漏れ電流がない。かわりにｐ型クラッド層８→高濃度
ｐ型クラッド層１０→ｐ型電流ブロック層６→ｎ型半導
体基板１の経路で漏れ電流が流れるが、従来例の場合と
比較して、(1)ｎ型半導体よりも抵抗率の大きなｐ型半
導体を流れる経路が長いこと。(2) 漏れ電流が流れる経
路で最も幅の狭い所は、非反転領域１１の厚さできま
り、十分狭くできること、から漏れ電流を十分小さく抑
えることができる。
【００１６】図３に漏れ電流の経路がよくわかるよう
に、本発明について導電型の違いとリーク電流のみを明
示した、図において２１はｎ型領域、２２はＰ型領域、
矢印は漏れ電流を示している。
に、本発明について導電型の違いとリーク電流のみを明
示した、図において２１はｎ型領域、２２はＰ型領域、
矢印は漏れ電流を示している。
【００１７】なお、上記実施例では、ｎ型半導体基板を
用いたものを示したが、ｐ型半導体基板を用いてもよ
い。以下、ｐ型半導体基板を用いた本発明の他の実施例
を図について説明する。図４において、３１はｐ型半導
体基板、３２は前記半導体基板３１上に設けられた高濃
度ｐ型バッファ層、３３は前記高濃度ｐ型バッファ層３
２上に設けられた活性層、３４は前記活性層３３上に設
けられたｎ型クラッド層、３５は前記３１〜３４で構成
される半導体層をエッチングしてメサを形成した際にで
きるエッチング界面にｎ型の不純物を拡散した領域、３
６は前記ｎ型不純物拡散領域３５のうち、前記高濃度ｐ
型バッファ層３２と重なる非反転領域、３７はエッチン
グした領域内に形成されたｐ型電流ブロック層Ａ、３８
は前記ｐ型電流ブロック層Ａ３７上に形成されたｎ型電
流ブロック層、３９は前記ｎ型電流ブロック層３８上に
形成されたｐ型電流ブロック層Ｂ、４０は基板全体に形
成されたｎ型クラッド層である。この場合の漏れ電流の
経路がよくわかるように、図５に導電型の違いとリーク
電流のみを明示した。図において２１はｎ型領域、２２
はｐ型領域、矢印は漏れ電流を示している。漏れ電流は
活性層３３とｎ型電流ブロック層３８の間および、活性
層３３とｎ型不純物拡散領域３５のうちｐ型からｎ型に
反転した領域の間で狭窄されるため、著しく低減するこ
とができる。
用いたものを示したが、ｐ型半導体基板を用いてもよ
い。以下、ｐ型半導体基板を用いた本発明の他の実施例
を図について説明する。図４において、３１はｐ型半導
体基板、３２は前記半導体基板３１上に設けられた高濃
度ｐ型バッファ層、３３は前記高濃度ｐ型バッファ層３
２上に設けられた活性層、３４は前記活性層３３上に設
けられたｎ型クラッド層、３５は前記３１〜３４で構成
される半導体層をエッチングしてメサを形成した際にで
きるエッチング界面にｎ型の不純物を拡散した領域、３
６は前記ｎ型不純物拡散領域３５のうち、前記高濃度ｐ
型バッファ層３２と重なる非反転領域、３７はエッチン
グした領域内に形成されたｐ型電流ブロック層Ａ、３８
は前記ｐ型電流ブロック層Ａ３７上に形成されたｎ型電
流ブロック層、３９は前記ｎ型電流ブロック層３８上に
形成されたｐ型電流ブロック層Ｂ、４０は基板全体に形
成されたｎ型クラッド層である。この場合の漏れ電流の
経路がよくわかるように、図５に導電型の違いとリーク
電流のみを明示した。図において２１はｎ型領域、２２
はｐ型領域、矢印は漏れ電流を示している。漏れ電流は
活性層３３とｎ型電流ブロック層３８の間および、活性
層３３とｎ型不純物拡散領域３５のうちｐ型からｎ型に
反転した領域の間で狭窄されるため、著しく低減するこ
とができる。
【００１８】なお、上記第１の実施例ではＩｎＰ系の半
導体レーザの場合を示したが、上記第２の実施例を含め
て他の、例えばＧａＡｓ系の半導体レーザであってもよ
い。また、拡散用の不純物としてイオウ（Ｓ）を用いた
がケイ素（Ｓｉ）などの他の不純物を用いてもよい。
導体レーザの場合を示したが、上記第２の実施例を含め
て他の、例えばＧａＡｓ系の半導体レーザであってもよ
い。また、拡散用の不純物としてイオウ（Ｓ）を用いた
がケイ素（Ｓｉ）などの他の不純物を用いてもよい。
【００１９】
【発明の効果】以上のように、この発明にかかる半導体
装置およびその製造方法によれば、活性層近傍に高濃度
ドーピング領域を設け、メサエッチング後の不純物拡散
によっても導電型が反転しない領域を設けたので、漏れ
電流が流れにくくなり、低閾値電流動作、高効率動作の
可能な半導体レーザが得られる効果がある。
装置およびその製造方法によれば、活性層近傍に高濃度
ドーピング領域を設け、メサエッチング後の不純物拡散
によっても導電型が反転しない領域を設けたので、漏れ
電流が流れにくくなり、低閾値電流動作、高効率動作の
可能な半導体レーザが得られる効果がある。
【図１】この発明の一実施例による半導体レーザを示す
断面図である。
断面図である。
【図２】この発明の一実施例による製造方法の製造工程
フローを示す断面図である。
フローを示す断面図である。
【図３】上記実施例の半導体レーザにおける導電型と漏
れ電流を示す断面図である。
れ電流を示す断面図である。
【図４】この発明の他の実施例による半導体レーザを示
す断面図である。
す断面図である。
【図５】上記他の実施例の半導体レーザにおける導電型
と漏れ電流を示す断面図である。
と漏れ電流を示す断面図である。
【図６】従来の半導体レーザを示す断面図である。
１ ｎ型半導体基板 ２ ｎ型半導体層 ３ 活性層 ４ ｐ型クラッド層 ５ ｎ型不純物拡散領域 ６ ｐ型電流ブロック層 ７ ｎ型電流ブロック層 ８ ｐ型クラッド層 ９ 低濃度ｐ型クラッド層 １０ 高濃度ｐ型クラッド層 １１ 非反転領域 ３１ ｐ型半導体基板 ３２ 高濃度ｐ型バッファ層 ３３ 活性層 ３４ ｎ型クラッド層 ３５ ｎ型不純物拡散領域 ３６ 非反転領域 ３７ ｐ型電流ブロック層Ａ ３８ ｎ型電流ブロック層 ３９ ｐ型電流ブロック層Ｂ ４０ ｎ型クラッド層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年６月１７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】
【発明が解決しようとする課題】従来の半導体レーザは
以上の様に構成されている。しかしながら、このような
構成の場合、漏れ電流として、ｐ型クラッド層８→ｎ型
電流ブロック層７→ｎ型不純物拡散領域５→活性層３→
ｎ型バッファ層２→ｎ型半導体１の経路で流れる漏れ電
流が問題となる。この電流は活性層３を電子が通過する
形で流れるため発光に寄与せず、しかも、ｐ型と比較し
て抵抗率の小さなｎ型領域を流れるので大きな漏れ電流
となり、かえって半導体レーザの特性を悪化させてしま
うという問題があった。
以上の様に構成されている。しかしながら、このような
構成の場合、漏れ電流として、ｐ型クラッド層８→ｎ型
電流ブロック層７→ｎ型不純物拡散領域５→活性層３→
ｎ型バッファ層２→ｎ型半導体１の経路で流れる漏れ電
流が問題となる。この電流は活性層３を電子が通過する
形で流れるため発光に寄与せず、しかも、ｐ型と比較し
て抵抗率の小さなｎ型領域を流れるので大きな漏れ電流
となり、かえって半導体レーザの特性を悪化させてしま
うという問題があった。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】上記の実施例を詳述するため、ＩｎＰ系の
半導体レーザについて図２を用いて工程フローを説明す
る。まず、図２(a) の様にｎ型ＩｎＰ基板１上に、例え
ば有機金属気相成長法を用いてｎ型ＩｎＰバッファ層
（Ｓドープ，キャリア濃度 5×10 17 cm -3）２を厚さ0.5
μｍ，アンドープＩｎ0.72Ｇａ0.28Ａｓ0.61Ｐ0.39活性
層３を厚さ0.1 μｍ，低濃度ｐ型ＩｎＰクラッド層（Ｚ
ｎドープ，キャリア濃度 5×1017 cm -3）９を厚さ0.3 μ
ｍ，高濃度ｐ型ＩｎＰクラッド層（Ｚｎドープ，キャリ
ア濃度 3×1018 cm -3）１０を厚さ0.3 μｍ，順次形成す
る。
半導体レーザについて図２を用いて工程フローを説明す
る。まず、図２(a) の様にｎ型ＩｎＰ基板１上に、例え
ば有機金属気相成長法を用いてｎ型ＩｎＰバッファ層
（Ｓドープ，キャリア濃度 5×10 17 cm -3）２を厚さ0.5
μｍ，アンドープＩｎ0.72Ｇａ0.28Ａｓ0.61Ｐ0.39活性
層３を厚さ0.1 μｍ，低濃度ｐ型ＩｎＰクラッド層（Ｚ
ｎドープ，キャリア濃度 5×1017 cm -3）９を厚さ0.3 μ
ｍ，高濃度ｐ型ＩｎＰクラッド層（Ｚｎドープ，キャリ
ア濃度 3×1018 cm -3）１０を厚さ0.3 μｍ，順次形成す
る。
Claims (4)
- 【請求項１】 ｎ型半導体基板上に、ｎ型バッファ層，
活性層、第１のｐ型クラッド層を順次積層した構造をメ
サ状にエッチングし、エッチング界面にｎ型不純物を拡
散した後、エッチング部にｐ型電流ブロック層，ｎ型電
流ブロック層を順次積層し、さらに基板全体に第２のｐ
型クラッド層を形成してなるレーザ構造を有する半導体
レーザにおいて、 上記ｐ型クラッド層はその層厚方向の一部に高濃度のｐ
型不純物を含む層を有し、該層の上記ｎ型不純物拡散領
域はｎ型に反転していないことを特徴とする半導体レー
ザ。 - 【請求項２】 ｐ型半導体基板上に、ｐ型バッファ層，
活性層，第１のｎ型クラッド層を順次積層した構造をメ
サ状にエッチングし、エッチング界面にｎ型不純物を拡
散した後、エッチング部にｐ型埋込み層，ｎ型電流ブロ
ック層，ｐ型電流ブロック層を順次積層し、さらに基板
全体に第２のｎ型クラッド層を形成してなるレーザ構造
を有する半導体レーザにおいて、 上記ｐ型バッファ層はその層厚方向の一部に高濃度のｐ
型不純物を含む層を有し、該層の上記ｎ型不純物拡散領
域はｎ型に反転していないことを特徴とする半導体レー
ザ。 - 【請求項３】 ｎ型半導体基板上に、ｎ型バッファ層，
活性層、第１のｐ型クラッド層を順次積層した構造をメ
サ状にエッチングする工程と、 エッチング界面にｎ型不純物を拡散する工程と、 エッチング部にｐ型電流ブロック層，ｎ型電流ブロック
層を順次積層する工程と、 基板全体に第２のｐ型クラッド層を形成する工程とを含
み、 上記ｐ型クラッド層はその層厚方向の一部に高濃度のｐ
型不純物を含む層を有し、該層の上記ｎ型不純物拡散領
域はｎ型に反転していないことを特徴とする半導体レー
ザの製造方法。 - 【請求項４】 ｐ型半導体基板上に、ｐ型バッファ層，
活性層，第１のｎ型クラッド層を順次積層した構造をメ
サ状にエッチングする工程と、 エッチング界面にｎ型不純物を拡散する工程と、 エッチング部にｐ型埋込み層，ｎ型電流ブロック層，ｐ
型電流ブロック層を順次積層する工程と、 基板全体に第２のｎ型クラッド層を形成する工程とを含
み、 上記ｐ型バッファ層はその層厚方向の一部に高濃度のｐ
型不純物を含む層を有し、該層の上記ｎ型不純物拡散領
域はｎ型に反転していないことを特徴とする半導体レー
ザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36011391A JPH05183233A (ja) | 1991-12-27 | 1991-12-27 | 半導体レーザおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36011391A JPH05183233A (ja) | 1991-12-27 | 1991-12-27 | 半導体レーザおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05183233A true JPH05183233A (ja) | 1993-07-23 |
Family
ID=18467962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36011391A Pending JPH05183233A (ja) | 1991-12-27 | 1991-12-27 | 半導体レーザおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05183233A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008146651A1 (ja) * | 2007-05-28 | 2008-12-04 | Sony Corporation | 半導体発光素子 |
| US20100019255A1 (en) * | 2007-05-28 | 2010-01-28 | Sony Corporation | Semiconductor light-emitting device |
-
1991
- 1991-12-27 JP JP36011391A patent/JPH05183233A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008146651A1 (ja) * | 2007-05-28 | 2008-12-04 | Sony Corporation | 半導体発光素子 |
| US20100019255A1 (en) * | 2007-05-28 | 2010-01-28 | Sony Corporation | Semiconductor light-emitting device |
| US8320421B2 (en) | 2007-05-28 | 2012-11-27 | Sony Corporation | Semiconductor light-emitting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4932033A (en) | Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same | |
| US20020105988A1 (en) | GaN series surface-emitting laser diode having spacer for effective diffusion of holes between p-type electrode and active layer, and method for manufacturing the same | |
| JP5463760B2 (ja) | 光導波路集積型半導体光素子およびその製造方法 | |
| JPH06112594A (ja) | 面発光型半導体発光装置およびその製造方法 | |
| JP2005286192A (ja) | 光集積素子 | |
| US4602371A (en) | High output semiconductor laser device utilizing a mesa-stripe optical confinement region | |
| US5173913A (en) | Semiconductor laser | |
| JPH11284280A (ja) | 半導体レーザ装置及びその製造方法ならびにｉｉｉ−ｖ族化合物半導体素子の製造方法 | |
| JPH0786678A (ja) | 半導体レーザ装置 | |
| JPH05183233A (ja) | 半導体レーザおよびその製造方法 | |
| EP0713275B1 (en) | Method for fabricating a semiconductor laser diode | |
| JPH07111361A (ja) | 埋込型半導体レーザ素子及びその製造方法 | |
| JPS58207690A (ja) | 埋め込み形半導体レ−ザ | |
| CN110431720B (zh) | 光半导体元件 | |
| US7298769B2 (en) | Semiconductor laser | |
| JPH09148669A (ja) | 埋め込み構造半導体レーザ | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH03104292A (ja) | 半導体レーザ | |
| JPH08316572A (ja) | レーザ装置 | |
| JPH01152789A (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| CN1717850A (zh) | 制造表面发射半导体激光器中的掩埋式隧道结的方法 | |
| JPH04275479A (ja) | 半導体レーザ及びその製造方法 | |
| KR0178488B1 (ko) | 표면 방출 반도체 레이저의 제조방법 | |
| JP2007013100A (ja) | 半導体レーザ |