JPH05190586A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05190586A JPH05190586A JP4004286A JP428692A JPH05190586A JP H05190586 A JPH05190586 A JP H05190586A JP 4004286 A JP4004286 A JP 4004286A JP 428692 A JP428692 A JP 428692A JP H05190586 A JPH05190586 A JP H05190586A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor chip
- wire bonding
- wire
- mounting portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ワイヤーボンディングの歩留りを高くする。
電気特性を向上させる。 【構成】 基板１の表面にチップ搭載部２を設ける。チ
ップ搭載部２の周囲に多数のワイヤーボンディングパッ
ド３を設ける。チップ搭載部２とワイヤーボンディング
パッド３の間において基板１の表面にチップ搭載部２を
囲む回路４を設ける。回路４の一部を露出させて回路４
の表面に絶縁被膜５を被覆する。チップ搭載部２の上に
半導体チップ６を搭載する。半導体チップ６の電極７と
ワイヤーボンディングパッド３とを絶縁被覆５の上を通
過するワイヤー８で接続する。半導体チップ６の電極７
と回路４の露出部４ａとをワイヤー８で接続する。半導
体チップ６と回路４の露出部４ａとをワイヤー８で接続
する分、半導体チップ６とワイヤーボンディングパッド
３との間にボンディングされるワイヤー８の本数を少な
くすることができる。
電気特性を向上させる。 【構成】 基板１の表面にチップ搭載部２を設ける。チ
ップ搭載部２の周囲に多数のワイヤーボンディングパッ
ド３を設ける。チップ搭載部２とワイヤーボンディング
パッド３の間において基板１の表面にチップ搭載部２を
囲む回路４を設ける。回路４の一部を露出させて回路４
の表面に絶縁被膜５を被覆する。チップ搭載部２の上に
半導体チップ６を搭載する。半導体チップ６の電極７と
ワイヤーボンディングパッド３とを絶縁被覆５の上を通
過するワイヤー８で接続する。半導体チップ６の電極７
と回路４の露出部４ａとをワイヤー８で接続する。半導
体チップ６と回路４の露出部４ａとをワイヤー８で接続
する分、半導体チップ６とワイヤーボンディングパッド
３との間にボンディングされるワイヤー８の本数を少な
くすることができる。
Description
【０００１】
【産業上の利用分野】本発明は、ＰＧＡやＬＣＣ、ＱＦ
ＰなどＩＣ等の半導体装置に関するものである。
ＰなどＩＣ等の半導体装置に関するものである。
【０００２】
【従来の技術】プリント配線板などで形成される基板１
にＩＣチップ等の半導体チップ６を実装して半導体装置
を作成するにあたって、図４に示すような基板１が使用
されている。この基板１の表面には半導体チップ搭載部
２が金属箔や金属メッキなどで設けてあり、半導体チッ
プ搭載部２の周囲において多数のワイヤーボンディング
パッド３，３…が金属箔や金属メッキなどで設けてあ
る。各ワイヤーボンディングパッド３は基板１に設けら
れる回路に接続されている。そして図３に示すように半
導体チップ搭載部２の上に半導体チップ６を搭載し、半
導体チップ６に設けた多数の各電極７と各ワイヤーボン
ディングパッド３との間に金線等のワイヤー８をボンデ
ィングすることによって、半導体チップ６をワイヤーボ
ンディングパッド３を介して基板１の回路に接続するこ
とができるものであり、このようにして基板１に半導体
チップ６を実装して半導体装置を作成することができる
ものである。
にＩＣチップ等の半導体チップ６を実装して半導体装置
を作成するにあたって、図４に示すような基板１が使用
されている。この基板１の表面には半導体チップ搭載部
２が金属箔や金属メッキなどで設けてあり、半導体チッ
プ搭載部２の周囲において多数のワイヤーボンディング
パッド３，３…が金属箔や金属メッキなどで設けてあ
る。各ワイヤーボンディングパッド３は基板１に設けら
れる回路に接続されている。そして図３に示すように半
導体チップ搭載部２の上に半導体チップ６を搭載し、半
導体チップ６に設けた多数の各電極７と各ワイヤーボン
ディングパッド３との間に金線等のワイヤー８をボンデ
ィングすることによって、半導体チップ６をワイヤーボ
ンディングパッド３を介して基板１の回路に接続するこ
とができるものであり、このようにして基板１に半導体
チップ６を実装して半導体装置を作成することができる
ものである。
【０００３】
【発明が解決しようとする課題】しかし、図３にみられ
るように、半導体チップ６の電極７とワイヤーボンディ
ングパッド３との間にボンディングされるワイヤー８の
本数が多いために、ワイヤーボンディングパッド３への
ワイヤー８のボンディング密度が高くなって、ワイヤー
ボンディングの歩留りが悪いという問題があった。
るように、半導体チップ６の電極７とワイヤーボンディ
ングパッド３との間にボンディングされるワイヤー８の
本数が多いために、ワイヤーボンディングパッド３への
ワイヤー８のボンディング密度が高くなって、ワイヤー
ボンディングの歩留りが悪いという問題があった。
【０００４】本発明は上記の点に鑑みてなされたもので
あり、ワイヤーボンディングの歩留りを高くすることが
でき、加えて電気特性を向上させることもできる半導体
装置を提供することを目的とするものである。
あり、ワイヤーボンディングの歩留りを高くすることが
でき、加えて電気特性を向上させることもできる半導体
装置を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】本発明に係る半導体装置
は、基板１の表面にチップ搭載部２を設けると共にチッ
プ搭載部２の周囲に多数のワイヤーボンディングパッド
３を設け、このチップ搭載部２とワイヤーボンディング
パッド３の間において基板１の表面にチップ搭載部２を
囲む回路４を設け、回路４の一部を露出させて回路４の
表面に絶縁被膜５を被覆し、チップ搭載部２の上に半導
体チップ６を搭載し、半導体チップ６の電極７とワイヤ
ーボンディングパッド３とを絶縁被覆５の上を通過する
ワイヤー８で接続すると共に半導体チップ６の電極７と
回路４の露出部４ａとをワイヤー８で接続して成ること
を特徴とするものである。
は、基板１の表面にチップ搭載部２を設けると共にチッ
プ搭載部２の周囲に多数のワイヤーボンディングパッド
３を設け、このチップ搭載部２とワイヤーボンディング
パッド３の間において基板１の表面にチップ搭載部２を
囲む回路４を設け、回路４の一部を露出させて回路４の
表面に絶縁被膜５を被覆し、チップ搭載部２の上に半導
体チップ６を搭載し、半導体チップ６の電極７とワイヤ
ーボンディングパッド３とを絶縁被覆５の上を通過する
ワイヤー８で接続すると共に半導体チップ６の電極７と
回路４の露出部４ａとをワイヤー８で接続して成ること
を特徴とするものである。
【０００６】
【作用】チップ搭載部２とワイヤーボンディングパッド
３の間において基板１の表面にチップ搭載部２を囲む回
路４を設け、半導体チップ６の電極７と回路４の露出部
４ａとをワイヤー８で接続しているために、半導体チッ
プ６の電極７とワイヤーボンディングパッド３との間に
ボンディングされるワイヤー８の本数がその分少なくな
る。半導体チップ６の電極７とワイヤーボンディングパ
ッド３とは回路４に被覆した絶縁被覆５の上を通過する
ワイヤー８で接続するようにしているために、このワイ
ヤー８が回路４に接触して短絡等が発生することを防止
できる。半導体チップ６の電極７と回路４は近接してい
るために、この両者を接続するワイヤー８は短くなって
抵抗値等の電気特性が向上する。
３の間において基板１の表面にチップ搭載部２を囲む回
路４を設け、半導体チップ６の電極７と回路４の露出部
４ａとをワイヤー８で接続しているために、半導体チッ
プ６の電極７とワイヤーボンディングパッド３との間に
ボンディングされるワイヤー８の本数がその分少なくな
る。半導体チップ６の電極７とワイヤーボンディングパ
ッド３とは回路４に被覆した絶縁被覆５の上を通過する
ワイヤー８で接続するようにしているために、このワイ
ヤー８が回路４に接触して短絡等が発生することを防止
できる。半導体チップ６の電極７と回路４は近接してい
るために、この両者を接続するワイヤー８は短くなって
抵抗値等の電気特性が向上する。
【０００７】
【実施例】以下本発明を実施例によって詳述する。プリ
ント配線板などで形成される基板１の表面には正方形状
の半導体チップ搭載部２が金属箔や金属メッキなどで設
けてあり、半導体チップ搭載部２の周囲において多数の
ワイヤーボンディングパッド３，３…が金属箔や金属メ
ッキなどで設けてある。そして図２に示すように、半導
体チップ搭載部２とワイヤーボンディングパッド３，３
…との間のスペースにおいて、基板１の表面に半導体チ
ップ回路４が金属箔や金属メッキなどで設けてある。
ント配線板などで形成される基板１の表面には正方形状
の半導体チップ搭載部２が金属箔や金属メッキなどで設
けてあり、半導体チップ搭載部２の周囲において多数の
ワイヤーボンディングパッド３，３…が金属箔や金属メ
ッキなどで設けてある。そして図２に示すように、半導
体チップ搭載部２とワイヤーボンディングパッド３，３
…との間のスペースにおいて、基板１の表面に半導体チ
ップ回路４が金属箔や金属メッキなどで設けてある。
【０００８】この回路４は搭載部２を囲むようにロ字形
に形成されるものであり、基板１に設けた給電回路やア
ース回路などに接続してある。そして回路４の表面には
ソルダーレジストなどで形成される絶縁被膜５が被覆し
てある。この絶縁被膜５は回路４の数カ所を除いて被覆
するようにしてあり、絶縁被膜５が被覆されていない部
分において回路４に露出部４ａが形成されるようにして
ある。
に形成されるものであり、基板１に設けた給電回路やア
ース回路などに接続してある。そして回路４の表面には
ソルダーレジストなどで形成される絶縁被膜５が被覆し
てある。この絶縁被膜５は回路４の数カ所を除いて被覆
するようにしてあり、絶縁被膜５が被覆されていない部
分において回路４に露出部４ａが形成されるようにして
ある。
【０００９】このように形成される基板１の半導体チッ
プ搭載部２の上に接着等することによってＩＣチップな
ど半導体チップ６を搭載し、図１に示すように、半導体
チップ６に設けた各電極７とワイヤーボンディングパッ
ド３との間に金線等のワイヤー８をボンディングすると
共に一部の電極７と回路４の露出部４ａとの間にワイヤ
ー８をボンディングすることによって、基板１に半導体
チップ６を実装して半導体装置を作成することができ
る。
プ搭載部２の上に接着等することによってＩＣチップな
ど半導体チップ６を搭載し、図１に示すように、半導体
チップ６に設けた各電極７とワイヤーボンディングパッ
ド３との間に金線等のワイヤー８をボンディングすると
共に一部の電極７と回路４の露出部４ａとの間にワイヤ
ー８をボンディングすることによって、基板１に半導体
チップ６を実装して半導体装置を作成することができ
る。
【００１０】ここで、半導体チップ６の電極７とワイヤ
ーボンディングパッド３との間にボンディングするワイ
ヤー８が絶縁被覆５の上を通過するように絶縁被覆５を
形成してあり、従ってこのワイヤー８が回路４に接触す
るようなことを絶縁被覆５で防ぐことができ、このワイ
ヤー８と回路４との間の電気的絶縁を確保して短絡等が
発生することを防止できるものである。そして上記のよ
うに半導体チップ６の一部の電極７と回路４とをワイヤ
ー８で接続する結果、半導体チップ６の電極７とワイヤ
ーボンディングパッド３との間にボンディングされるワ
イヤー８の本数がその分少なくなる。従ってワイヤーボ
ンディングパッド３へのワイヤー８のボンディング密度
を低くすることができることになり、ワイヤーボンディ
ングの歩留りを高めることができるものである。また、
回路４は半導体チップ６とワイヤーボンディングパッド
３との間に位置するために、半導体チップ６と回路４と
の間にボンディングするワイヤー８の長さは半導体チッ
プ６とワイヤーボンディングパッド３との間にボンディ
ングするワイヤー８よりも短くなる。このために半導体
チップ６と回路４との間にボンディングするワイヤー８
の抵抗値が小さくなるなど電気特性を向上させることが
できるものである。
ーボンディングパッド３との間にボンディングするワイ
ヤー８が絶縁被覆５の上を通過するように絶縁被覆５を
形成してあり、従ってこのワイヤー８が回路４に接触す
るようなことを絶縁被覆５で防ぐことができ、このワイ
ヤー８と回路４との間の電気的絶縁を確保して短絡等が
発生することを防止できるものである。そして上記のよ
うに半導体チップ６の一部の電極７と回路４とをワイヤ
ー８で接続する結果、半導体チップ６の電極７とワイヤ
ーボンディングパッド３との間にボンディングされるワ
イヤー８の本数がその分少なくなる。従ってワイヤーボ
ンディングパッド３へのワイヤー８のボンディング密度
を低くすることができることになり、ワイヤーボンディ
ングの歩留りを高めることができるものである。また、
回路４は半導体チップ６とワイヤーボンディングパッド
３との間に位置するために、半導体チップ６と回路４と
の間にボンディングするワイヤー８の長さは半導体チッ
プ６とワイヤーボンディングパッド３との間にボンディ
ングするワイヤー８よりも短くなる。このために半導体
チップ６と回路４との間にボンディングするワイヤー８
の抵抗値が小さくなるなど電気特性を向上させることが
できるものである。
【００１１】
【発明の効果】上記のように本発明は、基板の表面にチ
ップ搭載部を設けると共にチップ搭載部の周囲に多数の
ワイヤーボンディングパッドを設け、このチップ搭載部
とワイヤーボンディングパッドの間において基板の表面
にチップ搭載部を囲む回路を設け、半導体チップの電極
と回路の露出部とをワイヤーで接続するようにしたの
で、半導体チップの電極とワイヤーボンディングパッド
との間にボンディングされるワイヤーの本数をその分少
なくすることができるものであり、ワイヤーボンディン
グパッドへのワイヤーのボンディング密度を低くしてワ
イヤーボンディングの歩留りを高めることができるもの
である。また、回路の一部を露出させて回路の表面に絶
縁被膜を被覆し、半導体チップの電極とワイヤーボンデ
ィングパッドとを絶縁被覆の上を通過するワイヤーで接
続するようにしたので、このワイヤーが回路に接触する
ことを絶縁被覆で防ぐことができ、このワイヤーと回路
との間の電気的絶縁を確保して短絡等が発生することを
防止できるものである。さらに、回路は半導体チップと
ワイヤーボンディングパッドとの間に位置するので、半
導体チップと回路との間にボンディングするワイヤーの
長さが短くなり、半導体チップと回路との間にボンディ
ングするワイヤーの抵抗値が小さくなって電気特性を向
上させることができるものである。
ップ搭載部を設けると共にチップ搭載部の周囲に多数の
ワイヤーボンディングパッドを設け、このチップ搭載部
とワイヤーボンディングパッドの間において基板の表面
にチップ搭載部を囲む回路を設け、半導体チップの電極
と回路の露出部とをワイヤーで接続するようにしたの
で、半導体チップの電極とワイヤーボンディングパッド
との間にボンディングされるワイヤーの本数をその分少
なくすることができるものであり、ワイヤーボンディン
グパッドへのワイヤーのボンディング密度を低くしてワ
イヤーボンディングの歩留りを高めることができるもの
である。また、回路の一部を露出させて回路の表面に絶
縁被膜を被覆し、半導体チップの電極とワイヤーボンデ
ィングパッドとを絶縁被覆の上を通過するワイヤーで接
続するようにしたので、このワイヤーが回路に接触する
ことを絶縁被覆で防ぐことができ、このワイヤーと回路
との間の電気的絶縁を確保して短絡等が発生することを
防止できるものである。さらに、回路は半導体チップと
ワイヤーボンディングパッドとの間に位置するので、半
導体チップと回路との間にボンディングするワイヤーの
長さが短くなり、半導体チップと回路との間にボンディ
ングするワイヤーの抵抗値が小さくなって電気特性を向
上させることができるものである。
【図１】本発明の一実施例の一部の拡大した平面図であ
る。
る。
【図２】同上に用いる基板の一部の拡大した平面図であ
る。
る。
【図３】従来例の一部の拡大した平面図である。
【図４】同上に用いる基板の一部の拡大した平面図であ
る。
る。
１ 基板 ２ チップ搭載部 ３ ワイヤーボンディングパッド ４ 回路 ４ａ 露出部 ５ 絶縁被覆 ６ 半導体チップ ７ 電極 ８ ワイヤー
Claims (1)
- 【請求項１】 基板の表面にチップ搭載部を設けると共
にチップ搭載部の周囲に多数のワイヤーボンディングパ
ッドを設け、このチップ搭載部とワイヤーボンディング
パッドの間において基板の表面にチップ搭載部を囲む回
路を設け、回路の一部を露出させて回路の表面に絶縁被
膜を被覆し、チップ搭載部の上に半導体チップを搭載
し、半導体チップの電極とワイヤーボンディングパッド
とを絶縁被覆の上を通過するワイヤーで接続すると共に
半導体チップの電極と回路の露出部とをワイヤーで接続
して成ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4004286A JPH05190586A (ja) | 1992-01-14 | 1992-01-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4004286A JPH05190586A (ja) | 1992-01-14 | 1992-01-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05190586A true JPH05190586A (ja) | 1993-07-30 |
Family
ID=11580291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4004286A Withdrawn JPH05190586A (ja) | 1992-01-14 | 1992-01-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05190586A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010124001A (ja) * | 2010-03-08 | 2010-06-03 | Rohm Co Ltd | 半導体装置 |
| JP2014056966A (ja) * | 2012-09-13 | 2014-03-27 | Renesas Electronics Corp | 半導体装置の製造方法 |
-
1992
- 1992-01-14 JP JP4004286A patent/JPH05190586A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010124001A (ja) * | 2010-03-08 | 2010-06-03 | Rohm Co Ltd | 半導体装置 |
| JP2014056966A (ja) * | 2012-09-13 | 2014-03-27 | Renesas Electronics Corp | 半導体装置の製造方法 |
| US9589923B2 (en) | 2012-09-13 | 2017-03-07 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2565300B2 (ja) | 半導体装置 | |
| US6084295A (en) | Semiconductor device and circuit board used therein | |
| US5708304A (en) | Semiconductor device | |
| JPH05109802A (ja) | 半導体装置 | |
| JP3031323B2 (ja) | 半導体装置とその製造方法 | |
| US5075252A (en) | Interdigitated trans-die lead method of construction for maximizing population density of chip-on-board construction | |
| JPH11233531A (ja) | 電子部品の実装構造および実装方法 | |
| JPS61251047A (ja) | 半導体デバイスパッケージ及びその製造方法 | |
| JP2803656B2 (ja) | 半導体装置 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP2670505B2 (ja) | 電子部品搭載用基板 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| KR100861509B1 (ko) | 전기적 및 열적으로 향상된 반도체 패키지 | |
| JP3254406B2 (ja) | 電子部品搭載用基板 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JP2775262B2 (ja) | 電子部品搭載用基板及び電子部品搭載装置 | |
| JPH041744Y2 (ja) | ||
| JPH042478Y2 (ja) | ||
| JP2743524B2 (ja) | 混成集積回路装置 | |
| JPH0685102A (ja) | 半導体集積回路装置 | |
| JPS5999752A (ja) | 混成集積回路装置 | |
| JPH05166971A (ja) | 半導体装置 | |
| JP3221072B2 (ja) | 樹脂封止型半導体装置 | |
| JPS5874059A (ja) | 配線基板 | |
| JPH07114251B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |