JPH05190601A - フリップチップ接合方法 - Google Patents
フリップチップ接合方法Info
- Publication number
- JPH05190601A JPH05190601A JP4005430A JP543092A JPH05190601A JP H05190601 A JPH05190601 A JP H05190601A JP 4005430 A JP4005430 A JP 4005430A JP 543092 A JP543092 A JP 543092A JP H05190601 A JPH05190601 A JP H05190601A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- chip
- transfer
- bumps
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3478—Application of solder preforms; Transferring prefabricated solder patterns
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 本発明はチップを基板に実装する場合のフリ
ップチップ接合方法に関し、小形状のバンプによる転写
不良、ボンディング不良を防止することを目的とする。 【構成】 バンプ転写時に、転写基板１１の転写バンプ
１２ａとチップ１３ａ又は実装基板１３ｂの電極メタラ
イズ１４ａ，１４ｂとを当接させ、超音波により当接表
面を仮止めの固着を行う。また、実装時に、チップ１３
ａと実装基板１３ｂの実装バンプ１２ｂ同士を当接さ
せ、超音波により当接表面を仮止めの固着を行う。
ップチップ接合方法に関し、小形状のバンプによる転写
不良、ボンディング不良を防止することを目的とする。 【構成】 バンプ転写時に、転写基板１１の転写バンプ
１２ａとチップ１３ａ又は実装基板１３ｂの電極メタラ
イズ１４ａ，１４ｂとを当接させ、超音波により当接表
面を仮止めの固着を行う。また、実装時に、チップ１３
ａと実装基板１３ｂの実装バンプ１２ｂ同士を当接さ
せ、超音波により当接表面を仮止めの固着を行う。
Description
【０００１】
【産業上の利用分野】本発明は、チップを基板に実装す
る場合のフリップチップ接合方法に関する。
る場合のフリップチップ接合方法に関する。
【０００２】近年、電子機器の発展とともにその心臓部
ともいうべきＬＳＩ素子も高性能化（大容量、高速演
算）の一途をたどっている。しかし、いかに高性能なＬ
ＳＩ素子が開発されたとしてもその実装方法が技術的に
追従していないと、ＬＳＩ素子の高性能を十分に発揮す
ることができない。このようなＬＳＩ素子の性能を最大
限に発揮できる実装方法としては、裸のＬＳＩチップを
直接、回路基板上の電極パッドにはんだ付けするフリッ
プチップ接合方法が有効である。そして、ＬＳＩ素子の
多端子化が進みＬＳＩチップの電極が小型化した場合
に、フリップチップ接合における転写及びボンディング
を確実に行う必要がある。
ともいうべきＬＳＩ素子も高性能化（大容量、高速演
算）の一途をたどっている。しかし、いかに高性能なＬ
ＳＩ素子が開発されたとしてもその実装方法が技術的に
追従していないと、ＬＳＩ素子の高性能を十分に発揮す
ることができない。このようなＬＳＩ素子の性能を最大
限に発揮できる実装方法としては、裸のＬＳＩチップを
直接、回路基板上の電極パッドにはんだ付けするフリッ
プチップ接合方法が有効である。そして、ＬＳＩ素子の
多端子化が進みＬＳＩチップの電極が小型化した場合
に、フリップチップ接合における転写及びボンディング
を確実に行う必要がある。
【０００３】
【従来の技術】チップの実装で行われるフリップチップ
接合方法は、アウターリードフレーム部やパッケージ部
分を取り除くことでより高密度に実装でき、しかもアウ
ターリードフレームによる信号の伝播が無いため、信号
の高速伝播が実現できる。また、素子形成面全体から入
出力端子が取り出せるため、さらなるＬＳＩ素子の多端
子化に対応できる。
接合方法は、アウターリードフレーム部やパッケージ部
分を取り除くことでより高密度に実装でき、しかもアウ
ターリードフレームによる信号の伝播が無いため、信号
の高速伝播が実現できる。また、素子形成面全体から入
出力端子が取り出せるため、さらなるＬＳＩ素子の多端
子化に対応できる。
【０００４】そこで、図３に、従来のフリップチップ接
合の工程図を示す。図３に示すフリップチップ接合方法
は、転写法によってはんだバンプをチップ及び基板に形
成し、それらを互いに突き合わせて接合する方法であ
る。
合の工程図を示す。図３に示すフリップチップ接合方法
は、転写法によってはんだバンプをチップ及び基板に形
成し、それらを互いに突き合わせて接合する方法であ
る。
【０００５】まず、予めはんだと反応しない基板（例え
ばガラス、シリコンウェハ等）１１上にメタルマスクを
通してはんだを蒸着して蒸着バンプ（転写バンプ）１２
ａを形成し、該蒸着バンプ１２ａをチップ（又は基板）
１３ａ上に形成されている電極メタライズ１４ａ上に位
置させる（図３（Ａ））。
ばガラス、シリコンウェハ等）１１上にメタルマスクを
通してはんだを蒸着して蒸着バンプ（転写バンプ）１２
ａを形成し、該蒸着バンプ１２ａをチップ（又は基板）
１３ａ上に形成されている電極メタライズ１４ａ上に位
置させる（図３（Ａ））。
【０００６】続いて、蒸着バンプ１２ａを電極メタライ
ズ１４ａ上に当接させ、加熱により蒸着バンプ１２ａを
溶解させて該電極メタライズ１４ａ上にはんだバンプ
（実装バンプ）１２ｂを転写して形成する（図３
（Ｂ））。このようにして、例えばチップ１３ａ上には
んだバンプ１２ｂを転写したものと、基板１３ｂの電極
メタライズ１４ｂ上にはんだバンプ１２ｂを転写したも
のとを作製する。
ズ１４ａ上に当接させ、加熱により蒸着バンプ１２ａを
溶解させて該電極メタライズ１４ａ上にはんだバンプ
（実装バンプ）１２ｂを転写して形成する（図３
（Ｂ））。このようにして、例えばチップ１３ａ上には
んだバンプ１２ｂを転写したものと、基板１３ｂの電極
メタライズ１４ｂ上にはんだバンプ１２ｂを転写したも
のとを作製する。
【０００７】そして、チップ１３ａ上のはんだバンプ１
２ｂと、基板１３ｂ上のはんだバンプ１２ｂとを位置合
わせして当接させ（図３（Ｃ））、加熱により溶解して
一体化させて接合を行うものである（図３（Ｄ））。
２ｂと、基板１３ｂ上のはんだバンプ１２ｂとを位置合
わせして当接させ（図３（Ｃ））、加熱により溶解して
一体化させて接合を行うものである（図３（Ｄ））。
【０００８】一方、他の従来例として、図示はしない
が、チップ又は基板の一方のみにバンプを超音波ボンデ
ィングし、何れかにバンプが転写されたチップと基板と
を超音波印加と加熱により実装する方法が知られてい
る。
が、チップ又は基板の一方のみにバンプを超音波ボンデ
ィングし、何れかにバンプが転写されたチップと基板と
を超音波印加と加熱により実装する方法が知られてい
る。
【０００９】
【発明が解決しようとする課題】しかし、上述の方法で
は、ＬＳＩ素子の高密度化、多端子化に伴いバンプのサ
イズが小さくなると、転写不良や実装不良を生じ易くな
るという問題がある。これは、バンプ径が小さくなると
相手側の電極メタライズも小さくなって位置合わせした
初期状態では、はんだバンプと電極メタライズとの接触
面積が減少してぬれの開始する状態が小さく、高さのば
らつき等で初期状態において接していないためである。
は、ＬＳＩ素子の高密度化、多端子化に伴いバンプのサ
イズが小さくなると、転写不良や実装不良を生じ易くな
るという問題がある。これは、バンプ径が小さくなると
相手側の電極メタライズも小さくなって位置合わせした
初期状態では、はんだバンプと電極メタライズとの接触
面積が減少してぬれの開始する状態が小さく、高さのば
らつき等で初期状態において接していないためである。
【００１０】そこで、本発明は上記課題に鑑みなされた
もので、小形状のバンプによる転写不良、実装不良を防
止するフリップチップ接合方法を提供することを目的と
する。
もので、小形状のバンプによる転写不良、実装不良を防
止するフリップチップ接合方法を提供することを目的と
する。
【００１１】
【課題を解決するための手段】図１に本発明の原理説明
図を示す。図１（Ａ）は転写時を示しており、図１
（Ｂ）は実装時を示している。
図を示す。図１（Ａ）は転写時を示しており、図１
（Ｂ）は実装時を示している。
【００１２】図１（Ａ）の転写時において、第１の工程
では、転写基板上の所定位置に所定数の転写バンプを形
成し、チップ若しくは実装基板上のそれぞれ対応する電
極上に当接させる。
では、転写基板上の所定位置に所定数の転写バンプを形
成し、チップ若しくは実装基板上のそれぞれ対応する電
極上に当接させる。
【００１３】第２の工程では、該転写基板、又は該チッ
プ若しくは実装基板の何れかに超音波を印加して、該電
極上に該転写バンプの当接部を固着する。そして、第３
の工程では、加熱により該転写バンプを溶融させ、該チ
ップ若しくは実装基板の該電極上に転写して実装パンプ
を形成する。
プ若しくは実装基板の何れかに超音波を印加して、該電
極上に該転写バンプの当接部を固着する。そして、第３
の工程では、加熱により該転写バンプを溶融させ、該チ
ップ若しくは実装基板の該電極上に転写して実装パンプ
を形成する。
【００１４】また、図１（Ｂ）の実装時において、第１
の工程では、チップの電極上に形成された実装バンプ
と、実装基板の対応する電極上に形成された実装バンプ
とを位置決めして当接させる。第２の工程では、該チッ
プ、該実装基板の何れかに超音波を印加して、それぞれ
の該実装バンプ同士の当接部を固着する。そして、第３
の工程では、加熱によりそれぞれの該実装バンプを溶融
させて一体化し、該実装基板に該チップを実装する。
の工程では、チップの電極上に形成された実装バンプ
と、実装基板の対応する電極上に形成された実装バンプ
とを位置決めして当接させる。第２の工程では、該チッ
プ、該実装基板の何れかに超音波を印加して、それぞれ
の該実装バンプ同士の当接部を固着する。そして、第３
の工程では、加熱によりそれぞれの該実装バンプを溶融
させて一体化し、該実装基板に該チップを実装する。
【００１５】
【作用】図１（Ａ）に示すように、転写基板に形成され
た転写バンプをチップ若しくは実装基板に転写する際
に、超音波を印加して転写バンプと電極との当接部を固
着する。すなわち、超音波により当接表面を溶着して、
いわゆる仮止めを行う。そして、加熱により転写を行
う。
た転写バンプをチップ若しくは実装基板に転写する際
に、超音波を印加して転写バンプと電極との当接部を固
着する。すなわち、超音波により当接表面を溶着して、
いわゆる仮止めを行う。そして、加熱により転写を行
う。
【００１６】また、図１（Ｂ）に示すように、チップを
実装基板上に実装する際に、チップと実装基板の実装バ
ンプを当接させ、超音波を印加して各実装バンプ同士の
当接部を固着する。すなわち、上述と同様に加熱前に仮
止めを行う。そして、加熱により実装バンプを溶融一体
化して実装を行う。
実装基板上に実装する際に、チップと実装基板の実装バ
ンプを当接させ、超音波を印加して各実装バンプ同士の
当接部を固着する。すなわち、上述と同様に加熱前に仮
止めを行う。そして、加熱により実装バンプを溶融一体
化して実装を行う。
【００１７】これにより、位置合わせした初期状態で、
転写バンプと電極、及び実装バンプ同士の接触面積が増
加し、バンプが小形状となっても転写不良及び実装不良
を防止することが可能となる。
転写バンプと電極、及び実装バンプ同士の接触面積が増
加し、バンプが小形状となっても転写不良及び実装不良
を防止することが可能となる。
【００１８】
【実施例】図２に、本発明の一実施例の工程図を示す。
図２における（Ａ）〜（Ｃ）は転写時の工程図であり、
（Ｄ）〜（Ｆ）は実装時の工程図である。なお、図３と
同一の構成部分には同一の符号を付す。
図２における（Ａ）〜（Ｃ）は転写時の工程図であり、
（Ｄ）〜（Ｆ）は実装時の工程図である。なお、図３と
同一の構成部分には同一の符号を付す。
【００１９】転写時について説明する。まず、図２
（Ａ）において、チップ１３ａのシリコンウェハ上に模
擬の電極メタライズ１４ａとして、ベタ膜でシリコンウ
ェハ側からＴｉ（チタン），Ｐｔ（プラチナ），Ａｕ
（金）の順でそれぞれ蒸着法によって1000Åずつ形成す
る一方、転写基板１１にガラスチップを用い６mm角のパ
ターンの無いガラスチップ上に蒸着法で８０μm ，150
ピッチで1521個のＩｎ（インジウム）はんだの転写バン
プ１２ａを、高さ４０μm で形成する。これを上述の対
応する電極メタライズ１４ａの上方に位置させる。
（Ａ）において、チップ１３ａのシリコンウェハ上に模
擬の電極メタライズ１４ａとして、ベタ膜でシリコンウ
ェハ側からＴｉ（チタン），Ｐｔ（プラチナ），Ａｕ
（金）の順でそれぞれ蒸着法によって1000Åずつ形成す
る一方、転写基板１１にガラスチップを用い６mm角のパ
ターンの無いガラスチップ上に蒸着法で８０μm ，150
ピッチで1521個のＩｎ（インジウム）はんだの転写バン
プ１２ａを、高さ４０μm で形成する。これを上述の対
応する電極メタライズ１４ａの上方に位置させる。
【００２０】続いて、転写基板１１をフリップチップボ
ンダ（図示せず）により、転写バンプ１２ａを電極メタ
ライズ１４ａ上に当接させて位置合わせする際に、例え
ば200 ｇの力で押圧すると共に、転写基板１１に超音波
発生器２１ａにより超音波を印加する（図２（Ｂ））。
この場合、転写バンプ１２ａと電極メタライズ１４ａの
当接部はその表面が溶着した状態となる。すなわち、加
熱により転写する前に仮止めの固着を行い、接触面積を
大きくするものである。なお、転写基板１１ではなくチ
ップ１３ａに超音波を印加させてもよい。
ンダ（図示せず）により、転写バンプ１２ａを電極メタ
ライズ１４ａ上に当接させて位置合わせする際に、例え
ば200 ｇの力で押圧すると共に、転写基板１１に超音波
発生器２１ａにより超音波を印加する（図２（Ｂ））。
この場合、転写バンプ１２ａと電極メタライズ１４ａの
当接部はその表面が溶着した状態となる。すなわち、加
熱により転写する前に仮止めの固着を行い、接触面積を
大きくするものである。なお、転写基板１１ではなくチ
ップ１３ａに超音波を印加させてもよい。
【００２１】その後、加熱部２２ａにより加熱すると、
転写バンプ１２ａは電極メタライズ１４ａ上に溶融する
（図２（Ｃ））。そして、転写基板を引き剥がすことに
より、チップ１３ａの電極メタライズ１４ａ上に確実に
実装バンプ１２ｂが残存して転写されるものである。
転写バンプ１２ａは電極メタライズ１４ａ上に溶融する
（図２（Ｃ））。そして、転写基板を引き剥がすことに
より、チップ１３ａの電極メタライズ１４ａ上に確実に
実装バンプ１２ｂが残存して転写されるものである。
【００２２】このように、ＬＳＩ素子の高密度化、多端
子化が進み、実装バンプ１２ｂの形状が小さくなって
も、超音波により仮止めして接触面積を大きくすること
ができ、転写不良を防止することができる。
子化が進み、実装バンプ１２ｂの形状が小さくなって
も、超音波により仮止めして接触面積を大きくすること
ができ、転写不良を防止することができる。
【００２３】なお、実装基板（１３ｂ）の電極メタライ
ズ（１４ｂ）上に実装バンプ１２ｂを転写する際にも同
様に、超音波を印加して仮止めの固着を行うことによ
り、転写不良を防止することができるものである。
ズ（１４ｂ）上に実装バンプ１２ｂを転写する際にも同
様に、超音波を印加して仮止めの固着を行うことによ
り、転写不良を防止することができるものである。
【００２４】次に、実装時について説明する。図２
（Ａ）〜（Ｃ）の工程により、チップ１３ａの電極メタ
ライズ１４ａ上に実装バンプ１２ｂが転写形成され、実
装基板１３ｂの電極メタライズ１４ｂ上に実装バンプ１
２ｂが転写形成される。そして、実装基板１３ｂの実装
バンプ１２ｂの上方に、対応するチップ１３ａの実装バ
ンプ１２ｂを位置させる（図２（Ｄ））。
（Ａ）〜（Ｃ）の工程により、チップ１３ａの電極メタ
ライズ１４ａ上に実装バンプ１２ｂが転写形成され、実
装基板１３ｂの電極メタライズ１４ｂ上に実装バンプ１
２ｂが転写形成される。そして、実装基板１３ｂの実装
バンプ１２ｂの上方に、対応するチップ１３ａの実装バ
ンプ１２ｂを位置させる（図２（Ｄ））。
【００２５】続いて、フリップチップボンダ（図示せ
ず）により、実装基板１３ｂの実装バンプ１２ｂに、チ
ップ１３ａの実装バンプ１２ｂを例えば押圧力200 ｇで
当接位置決めする際に、チップ１３ａに超音波発生器２
１ｂにより超音波を印加する（図２（Ｅ））。
ず）により、実装基板１３ｂの実装バンプ１２ｂに、チ
ップ１３ａの実装バンプ１２ｂを例えば押圧力200 ｇで
当接位置決めする際に、チップ１３ａに超音波発生器２
１ｂにより超音波を印加する（図２（Ｅ））。
【００２６】これにより、それぞれの実装バンプ１２ｂ
の当接部の表面同士で溶着し、仮止めの固着を行って大
きな接触面積を得ることができるものである。なお、チ
ップ１３ａではなく、実装基板１３ｂに超音波を印加し
てもよい。
の当接部の表面同士で溶着し、仮止めの固着を行って大
きな接触面積を得ることができるものである。なお、チ
ップ１３ａではなく、実装基板１３ｂに超音波を印加し
てもよい。
【００２７】その後、加熱部２２ｂにより、それぞれの
実装バンプ１２ｂを溶融して一体化することにより（図
２（Ｅ））、実装基板１３ｂ上にチップ１３ａを実装す
るものである。
実装バンプ１２ｂを溶融して一体化することにより（図
２（Ｅ））、実装基板１３ｂ上にチップ１３ａを実装す
るものである。
【００２８】このように、前述と同様に、実装バンプ１
２ｂの形状が小さくなっても、超音波により仮止めして
接触面積を大きくすることができ、実装不良を防止する
ことができる。
２ｂの形状が小さくなっても、超音波により仮止めして
接触面積を大きくすることができ、実装不良を防止する
ことができる。
【００２９】なお、上述の実装方法は、実装基板１３ｂ
及びチップ１３ａの両方に実装バンプ１２ｂを形成させ
る場合を示したが、何れか一方に実装バンプ１２ｂを形
成し、相手側の電極メタライズ上で溶融させて実装して
もよい。この場合の原理は図２（Ａ）〜（Ｃ）と同様で
ある。
及びチップ１３ａの両方に実装バンプ１２ｂを形成させ
る場合を示したが、何れか一方に実装バンプ１２ｂを形
成し、相手側の電極メタライズ上で溶融させて実装して
もよい。この場合の原理は図２（Ａ）〜（Ｃ）と同様で
ある。
【００３０】
【発明の効果】以上のように本発明によれば、転写時に
転写バンプと電極を超音波により仮止めの固着を行い、
また実装時に実装バンプ同士を超音波により仮止めの固
着を行うことにより、実装バンプの形状が小さくなって
も接触面積を大きくすることができ、転写不良、実装不
良を防止して信頼性を向上させることができる。
転写バンプと電極を超音波により仮止めの固着を行い、
また実装時に実装バンプ同士を超音波により仮止めの固
着を行うことにより、実装バンプの形状が小さくなって
も接触面積を大きくすることができ、転写不良、実装不
良を防止して信頼性を向上させることができる。
【図１】本発明の原理説明図である。
【図２】本発明の一実施例の工程図である。
【図３】従来のフリップチップ接合の工程図である。
１１ 転写基板 １２ａ 転写バンプ １２ｂ 実装バンプ １３ａ チップ １３ｂ 実装基板 １４ａ，１４ｂ 電極メタライズ ２１ａ，２１ｂ 超音波発生器 ２２ａ，２２ｂ 加熱部
Claims (2)
- 【請求項１】 転写基板（１１）上の所定位置に所定数
の転写バンプ（１２ａ）を形成し、チップ（１３ａ）若
しくは実装基板（１３ｂ）上のそれぞれ対応する電極
（１４ａ，１４ｂ）上に当接させる工程と、 該転写基板（１１）、又は該チップ（１３ａ）若しくは
実装基板（１３ｂ）の何れかに超音波を印加して、該電
極（１４ａ，１４ｂ）上に該転写バンプ（１２ａ）の当
接部を固着する工程と、 加熱により該転写バンプ（１２ａ）を溶融させ、該チッ
プ（１３ａ）若しくは実装基板（１３ｂ）の該電極（１
４ａ，１４ｂ）上に転写して実装パンプ（１２ｂ）を形
成する工程と、 を含むことを特徴とするフリップチップ接合方法。 - 【請求項２】 チップ（１３ａ）の電極（１４ａ）上に
形成された実装バンプ（１２ｂ）と、実装基板（１３
ｂ）の対応する電極（１４ｂ）上に形成された実装バン
プ（１２ｂ）とを位置決めして当接させる工程と、 該チップ（１３ａ）、該実装基板（１３ｂ）の何れかに
超音波を印加して、それぞれの該実装バンプ（１２ｂ）
同士の当接部を固着する工程と、 加熱によりそれぞれの該実装バンプ（１２ｂ）を溶融さ
せて一体化し、該実装基板（１３ｂ）上に該チップ（１
３ａ）を実装する工程と、 を含むことを特徴とするフリップチップ接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00543092A JP3423727B2 (ja) | 1992-01-16 | 1992-01-16 | フリップチップ接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00543092A JP3423727B2 (ja) | 1992-01-16 | 1992-01-16 | フリップチップ接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05190601A true JPH05190601A (ja) | 1993-07-30 |
| JP3423727B2 JP3423727B2 (ja) | 2003-07-07 |
Family
ID=11610976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00543092A Expired - Fee Related JP3423727B2 (ja) | 1992-01-16 | 1992-01-16 | フリップチップ接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3423727B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5992729A (en) * | 1996-10-02 | 1999-11-30 | Mcnc | Tacking processes and systems for soldering |
| KR20010021431A (ko) * | 1999-08-26 | 2001-03-15 | 구리다 히데유키 | 초음파발생장치, 다층플렉시블배선판 및다층플렉시블배선판의 제조방법 |
| US6265244B1 (en) | 1999-06-01 | 2001-07-24 | Mitsubishi Denki Kabushiki Kaisha | Method for mounting semiconductor elements |
| JP2009123918A (ja) * | 2007-11-15 | 2009-06-04 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| US8104666B1 (en) | 2010-09-01 | 2012-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal compressive bonding with separate die-attach and reflow processes |
| US8177862B2 (en) | 2010-10-08 | 2012-05-15 | Taiwan Semiconductor Manufacturing Co., Ltd | Thermal compressive bond head |
| US8381965B2 (en) * | 2010-07-22 | 2013-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal compress bonding |
-
1992
- 1992-01-16 JP JP00543092A patent/JP3423727B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5992729A (en) * | 1996-10-02 | 1999-11-30 | Mcnc | Tacking processes and systems for soldering |
| US6265244B1 (en) | 1999-06-01 | 2001-07-24 | Mitsubishi Denki Kabushiki Kaisha | Method for mounting semiconductor elements |
| KR20010021431A (ko) * | 1999-08-26 | 2001-03-15 | 구리다 히데유키 | 초음파발생장치, 다층플렉시블배선판 및다층플렉시블배선판의 제조방법 |
| JP2009123918A (ja) * | 2007-11-15 | 2009-06-04 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| US8381965B2 (en) * | 2010-07-22 | 2013-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal compress bonding |
| US8104666B1 (en) | 2010-09-01 | 2012-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal compressive bonding with separate die-attach and reflow processes |
| US8177862B2 (en) | 2010-10-08 | 2012-05-15 | Taiwan Semiconductor Manufacturing Co., Ltd | Thermal compressive bond head |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3423727B2 (ja) | 2003-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2555811B2 (ja) | 半導体チップのフリップチップ接合方法 | |
| JPH04326534A (ja) | 半導体装置のチップボンディング方法 | |
| JPH0644584B2 (ja) | 合金結合インジュウムバンプおよびその処理方法 | |
| JPH0831835A (ja) | 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置 | |
| JPH09260428A (ja) | 半導体装置及びその実装方法 | |
| US6103549A (en) | No clean flux for flip chip assembly | |
| JP3509507B2 (ja) | バンプ付電子部品の実装構造および実装方法 | |
| JP3194553B2 (ja) | 半導体装置の製造方法 | |
| JP3252745B2 (ja) | 半導体装置およびその製造方法 | |
| JP3423727B2 (ja) | フリップチップ接合方法 | |
| JP2004253598A (ja) | 電子部品の実装方法 | |
| JPH03218645A (ja) | 半導体装置の実装方法 | |
| JP2646989B2 (ja) | チップキャリア | |
| JPH10308415A (ja) | 電極、電子部品、電子装置および電子部品の実装方法 | |
| JPH10256458A (ja) | 半導体装置 | |
| JP2001267368A (ja) | フリップチップ実装構造 | |
| JP2881088B2 (ja) | 半導体装置の製造方法 | |
| JPH05218136A (ja) | フリップチップ・ボンディング方法 | |
| JP2002280416A (ja) | フレキシブル配線板とｉｃチップとのマトリックス接合方法 | |
| JPH1079403A (ja) | 半導体装置及びその製造方法 | |
| JPH10125730A (ja) | 実装構造体およびその製造方法 | |
| JPH08236583A (ja) | フレキシブルフィルム及び半導体装置 | |
| JP2000260927A (ja) | 半導体素子構造体および半導体装置 | |
| JP2678111B2 (ja) | 半導体装置の取り外し方法 | |
| JPH04127547A (ja) | Ｌｓｉ実装構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010626 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |