JPH05190825A

JPH05190825A - 固体撮像素子

Info

Publication number: JPH05190825A
Application number: JP4002753A
Authority: JP
Inventors: Akira Sato; 朗佐藤; Masaaki Nakai; 正章中井; Toshibumi Ozaki; 俊文尾崎; Hideyuki Ono; 秀行小野; Haruhiko Tanaka; 治彦田中
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-01-10
Filing date: 1992-01-10
Publication date: 1993-07-30

Abstract

(57)【要約】【構成】ドーパントを添加したドープト膜を拡散源とし
て拡散層を形成する。【効果】ホトダイオード表面の高濃度ｐ形拡散層を、
０.１μｍ以下に浅く形成することにより、感度低下
（特に、青色感度低下）を防止し、暗電流抑圧，電荷の
読み出しが容易となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】固体撮像素子

【０００２】

【従来の技術】図２は従来のインターライン形ＣＣＤ撮
像素子の断面構造の一例を示したものであり、表面暗電
流を完全抑圧した完全埋め込みホトダイオードを持つ、
ＣＣＤ撮像素子である。この素子の製造方法としては、
例えば、１のＳｉ基板内に、２のｐ形ウエル拡散層を形
成する。次にゲート酸化膜３を形成し、ゲート電極４を
形成する。その後、ゲート電極４をマスクとして、ゲー
ト電極間のゲート酸化膜のみを除去し、ゲート電極４上
の層間酸化膜５及びゲート酸化膜３′を再び形成する。
次にウエル拡散層内にホトダイオードｎ形拡散層６を形
成し、このホトダイオード７の表面に、ｐ形拡散層７を
形成する。

【０００３】従来技術では、７のｐ形拡散層をイオン打
ち込み法を用いて形成していた。イオン打ち込みを用い
た場合は、汚染及び結晶欠陥を防止する目的で、シリコ
ンの熱酸化膜３を介してイオン打ち込みを行なってい
る。イオン打ち込み法では、拡散層抵抗のばらつきを考
慮し、Ｓｉ基板内部に９０％以上のイオンを打ち込み
後、イオンの活性化及びイオン打ち込み損傷を回復させ
る熱処理が必要であり、このｐ形拡散層７を０.１μｍ
以下とすることはかなり困難であった。この深いｐ形拡
散層７に起因する以下の点については考慮されていなか
った。

【０００４】(1）深いｐ形拡散層７内で光電変換された
電荷が、あるライフタイムで消滅する事による感度低下
（特に、青色感度低下）。 (2）深いｐ形拡散層７内で発生する暗電流（拡散成分に
よる）電荷が素子の白点傷の原因となる。 (3）深いｐ形拡散層７の横方向広がりにより、埋め込ま
れたホトダイオードからの電荷の読み出しが妨げられ
る。

【０００５】なお、本発明に関連する従来技術として特
願平2−313989 号を挙げることができる。

【０００６】

【発明が解決しようとする課題】本発明の課題は上記
(1），(2），(3）に挙げた問題点を対策する事である。
即ち、高不純物濃度(１０¹⁷atoms／cm³以上）で、０.１
μｍ以下の浅いｐ形拡散層を、イオン打ち込み損傷によ
る結晶欠陥を与えることなく、如何に形成するかが課題
である。これを対策すれば、完全埋め込み型ホトダイオ
ードで、表面暗電流及び、(2）の暗電流を抑圧し、(1）
(3）を改善できる。

【０００７】

【課題を解決するための手段】高不純物濃度（１０¹⁷at
oms／cm³以上）で、０.１μｍ以下の浅いｐ形拡散層を
実現する手段として、ドーパントを添加したドープト膜
を拡散源として拡散層を形成する方法を発明した。ドー
プト膜の形成方法としては、以下の材料及び形成方法を
用いる。

【０００８】(a）ドープト・シリコン（アモルファス及
び多結晶）膜を常圧及び低圧ＣＶＤ（化学蒸着）法，ス
パッタ法で形成する。 (b）ドープト・オキサイド膜を、ＣＶＤ法，塗布法，ス
パッタ法で形成する。

【０００９】なお、ドープトシリコン膜を実効的に、透
明電極として用いる場合は５０ｎｍ以下の厚さで用いれ
ば良い。

【００１０】

【作用】０.１μｍ以下の浅い拡散層を実現する事によ
り、前記(1）(2）(3）の問題点を対策できる。

【００１１】

【実施例】図１は本発明の第一実施例のＣＣＤ撮像素子
画素断面である。製造方法は図２の従来例１と同様に、
まず、ｐウエル拡散層２，ゲート酸化膜３，ゲート電極
４，ホトダイオードｎ形拡散層６を形成する。次に、ゲ
ート電極上の層間酸化膜５をマスクとして、ホトダイオ
ード上のゲート酸化膜３をドライエッチング、もしく
は、ウエットエッチングにより除去し、硼素（Ｂ）をド
ーピングしたドープトシリコン膜または硼素（Ｂ）をド
ープしたシリコン酸化膜８を堆積する。その後、９５０
℃以下の熱処理または、１２００℃以下の瞬間アニール
またはレーザアニールを用いて、拡散しｐ形拡散層７を
形成する。ドープト膜８を拡散源としてｐ形拡散層７を
形成することにより、イオン打ち込み損傷による結晶欠
陥を引き起こすおそれが無く、拡散温度の低温化及び拡
散時間の短時間化が可能となり、１０¹⁷（atoms／cm³)
以上の高濃度のｐ形拡散層７を０.１μｍ以下に浅く形
成することが可能となる。

【００１２】図３は第二の実施例のＣＣＤ撮像素子の画
素断面の一例を示したものである。製造方法は図１の実
施例１と同様に浅いｐ形拡散層７を形成する。次にドー
プトシリコン膜を９００℃以下の温度で酸化し、ドープ
トシリコン膜をシリコン酸化膜９に変える。シリコン酸
化膜９に変えることにより、ドープトシリコン膜の膜厚
に依らず、可視光に対して透明な膜に変える事ができ
る。この時、ドープトシリコン膜からの拡散工程はシリ
コン酸化膜９に変える酸化工程と兼ねる事も可能であ
る。

【００１３】図４は第三の実施例のＣＣＤ撮像素子の画
素断面の一例を示したものである。製造方法は図１の実
施例１と同様に硼素（Ｂ）をドープしたドープトシリコ
ン膜を形成後、拡散の影響をほとんど無視できる温度
（８００℃以下）で熱処理を行ない、シリコン基板に接
した部分１０を単結晶化させたものである。拡散の影響
をほとんど無視できる温度で熱処理を行なうため、シリ
コン基板内にはほとんど拡散層を形成せずに、ｐ形拡散
層（ここでは１０）が形成できる。

【００１４】図５は、第２の従来例（特開昭62−206878
号）を示したものである。図２の従来例と同様にホトダ
イオード６及びｐ形拡散層７を形成した後、透明電極１
２を形成し、ｐ形拡散層７と電気的に導通させたもので
ある。この透明電極１２により、大面積のｐ形ウエル拡
散層２の電位変動による信号電荷のシェージングを抑圧
したものである。これはｐ形ウエル拡散層２と電気的に
導通したｐ形拡散層７を透明電極により接続し、ｐ形ウ
エル拡散層抵抗を実効的に小さくできるためである。

【００１５】図６にこの対策をおこなった実施例４のＣ
ＣＤ撮像素子画素断面の一例を示す。製造方法は図１の
実施例１と同様にホトダイオード６にドープトシリコン
膜８を拡散源としてｐ形拡散層７を形成する。本実施例
４では、従来例２（図５）の透明電極１２にかわり、ド
ープトシリコン膜８により、ｐ形拡散層７の拡散源とｐ
形ウエル電極を兼ねた事を特徴としている。ドープトシ
リコン膜８を透明電極として用いるには、ドープトシリ
コン膜の膜厚を、青色の光(約５００ｎｍ)の吸収を防止
できる、５０ｎｍ以下の膜厚とすればよい。

【００１６】図７は実施例５のＣＣＤ撮像素子の画素断
面の一例を示したものである。製造方法は図１の実施例
１と同様にホトダイオード６にドープトシリコン膜８を
拡散源としてｐ形拡散層７を形成した。実施例５は、ｐ
形拡散層７を独立させて形成し、ホトダイオードの過剰
電荷を掃きだすクランプダイオードとしてｐ形拡散層７
をｐ形拡散層拡散源と兼用したことを特徴としている。

【００１７】以上の実施例１，実施例２，実施例３，実
施例４，実施例５では、ドープトシリコン膜として硼素
（Ｂ）をドープした膜の例で示したが、その他、リン
(Ｐ）,砒素（Ａｓ），アンチモン（Ｓｂ），ガリウム
（Ｇａ），アルミニウム（Ａｌ）の不純物をドーピング
しても同様に形成することができる。

【００１８】図８は、第３の従来例を示したものである
（特開平2−224480 号）。本従来例はＭＯＳ形撮像素子
の断面図の一例を示したものであり、ｐ形ホトダイオー
ド拡散層２１，ｐ形リセットゲート拡散層２２，ｎ形拡
散層２３、及びｎ基板２５である。これらで構成する、
Ｊ−ＦＥＴのドレインコンダクタンスを小さくすること
が課題である。これを対策するためにはｎ形拡散層２３
をできるだけ浅く形成すればよい。これは本発明の実施
例により対策できるものである。

【００１９】図９は実施例６のＭＯＳ形撮像素子の画素
断面の一例を示したものである。ｎ形拡散層２６をドー
プトシリコン膜２４を拡散源として浅く形成し、さらに
ホトダイオード２１表面をｎ形拡散層で埋め込む構造を
同時に形成したことを特徴としている。この実施例６に
より、Ｊ−ＦＥＴのドレインコンダクタンスを小さくす
ると同時に、ホトダイオード暗電流抑圧が可能となる。

【００２０】

【発明の効果】ホトダイオード表面の高濃度ｐ形拡散層
を、０.１μｍ以下に浅く形成することにより、以下の
効果を発揮できる。 (1）ｐ形拡散層７が浅いため、ｐ形拡散層内で光電変換
された電荷が、あるライフタイムで消滅する事による感
度低下（特に、青色感度低下）を防止できる。 (2）ｐ形拡散層７が浅いため、ｐ形拡散層内で発生し、
素子の白点傷の原因となる、暗電流（拡散成分による）
を抑圧できる。 (3）浅いｐ形拡散層７のため、横方向広がりが小さく、
埋め込まれたホトダイオードからの電荷の読み出しが容
易となる。

【００２１】さらに、透明電極として用いる事により、
ウエル電位変動の抑圧及びホトダイオードの過剰電荷の
抑圧が可能である。また、ＭＯＳ形撮像素子に適用した
場合は、Ｊ−ＦＥＴのドレインコンダクタンスを小さく
できると同時に、ホトダイオード暗電流抑圧が可能とな
る。

【図面の簡単な説明】

【図１】ホトダイオード表面暗電流抑圧構造の本発明の
第一実施例の断面図。

【図２】ホトダイオード表面暗電流抑圧構造の従来例の
断面図。

【図３】ホトダイオード表面暗電流抑圧構造の本発明の
第二実施例の断面図。

【図４】ホトダイオード表面暗電流抑圧構造の本発明の
第三実施例の断面図。

【図５】ウエル電極として透明電極を用いた従来例の断
面図。

【図６】ウエル電極と暗電流抑圧拡散層を兼ねる本発明
の第四実施例の断面図。

【図７】暗電流抑圧構造と過剰電荷抑圧電極を兼ねる本
発明の第五実施例の断面図。

【図８】ＭＯＳ形撮像素子の従来例の断面図。

【図９】ＭＯＳ形撮像素子に応用した場合の本発明の第
六実施例の断面図。

【符号の説明】

３…ゲート酸化膜、４…ゲート電極、６…ホトダイオー
ド、７…ｐ形拡散層、８…ドープトシリコン膜。

───────────────────────────────────────────────────── フロントページの続き (72)発明者小野秀行東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者田中治彦東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内

Claims

【特許請求の範囲】

【請求項１】半導体基体上に二次元状に配列された光電
変換素子と前記光電変換素子に蓄積された電荷の読み出
し手段とをもち、前記光電変換素子は第一導電型の前記
半導体基体上に基体と逆導電型の第一不純物層，第一導
電型の第二不純物層、さらに基体表面に形成した、逆導
電型の第三不純物層より構成する固体撮像素子におい
て、前記第三不純物層を６００℃以下で堆積することが
できるドープトシリコンまたはドープしたシリコン酸化
膜を拡散源とする製造方法により形成したことを特徴と
する固体撮像素子。
【請求項２】請求項１において、前記第三不純物層をド
ープトポリシリコン，シリコン酸化膜を拡散源とし、９
５０℃以下の熱処理あるいは、１２００℃以下の瞬間ア
ニール、及びレーザアニールを行う製造方法により形成
した固体撮像素子。
【請求項３】請求項１または２において、前記第三不純
物層を形成するためのドープトポリシリコン膜厚を青色
の光（約５００ｎｍ）の吸収を防ぐため、５０ｎｍ以下
とする固体撮像素子。
【請求項４】請求項１，２または３において、前記第三
不純物層を形成するための拡散源となるドープトポリシ
リコン膜を、電荷読み出し手段のゲート電極としても用
いる固体撮像素子。
【請求項５】請求項１，２または３において、前記第三
不純物層を形成するための拡散源となるドープトポリシ
リコン膜の電位を、前記第一不純物層の電位変動を抑圧
するため、前記第一不純物層と同電位とする固体撮像素
子。
【請求項６】請求項１，２または３において、前記第三
不純物層を形成するための拡散源となるドープトポリシ
リコン膜をホトダイオード内で独立させ、ホトダイオー
ドで発生する過剰電荷を掃きだすための電極とする固体
撮像素子。
【請求項７】請求項１または２において、前記第三不純
物層を形成するための拡散源となるドープトポリシリコ
ン膜により、前記第三不純物層を形成すると同時、もし
くは形成後、９００℃以下の温度での熱酸化工程によ
り、前記ドープトポリシリコン膜を、可視光に対して透
明な膜である酸化膜に変える製造方法により形成した固
体撮像素子。