JPH05190862A - Method of manufacturing nonvolatile semiconductor memory device - Google Patents

Method of manufacturing nonvolatile semiconductor memory device

Info

Publication number
JPH05190862A
JPH05190862A JP4004076A JP407692A JPH05190862A JP H05190862 A JPH05190862 A JP H05190862A JP 4004076 A JP4004076 A JP 4004076A JP 407692 A JP407692 A JP 407692A JP H05190862 A JPH05190862 A JP H05190862A
Authority
JP
Japan
Prior art keywords
gate electrode
film
select gate
oxide film
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4004076A
Other languages
Japanese (ja)
Other versions
JP2786041B2 (en
Inventor
Masanori Yoshimi
正徳 吉見
Yoshimitsu Yamauchi
祥光 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP4004076A priority Critical patent/JP2786041B2/en
Publication of JPH05190862A publication Critical patent/JPH05190862A/en
Application granted granted Critical
Publication of JP2786041B2 publication Critical patent/JP2786041B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 (修正有) 【構成】 半導体基板1上にゲート酸化膜2を介して形
成されたセレクトゲート電極5と、セレクトゲート電極
側壁部に形成されたフローティングゲート電極11とか
ら形成されるトランジスタを含む不揮発性半導体記憶装
置の製造方法において、ゲート酸化膜を介してセレクト
ゲート電極が形成された半導体基板上に窒化膜7を堆積
して、セレクトゲート電極側壁部を被覆する工程、半導
体基板上全面に酸化膜8を形成する工程、酸化膜上に窒
化膜を積層させて、セレクトゲート電極側壁部に窒化膜
サイドウォール絶縁膜9を形成する工程、窒化膜サイド
ウォール絶縁膜を介してフローティングゲート電極を形
成する工程を含む不揮発性半導体記憶装置の製造方法。 【効果】 セレクトゲート電極とフローティングゲート
電極との間の絶縁膜の膜厚を薄くしてメモリセルの特性
の安定化を図ることが可能となる。
(57) [Summary] (Modified) [Structure] Select gate electrode 5 formed on semiconductor substrate 1 via gate oxide film 2 and floating gate electrode 11 formed on the side wall of select gate electrode A method for manufacturing a non-volatile semiconductor memory device including a transistor, the step of depositing a nitride film 7 on a semiconductor substrate on which a select gate electrode is formed via a gate oxide film to cover a side wall portion of the select gate electrode, A step of forming an oxide film 8 on the entire surface of the semiconductor substrate, a step of stacking a nitride film on the oxide film to form a nitride film sidewall insulating film 9 on the side wall of the select gate electrode, a nitride film sidewall insulating film being interposed. A method for manufacturing a non-volatile semiconductor memory device, which includes the step of forming a floating gate electrode. [Effect] It becomes possible to stabilize the characteristics of the memory cell by reducing the film thickness of the insulating film between the select gate electrode and the floating gate electrode.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は不揮発性半導体記憶装置
の製造方法に関し、より詳細には高集積化に適した不揮
発性半導体記憶装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a nonvolatile semiconductor memory device, and more particularly to a method for manufacturing a nonvolatile semiconductor memory device suitable for high integration.

【0002】[0002]

【従来の技術】従来から、半導体記憶装置を構成するト
ランジスタのセレクトゲート電極側壁部に形成されるポ
リシリコンサイドウォールをフローティングゲート電極
とする不揮発性半導体記憶装置が提案されており、この
ような不揮発性半導体記憶装置は以下に示すように、セ
レクトゲート電極側壁部に絶縁膜を介してフローティン
グゲート電極を形成することにより作製される。
2. Description of the Related Art Conventionally, a nonvolatile semiconductor memory device has been proposed in which a polysilicon side wall formed on a side wall portion of a select gate electrode of a transistor forming a semiconductor memory device is used as a floating gate electrode. The semiconductor memory device is manufactured by forming a floating gate electrode on the side wall of the select gate electrode via an insulating film, as shown below.

【0003】このように作製される半導体記憶装置の製
造方法を図3及び図4に基づいて説明する。図3及び図
4において、21はシリコン基板を示しており、シリコ
ン基板21表面にゲート絶縁膜として、例えば、150
Å程度のSiO2 膜22を形成した後、厚さ3000Å
程度のポリシリコン23及び厚さ2000Å程度のNS
G24を積層し、フォトリソグラフィ工程によるパター
ニングによりセレクトゲート電極33を形成する。この
際、セレクトゲート電極33のパターニングと同時に、
セレクトゲート電極33周辺部のシリコン基板21上の
SiO2 膜22がエッチングされ、セレクトゲート電極
33周辺部のシリコン基板21上のSiO2 膜22の膜
厚は50Å程度となる。さらに、フォトリソグラフィ工
程により、セレクトゲート電極33の一方に、例えばA
sをイオン注入し、ソース領域を形成する(図3
(a))。
A method of manufacturing the semiconductor memory device thus manufactured will be described with reference to FIGS. In FIGS. 3 and 4, reference numeral 21 denotes a silicon substrate, and a gate insulating film, for example, 150, is formed on the surface of the silicon substrate 21.
After forming the SiO 2 film 22 of about Å, the thickness is 3000 Å
Polysilicon 23 with a thickness of about 2000Å and NS
G24 is stacked and the select gate electrode 33 is formed by patterning by a photolithography process. At this time, simultaneously with the patterning of the select gate electrode 33,
The SiO 2 film 22 on the silicon substrate 21 around the select gate electrode 33 is etched, and the film thickness of the SiO 2 film 22 on the silicon substrate 21 around the select gate electrode 33 becomes about 50 Å. Furthermore, by photolithography, for example, A
s is ion-implanted to form a source region (see FIG. 3).
(A)).

【0004】そして、酸化によりシリコン基板21及び
セレクトゲート電極33上にSiO 2 膜26を形成す
る。この際、シリコン基板21上では150Å程度の膜
厚のSiO2 膜26が形成されることとなり、このSi
O2 膜26は、後工程で形成するセレクトゲート電極3
3側壁部のサイドウォール絶縁膜であるSiN膜27の
エッチバック時のストッパとなる酸化膜となる(図3
(b))。
Then, the silicon substrate 21 and
SiO on the select gate electrode 33 2Form the film 26
It At this time, a film of about 150 Å is formed on the silicon substrate 21.
Thick SiO2The film 26 is formed, and this Si
O2The film 26 is a select gate electrode 3 which will be formed in a later step.
Of the SiN film 27, which is the side wall insulating film of the side wall 3
It becomes an oxide film that acts as a stopper during etch back (Fig. 3).
(B)).

【0005】そして、このSiO2 膜26上に400Å
程度のSiN膜27を積層し(図3(c))、異方性エ
ッチングによりSiN膜27をエッチバックすることに
より、セレクトゲート電極33側壁部にSiN膜27を
残してサイドウォール絶縁膜を形成する(図4
(d))。次いで、シリコン基板21上に形成されたS
iO2 膜22を除去したのち、さらにシリコン基板2
1、セレクトゲート電極33及びSiN膜27上にトン
ネル酸化膜として、90Å程度のSiO2 膜28を形成
する(図4(e))。
On the SiO 2 film 26, 400 Å
The SiN film 27 is laminated to a certain extent (FIG. 3C), and the SiN film 27 is etched back by anisotropic etching to form the sidewall insulating film while leaving the SiN film 27 on the side wall of the select gate electrode 33. Yes (Fig. 4
(D)). Then, the S formed on the silicon substrate 21
After removing the iO 2 film 22, the silicon substrate 2 is further removed.
1. A SiO 2 film 28 of about 90 Å is formed as a tunnel oxide film on the select gate electrode 33 and the SiN film 27 (FIG. 4E).

【0006】引き続き、ポリシリコンを4500Å程度
積層させ、上記と同様の異方性エッチングにより、セレ
クトゲート電極33側壁部にSiN膜27及びSiO2
膜26、28を介してフローティングゲート電極29を
形成した後、これらセレクトゲート電極33及びフロー
ティングゲート電極29をマスクとして、例えば、リン
をイオン注入することによりドレイン領域31を形成す
る。そして、これらシリコン基板21、セレクトゲート
電極33及びフローティングゲート電極29上に層間絶
縁膜としてONO(Oxide-Nitride-Oxide )膜30及び
プログラムゲート電極32用のポリシリコンを積層し
(図4(f))、フォトリソグラフィー工程でプログラ
ムゲート電極32のパターニングを行う。
Subsequently, about 4500 Å of polysilicon is laminated, and the SiN film 27 and SiO 2 are formed on the side wall of the select gate electrode 33 by anisotropic etching similar to the above.
After forming the floating gate electrode 29 via the films 26 and 28, the drain region 31 is formed by ion-implanting phosphorus, for example, using the select gate electrode 33 and the floating gate electrode 29 as a mask. Then, on the silicon substrate 21, the select gate electrode 33, and the floating gate electrode 29, an ONO (Oxide-Nitride-Oxide) film 30 as an interlayer insulating film and polysilicon for the program gate electrode 32 are laminated (FIG. 4F). ), And patterning the program gate electrode 32 in a photolithography process.

【0007】[0007]

【発明が解決しようとする課題】上記した不揮発性半導
体記憶装置の製造方法においては、セレクトゲート電極
33とフローティングゲート電極29との間にSiNサ
イドウォール絶縁膜27が形成されている。このSiN
サイドウォール絶縁膜27は、半導体基板1及びセレク
トゲート電極33上に積層したSiN膜27をエッチバ
ックすることにより形成されるが、SiN膜27のエッ
チバック時、半導体基板1自身のエッチングを防止する
ために半導体基板1上にストッパとなる酸化膜22が必
要となる。所望の膜厚のSiN膜27をエッチバックす
るためにはストッパとして150Å程度のSiO2 膜2
2を形成しなければならないが、半導体基板1上にその
膜厚のSiO2 膜22を確保するためには、セレクトゲ
ート電極33パターニングの後、再び酸化することによ
りSiO2 膜22の膜厚を確保しなければならない。こ
の酸化の際、同時にセレクトゲート電極33を構成する
ポリシリコンが酸化され、300〜400Åと厚く酸化
されてしまう。このため、セレクトゲート電極33とフ
ローティングゲート電極29との間の絶縁膜の膜厚が大
きくなり、セレクトゲート電極33とフローティングゲ
ート電極29との間に形成されるチャネル間にギャップ
が生じることとなり、読み出し電流が低下するという問
題があった。
In the method of manufacturing a nonvolatile semiconductor memory device described above, the SiN sidewall insulating film 27 is formed between the select gate electrode 33 and the floating gate electrode 29. This SiN
The sidewall insulating film 27 is formed by etching back the SiN film 27 laminated on the semiconductor substrate 1 and the select gate electrode 33, but prevents the semiconductor substrate 1 itself from being etched when the SiN film 27 is etched back. Therefore, the oxide film 22 serving as a stopper is required on the semiconductor substrate 1. To etch back the SiN film 27 having a desired thickness, a SiO 2 film 2 of about 150 Å is used as a stopper.
2 must be formed, but in order to secure the SiO 2 film 22 of that thickness on the semiconductor substrate 1, after patterning the select gate electrode 33, the thickness of the SiO 2 film 22 is changed by oxidizing again. Must be secured. At the time of this oxidation, at the same time, the polysilicon forming the select gate electrode 33 is also oxidized and thickly oxidized to 300 to 400 Å. Therefore, the film thickness of the insulating film between the select gate electrode 33 and the floating gate electrode 29 is increased, and a gap is formed between the channels formed between the select gate electrode 33 and the floating gate electrode 29. There is a problem that the read current is reduced.

【0008】本発明はこのような課題を鑑みなされたも
のであり、セレクトゲート電極とフローティングゲート
電極との間の絶縁膜の膜厚を制御して、メモリセルの特
性の安定化を図ることができ半導体記憶装置の製造方法
を提供することを目的としている。
The present invention has been made in view of the above problems, and it is possible to stabilize the characteristics of the memory cell by controlling the film thickness of the insulating film between the select gate electrode and the floating gate electrode. It is an object of the present invention to provide a method for manufacturing a semiconductor memory device.

【0009】[0009]

【課題を解決するための手段】本発明によれば、半導体
基板上にゲート酸化膜を介して形成されたセレクトゲー
ト電極と、該セレクトゲート電極側壁部に形成されたフ
ローティングゲート電極とから形成されるトランジスタ
を含む不揮発性半導体記憶装置の製造方法において、
(i)前記ゲート酸化膜を介して前記セレクトゲート電極
が形成された前記半導体基板上に窒化膜を堆積して、前
記セレクトゲート電極側壁部を被覆する工程、(ii) 前
記半導体基板上全面に酸化膜を形成する工程、(iii)さ
らに、前記酸化膜上に窒化膜を積層させて、前記セレク
トゲート電極側壁部に窒化膜サイドウォール絶縁膜を形
成する工程、(iv) 前記窒化膜サイドウォール絶縁膜を
介してフローティングゲート電極を形成する工程、を含
む不揮発性半導体記憶装置の製造方法が提供される。
According to the present invention, a select gate electrode is formed on a semiconductor substrate via a gate oxide film, and a floating gate electrode is formed on a side wall of the select gate electrode. In a method of manufacturing a nonvolatile semiconductor memory device including a transistor,
(i) depositing a nitride film on the semiconductor substrate on which the select gate electrode is formed via the gate oxide film, and covering the sidewall of the select gate electrode, (ii) over the entire surface of the semiconductor substrate Forming an oxide film, (iii) further forming a nitride film on the oxide film to form a nitride film side wall insulating film on the side wall of the select gate electrode, (iv) the nitride film side wall Provided is a method for manufacturing a nonvolatile semiconductor memory device, including the step of forming a floating gate electrode via an insulating film.

【0010】本発明において、窒化膜は公知の方法、例
えばCVD法等により形成することができ、セレクトゲ
ート電極側壁部を被覆する際に形成する窒化膜の膜厚は
50〜100Å程度、窒化膜サイドウォール絶縁膜を形
成するための窒化膜の膜厚は350〜400Å程度が好
ましい。また、酸化膜は公知の方法、例えば、熱酸化等
により形成することができ、ゲート酸化膜としては12
0〜150Å程度、窒化膜によりセレクトゲート電極側
壁部を被覆した後形成する酸化膜は250〜300Å程
度が好ましい。
In the present invention, the nitride film can be formed by a known method such as a CVD method, and the film thickness of the nitride film formed when covering the side wall of the select gate electrode is about 50 to 100Å. The thickness of the nitride film for forming the sidewall insulating film is preferably about 350 to 400Å. Further, the oxide film can be formed by a known method, for example, thermal oxidation or the like.
It is preferable that the oxide film formed after the sidewall of the select gate electrode is covered with the nitride film is about 250 to 300Å.

【0011】さらに、窒化膜によるセレクトゲート電極
側壁部の被覆、及びセレクトゲート電極側壁部の窒化膜
サイドウォール絶縁膜形成は公知の異方性エッチング方
法により行うことができる。なお、ゲート酸化膜として
半導体基板全面に形成された酸化膜、及び窒化膜により
セレクトゲート電極側壁部を被覆した後形成する酸化膜
は、窒化膜をエッチングする際のストッパとして作用す
る。
Further, the covering of the side wall of the select gate electrode with the nitride film and the formation of the side wall insulating film of the nitride film on the side wall of the select gate electrode can be carried out by a known anisotropic etching method. The oxide film formed as the gate oxide film on the entire surface of the semiconductor substrate and the oxide film formed after the sidewall of the select gate electrode is covered with the nitride film act as a stopper when the nitride film is etched.

【0012】また、本発明において形成されるセレクト
ゲート電極はポリシリコン上にNSGが積層された2層
構造とすることが好ましく、フローティングゲート電極
はポリシリコンで形成することが好ましい。
The select gate electrode formed in the present invention preferably has a two-layer structure in which NSG is laminated on polysilicon, and the floating gate electrode is preferably formed of polysilicon.

【0013】[0013]

【作用】上記した方法によれば、セレクトゲート電極の
側壁部を窒化膜で被覆した後、SiNサイドウォール絶
縁膜を形成するために行うエッチングのストッパとなる
一定膜厚の酸化膜を半導体基板及びセレクトゲート電極
上に形成するので、直接、半導体基板及びセレクトゲー
ト電極上にストッパとなる酸化膜を形成する場合と比較
して、セレクトゲート電極側壁部の酸化膜の膜厚を容易
に制御することができる。
According to the method described above, after covering the side wall portion of the select gate electrode with the nitride film, an oxide film having a constant film thickness serving as a stopper for etching performed for forming the SiN sidewall insulating film is formed on the semiconductor substrate and Since it is formed on the select gate electrode, it is possible to easily control the film thickness of the oxide film on the side wall of the select gate electrode as compared with the case where an oxide film serving as a stopper is directly formed on the semiconductor substrate and the select gate electrode. You can

【0014】[0014]

【実施例】本発明に係る不揮発性半導体記憶装置の製造
方法を図1及び図2に基づいて説明する。なお、本実施
例においてはp型半導体基板を用いた場合について説明
しているが、n型半導体基板を用いた場合も基本的には
同様であり、本発明もまた、これらに及ぶものである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method of manufacturing a nonvolatile semiconductor memory device according to the present invention will be described with reference to FIGS. It should be noted that although the case where the p-type semiconductor substrate is used is described in the present embodiment, the same applies to the case where the n-type semiconductor substrate is used, and the present invention extends to these. ..

【0015】図1及び図2において、1はシリコン基板
を示しており、シリコン基板1表面にゲート絶縁膜とし
て、例えば、150Å程度のSiO2 膜2を形成した
後、厚さ3000Å程度のポリシリコン3及び厚さ20
00Å程度のNSG4を積層し、フォトリソグラフィ工
程によるパターニングによりセレクトゲート電極5を形
成する。この際、セレクトゲート電極5のパターニング
と同時に、セレクトゲート電極5周辺部のシリコン基板
1上のSiO2 膜2がエッチングされ、セレクトゲート
電極5周辺部のシリコン基板1上のSiO2 膜2の膜厚
は50Å程度となる。さらに、フォトリソグラフィ工程
により、セレクトゲート電極5の一方に、例えばAsを
2.5×1015cm-2、50keVにてイオン注入し、
ソース領域を形成する(図1(a))。
In FIGS. 1 and 2, reference numeral 1 denotes a silicon substrate. After forming a SiO 2 film 2 of about 150 Å as a gate insulating film on the surface of the silicon substrate 1, a polysilicon of about 3000 Å is formed. 3 and thickness 20
The NSG 4 having a thickness of about 00Å is stacked, and the select gate electrode 5 is formed by patterning by a photolithography process. At this time, simultaneously with the patterning of the select gate electrode 5, SiO 2 film 2 on the silicon substrate 1 of the select gate electrode 5 peripheral portion is etched, SiO 2 film 2 film on the silicon substrate 1 of the select gate electrode 5 periphery The thickness is about 50Å. Further, by photolithography, for example, As is ion-implanted into one of the select gate electrodes 5 at 2.5 × 10 15 cm -2 and 50 keV,
A source region is formed (FIG. 1A).

【0016】そして、これらシリコン基板1およびセレ
クトゲート電極5上にSiN膜7を100Å程度堆積し
(図1(b))、異方性エッチングによりSiN膜7を
エッチバックすることにより、セレクトゲート電極5側
壁部をSiN膜7で被覆する(図1(c))。さらに、
酸化によりシリコン基板1、セレクトゲート電極5及び
SiN膜7上に100Å程度のSiO2 膜8を形成す
る。この際、シリコン基板1上では150Å程度の膜厚
のSiO2 膜8が形成されることとなり、このSiO2
膜8は、後工程で形成するセレクトゲート電極5側壁部
のサイドウォール絶縁膜であるSiN膜9のエッチバッ
ク時のストッパとなる酸化膜となる(図1(d))。
Then, a SiN film 7 of about 100 Å is deposited on the silicon substrate 1 and the select gate electrode 5 (FIG. 1 (b)), and the SiN film 7 is etched back by anisotropic etching. 5 The side wall portion is covered with the SiN film 7 (FIG. 1C). further,
A SiO 2 film 8 of about 100 Å is formed on the silicon substrate 1, the select gate electrode 5 and the SiN film 7 by oxidation. In this case, it becomes possible to SiO 2 film 8 having a thickness of about 150Å is formed on the silicon substrate 1 is formed, the SiO 2
The film 8 serves as an oxide film that serves as a stopper at the time of etching back the SiN film 9, which is a sidewall insulating film on the sidewall of the select gate electrode 5 formed in a later step (FIG. 1D).

【0017】そして、このSiO2 膜8上に絶縁膜とし
て、400Å程度のSiN膜9を積層し(図2
(e))、上記と同様の異方性エッチングによりSiN
膜9をエッチバックすることにより、セレクトゲート電
極5側壁部にSiN膜9により、サイドウォール絶縁膜
を形成する(図2(f))。次いで、シリコン基板1上
に形成されたSiO2 膜2を除去したのち、さらにシリ
コン基板1、セレクトゲート電極5及びSiN膜9上に
トンネル酸化膜として、90Å程度のSiO2 膜10を
形成する(図2(g))。
Then, a SiN film 9 of about 400 Å is laminated on the SiO 2 film 8 as an insulating film (see FIG. 2).
(E)), SiN by anisotropic etching similar to the above
By etching back the film 9, a sidewall insulating film is formed from the SiN film 9 on the sidewall of the select gate electrode 5 (FIG. 2F). Then, after removing the SiO 2 film 2 formed on the silicon substrate 1, a SiO 2 film 10 of about 90 Å is further formed as a tunnel oxide film on the silicon substrate 1, the select gate electrode 5 and the SiN film 9. FIG. 2 (g)).

【0018】引き続き、ポリシリコンを4500Å程度
積層させ、上記と同様の異方性エッチングにより、セレ
クトゲート電極5側壁部にSiN膜7、9及びSiO2
膜8、10を介してフローティングゲート電極11を形
成した後、これらセレクトゲート電極5及びフローティ
ングゲート電極11をマスクとして、例えば、Asを4
0keV、3.0×1015cm-2、及びリンを30ke
V、2.0×1014cm-2ででイオン注入することによ
りドレイン領域14を形成する。そして、これらシリコ
ン基板1、セレクトゲート電極5及びフローティングゲ
ート電極11上に層間絶縁膜としてONO膜12及びプ
ログラムゲート電極13用のポリシリコンを積層し(図
2(h))、フォトリソグラフィー工程でプログラムゲ
ート電極13のパターニングを行う。
Subsequently, polysilicon is laminated in a thickness of about 4500 Å, and the SiN films 7 and 9 and SiO 2 are formed on the side wall of the select gate electrode 5 by anisotropic etching similar to the above.
After the floating gate electrode 11 is formed through the films 8 and 10, using the select gate electrode 5 and the floating gate electrode 11 as a mask, for example, As
0 keV, 3.0 × 10 15 cm -2 , and phosphorus at 30 ke
The drain region 14 is formed by ion implantation with V at 2.0 × 10 14 cm -2 . Then, on the silicon substrate 1, the select gate electrode 5, and the floating gate electrode 11, polysilicon for an ONO film 12 and a program gate electrode 13 is laminated as an interlayer insulating film (FIG. 2 (h)), and a program is performed in a photolithography process. The gate electrode 13 is patterned.

【0019】[0019]

【発明の効果】本発明に係る半導体記憶装置の製造方法
によれば、セレクトゲート電極の側壁部を窒化膜で被覆
した後、SiNサイドウォール絶縁膜を形成するために
行うエッチングのストッパとなる一定膜厚の酸化膜を半
導体基板及びセレクトゲート電極上に形成するので、直
接、半導体基板及びセレクトゲート電極上にストッパと
なる酸化膜を形成する場合と比較して、セレクトゲート
電極側壁部の酸化膜の膜厚を容易に制御することができ
る。従って、セレクトゲート電極とフローティングゲー
ト電極との間の絶縁膜の膜厚を薄くすることによって、
セレクトゲート電極とフローティングゲート電極との間
に形成されるチャネル間に生じるギャップを緩和するこ
とができ、読み出し電流の低下等を防止して、メモリセ
ルの特性の安定化を図ることが可能となる。
According to the method of manufacturing a semiconductor memory device of the present invention, after the sidewall of the select gate electrode is covered with the nitride film, it serves as a stopper for etching performed to form the SiN sidewall insulating film. Since an oxide film having a film thickness is formed on the semiconductor substrate and the select gate electrode, the oxide film on the sidewall of the select gate electrode is compared with the case where the oxide film serving as a stopper is directly formed on the semiconductor substrate and the select gate electrode. The film thickness of can be easily controlled. Therefore, by reducing the thickness of the insulating film between the select gate electrode and the floating gate electrode,
It is possible to reduce the gap generated between the channels formed between the select gate electrode and the floating gate electrode, prevent the read current from decreasing, and stabilize the characteristics of the memory cell. .

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る不揮発性半導体記憶装置の製造方
法の実施例を示す工程図である。
FIG. 1 is a process chart showing an embodiment of a method for manufacturing a nonvolatile semiconductor memory device according to the present invention.

【図2】本発明に係る不揮発性半導体記憶装置の製造方
法の実施例を示す工程図である。
FIG. 2 is a process drawing showing an example of a method for manufacturing a nonvolatile semiconductor memory device according to the present invention.

【図3】従来の不揮発性半導体記憶装置の製造方法の実
施例を示す工程図である。
FIG. 3 is a process drawing showing an example of a conventional method for manufacturing a nonvolatile semiconductor memory device.

【図4】従来の不揮発性半導体記憶装置の製造方法の実
施例を示す工程図である。
FIG. 4 is a process drawing showing an example of a conventional method for manufacturing a nonvolatile semiconductor memory device.

【符号の説明】[Explanation of symbols]

1 シリコン基板(半導体基板) 2 SiO2 膜(ゲート酸化膜) 5 セレクトゲート電極 7 SiN膜(窒化膜) 8 SiO2 膜(酸化膜) 9 SiN膜(サイドウォール絶縁膜) 11 フローティングゲート電極1 Silicon substrate (semiconductor substrate) 2 SiO 2 film (gate oxide film) 5 Select gate electrode 7 SiN film (nitride film) 8 SiO 2 film (oxide film) 9 SiN film (sidewall insulating film) 11 Floating gate electrode

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上にゲート酸化膜を介して形
成されたセレクトゲート電極と、該セレクトゲート電極
側壁部に形成されたフローティングゲート電極とから形
成されるトランジスタを含む不揮発性半導体記憶装置の
製造方法において、 (i)前記ゲート酸化膜を介して前記セレクトゲート電極
が形成された前記半導体基板上に窒化膜を堆積して、前
記セレクトゲート電極側壁部を被覆する工程、 (ii) 前記半導体基板上全面に酸化膜を形成する工程、 (iii)さらに、前記酸化膜上に窒化膜を積層させて、前
記セレクトゲート電極側壁部に窒化膜サイドウォール絶
縁膜を形成する工程、 (iv) 前記窒化膜サイドウォール絶縁膜を介してフロー
ティングゲート電極を形成する工程、 を含むことを特徴とする不揮発性半導体記憶装置の製造
方法。
1. A nonvolatile semiconductor memory device including a transistor including a select gate electrode formed on a semiconductor substrate via a gate oxide film, and a floating gate electrode formed on a sidewall of the select gate electrode. In the manufacturing method, (i) a step of depositing a nitride film on the semiconductor substrate on which the select gate electrode is formed via the gate oxide film to cover the side wall portion of the select gate electrode, (ii) the semiconductor Forming an oxide film on the entire surface of the substrate, (iii) further forming a nitride film on the oxide film, and forming a nitride film sidewall insulating film on the select gate electrode sidewall part, (iv) And a step of forming a floating gate electrode with a nitride film sidewall insulating film interposed therebetween.
JP4004076A 1992-01-13 1992-01-13 Manufacturing method of nonvolatile semiconductor memory device Expired - Lifetime JP2786041B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4004076A JP2786041B2 (en) 1992-01-13 1992-01-13 Manufacturing method of nonvolatile semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4004076A JP2786041B2 (en) 1992-01-13 1992-01-13 Manufacturing method of nonvolatile semiconductor memory device

Publications (2)

Publication Number Publication Date
JPH05190862A true JPH05190862A (en) 1993-07-30
JP2786041B2 JP2786041B2 (en) 1998-08-13

Family

ID=11574715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4004076A Expired - Lifetime JP2786041B2 (en) 1992-01-13 1992-01-13 Manufacturing method of nonvolatile semiconductor memory device

Country Status (1)

Country Link
JP (1) JP2786041B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100276564B1 (en) * 1998-03-30 2000-12-15 김영환 Method of manufacturing a flash EEPROM cell and methods of programming erasing and reading the same
KR100293629B1 (en) * 1998-03-30 2001-10-25 박종섭 Flash epiromcell, its manufacturing method and the program using the same, erasing and reading method
US7692233B2 (en) 2005-06-06 2010-04-06 Renesas Technology Corp. Semiconductor device and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100276564B1 (en) * 1998-03-30 2000-12-15 김영환 Method of manufacturing a flash EEPROM cell and methods of programming erasing and reading the same
KR100293629B1 (en) * 1998-03-30 2001-10-25 박종섭 Flash epiromcell, its manufacturing method and the program using the same, erasing and reading method
US7692233B2 (en) 2005-06-06 2010-04-06 Renesas Technology Corp. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2786041B2 (en) 1998-08-13

Similar Documents

Publication Publication Date Title
US5034798A (en) Semiconductor device having a two-layer gate structure
US6069041A (en) Process for manufacturing non-volatile semiconductor memory device by introducing nitrogen atoms
JP2566380B2 (en) Method for separating semiconductor devices and memory integrated circuit array
JP2934445B2 (en) Method for forming thin film transistor
KR100260577B1 (en) Method of making a self-aligned contact in semiconductor device
JP2000150812A (en) Ferroelectric nonvolatile transistor and method of manufacturing the same
JPH088318B2 (en) Method for manufacturing non-volatile semiconductor memory device
JPH07115143A (en) Non-volatile memory manufacturing method
US6235585B1 (en) Method for fabricating flash memory device and peripheral area
JP3394859B2 (en) Method for manufacturing semiconductor memory device
US6372606B1 (en) Method of forming isolation trenches in a semiconductor device
JPH10289990A (en) Method for manufacturing semiconductor device
JPH10107167A (en) Method for manufacturing cell array of memory device
JP2786041B2 (en) Manufacturing method of nonvolatile semiconductor memory device
JP3283187B2 (en) Method for manufacturing semiconductor device
JP3907100B2 (en) MFMOS / MFMS nonvolatile memory transistor and manufacturing method thereof
JPH04348070A (en) Semiconductor device and its manufacture
JP2970984B2 (en) Manufacturing method of nonvolatile semiconductor memory
JP2938290B2 (en) Method for manufacturing semiconductor device
JP3433016B2 (en) Manufacturing method of nonvolatile semiconductor memory device
JP3471884B2 (en) Method for manufacturing semiconductor device
JP2604021B2 (en) Method for manufacturing semiconductor device
JPH05226466A (en) Method for manufacturing semiconductor device
JPH1012733A (en) Semiconductor device and manufacturing method thereof
JPH09205155A (en) Method for manufacturing semiconductor memory device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080529

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090529

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100529

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110529

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110529

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 14

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 14

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 14