JPH05191575A - 画像読取装置 - Google Patents
画像読取装置Info
- Publication number
- JPH05191575A JPH05191575A JP4025814A JP2581492A JPH05191575A JP H05191575 A JPH05191575 A JP H05191575A JP 4025814 A JP4025814 A JP 4025814A JP 2581492 A JP2581492 A JP 2581492A JP H05191575 A JPH05191575 A JP H05191575A
- Authority
- JP
- Japan
- Prior art keywords
- output
- holding
- line
- dark
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】
【目的】 高速化を図るとともに、光源強度の時間変化
に追従したシェーディング補正を可能とする。 【構成】 ＣＣＤラインセンサ６ａ，６ｂは入射光をフ
ォトダイオードアレイ７ａ，７ｂで光電変換、蓄積した
信号電荷をＣＣＤシフトレジスタ８ａ，８ｂに送り、各
画素信号を順次出力部９ａ，９ｂに送りだし、１ライン
分（センサ）の画素信号を読みだすことができる。ＣＣ
Ｄラインセンサ６ａ，６ｂは駆動部１０によりそれぞれ
独立に、かつ同時に駆動され、出力信号は信号処理部１
１によりサンプルホールド、Ａ／Ｄ変換、暗時出力補
正、原稿画像の中心部分から互いに逆方向に並列に出力
された２つのデータ列を、原稿画像の端のデータから順
に並んだ１つの直列データ列として出力する並び替え、
シェーディング補正などの処理がなされる。
に追従したシェーディング補正を可能とする。 【構成】 ＣＣＤラインセンサ６ａ，６ｂは入射光をフ
ォトダイオードアレイ７ａ，７ｂで光電変換、蓄積した
信号電荷をＣＣＤシフトレジスタ８ａ，８ｂに送り、各
画素信号を順次出力部９ａ，９ｂに送りだし、１ライン
分（センサ）の画素信号を読みだすことができる。ＣＣ
Ｄラインセンサ６ａ，６ｂは駆動部１０によりそれぞれ
独立に、かつ同時に駆動され、出力信号は信号処理部１
１によりサンプルホールド、Ａ／Ｄ変換、暗時出力補
正、原稿画像の中心部分から互いに逆方向に並列に出力
された２つのデータ列を、原稿画像の端のデータから順
に並んだ１つの直列データ列として出力する並び替え、
シェーディング補正などの処理がなされる。
Description
【０００１】
【技術分野】本発明は、画像読取装置に関し、より詳細
には、ＣＣＤラインセンサを用いた画像読取装置に係
り、特に高速、高精細読み取りの可能な画像読取装置に
関する。例えば、スキャナ、複写機、ファクシミリなど
の画像入力に適用されるものである。
には、ＣＣＤラインセンサを用いた画像読取装置に係
り、特に高速、高精細読み取りの可能な画像読取装置に
関する。例えば、スキャナ、複写機、ファクシミリなど
の画像入力に適用されるものである。
【０００２】
【従来技術】ＣＣＤラインセンサを用いた画像読取装置
において、原稿を複数の領域にわけ、それぞれの領域に
対応したラインセンサを主走査方向に複数個並べて原稿
画像を読み取る画像読取装置が提案されている。例え
ば、特公平１−５３５３８号公報のものは、画像読み取
りの読み取り速度、読み取り密度を高めようにとしてい
る。また、近年、高速高精細な読み取りが可能なスキャ
ナが望まれている。また、微細加工技術の進歩で高速動
作可能なＣＣＤラインセンサ、高密度のＣＣＤラインセ
ンサが出現している。しかし、従来の技術である１つの
ＣＣＤラインセンサを使う画像読取装置では、高速、高
精細という点でまだ十分でない。無理に高速、高精細な
読み取りを達成しようとすればＣＣＤ駆動回路、出力信
号処理回路が高速動作可能であることが要求され、コス
トの点で不利なばかりか読み出す画素情報の精度も悪く
なることが予想される。
において、原稿を複数の領域にわけ、それぞれの領域に
対応したラインセンサを主走査方向に複数個並べて原稿
画像を読み取る画像読取装置が提案されている。例え
ば、特公平１−５３５３８号公報のものは、画像読み取
りの読み取り速度、読み取り密度を高めようにとしてい
る。また、近年、高速高精細な読み取りが可能なスキャ
ナが望まれている。また、微細加工技術の進歩で高速動
作可能なＣＣＤラインセンサ、高密度のＣＣＤラインセ
ンサが出現している。しかし、従来の技術である１つの
ＣＣＤラインセンサを使う画像読取装置では、高速、高
精細という点でまだ十分でない。無理に高速、高精細な
読み取りを達成しようとすればＣＣＤ駆動回路、出力信
号処理回路が高速動作可能であることが要求され、コス
トの点で不利なばかりか読み出す画素情報の精度も悪く
なることが予想される。
【０００３】また、従来例では読み取ることのできる最
大原稿サイズより小さい原稿を読み取るときに、ＣＣＤ
ラインセンサの画素情報のうち不要な画素情報を含むす
べての画素情報を読みだし、処理しているので読み取り
効率が悪くなっている。このため先に提案された画像読
取装置では、原稿を２つの領域に分割し、それぞれの領
域に２つのＣＣＤラインセンサを対応させ、原稿画像以
外からの反射光を遮光板で遮光し、原稿画像領域に対応
する画素の出力のみを原稿画像のほぼ中心から出力する
ので、従来の技術（例えば、特公平２−２６４５６８号
公報）のように読み取り領域の端に固定された副白色基
準板の読み取り信号を基準として光源強度の時間変化に
追従したシェーディング補正を行なうことはできない。
大原稿サイズより小さい原稿を読み取るときに、ＣＣＤ
ラインセンサの画素情報のうち不要な画素情報を含むす
べての画素情報を読みだし、処理しているので読み取り
効率が悪くなっている。このため先に提案された画像読
取装置では、原稿を２つの領域に分割し、それぞれの領
域に２つのＣＣＤラインセンサを対応させ、原稿画像以
外からの反射光を遮光板で遮光し、原稿画像領域に対応
する画素の出力のみを原稿画像のほぼ中心から出力する
ので、従来の技術（例えば、特公平２−２６４５６８号
公報）のように読み取り領域の端に固定された副白色基
準板の読み取り信号を基準として光源強度の時間変化に
追従したシェーディング補正を行なうことはできない。
【０００４】
【目的】本発明は、上述のごとき実情に鑑みなされたも
ので、ＣＣＤラインセンサ、ＣＣＤ駆動回路、出力信号
処理回路の動作が低速であっても高速、高精細な読み取
りが可能で、小さい原稿を読み取るときには、必要な画
素だけ読み出すことが可能であり、高速化を図ることが
でき、光源強度の時間変化に追従したシェーディング補
正のできる画像読取装置を提供すること、また、２つの
ＣＣＤラインセンサを用いることにより、高速、高精細
な読み取りが可能であり、とくに小さい原稿を読み取る
ときにより高速に読み取ることができ、光源強度の時間
変化に追従したシェーディング補正を行なうことでより
高精細な読み取りが可能である画像読取装置を提供する
こと、また、ＣＣＤラインセンサの持つ画素数より少な
い画素数だけ読みだしを行なったときにも暗時出力の補
正を精度よくできる画像読取装置を提供すること、さら
には、出力形式が１つのＣＣＤラインセンサと同様であ
るような画像読取装置を提供することを目的としてなさ
れたものである。
ので、ＣＣＤラインセンサ、ＣＣＤ駆動回路、出力信号
処理回路の動作が低速であっても高速、高精細な読み取
りが可能で、小さい原稿を読み取るときには、必要な画
素だけ読み出すことが可能であり、高速化を図ることが
でき、光源強度の時間変化に追従したシェーディング補
正のできる画像読取装置を提供すること、また、２つの
ＣＣＤラインセンサを用いることにより、高速、高精細
な読み取りが可能であり、とくに小さい原稿を読み取る
ときにより高速に読み取ることができ、光源強度の時間
変化に追従したシェーディング補正を行なうことでより
高精細な読み取りが可能である画像読取装置を提供する
こと、また、ＣＣＤラインセンサの持つ画素数より少な
い画素数だけ読みだしを行なったときにも暗時出力の補
正を精度よくできる画像読取装置を提供すること、さら
には、出力形式が１つのＣＣＤラインセンサと同様であ
るような画像読取装置を提供することを目的としてなさ
れたものである。
【０００５】
【構成】本発明は、上記目的を達成するために、（１）
光電変換素子により原稿の濃度に応じた電気信号を得る
画像読取装置において、原稿領域を主走査方向に２分割
して読み取るように光電変換素子（６ａ，６ｂ）をその
原稿領域に対応させて２つ設け、該２つの光電変換素子
（６ａ，６ｂ）の最初に読み出される読み取り画素に対
応する原稿位置が原稿領域の主走査方向のほぼ中央で、
かつ次に続いて読みだされる読み取り画素に対応する原
稿位置の方向が互いに逆方向となるように設置し、原稿
以外からの反射光を遮光する主走査方向に移動可能な遮
光板（２９ａ，２９ｂ）と、主走査方向に移動可能な副
白色基準板（４０ａ，４０ｂ）と、原稿のサイズを検知
する原稿サイズ検知手段（３１）と、原稿のサイズによ
り遮光板の位置を制御する遮光板制御部（３０）と、原
稿のサイズにより副白色板の位置を制御する副白色板制
御部（３４）と、原稿のサイズにより照明光源の強度を
制御する照明光源制御部（３２）と、原稿のサイズによ
り副走査速度を制御する副走査速度制御部（３３）と、
感光部がなく転送部のみの画素の出力部分をホールドす
る第１のホールド手段（５２ａ，５２ｂ）と、副白色基
準板（４０ａ，４０ｂ）を撮像した出力部分をホールド
する第２のホールド手段（５３ａ，５３ｂ）と、前記第
１のホールド手段及び第２のホールド手段（５２ａ，５
２ｂ，５３ａ，５３ｂ）の出力値を基準として白色基準
板および画像読み取り信号を正規化する第１の正規化手
段（５６ａ，５６ｂ）と、該第１の正規化手段（５６
ａ，５６ｂ）の出力である正規化された白色基準板読み
取り信号を１ラインにわたり記憶する記憶手段（６５
ａ，６５ｂ）と、前記第１の正規化手段（５６ａ，５６
ｂ）の出力である正規化された画像読み取り信号を前記
記憶手段（６５ａ，６５ｂ）の内容を１ラインにわたり
読み出した出力により正規化する第２の正規化手段（６
６ａ，６６ｂ）とを設けたこと、更には、（２）１ライ
ンにわたる暗時出力信号のうち、感光部がなく転送部の
みの画素の出力部分をホールドする第１のホールド手段
（５２ａ，５２ｂ）と、感光部に光シールドがなされて
いる画素の出力部分をホールドする第２のホールド手段
（５３ａ，５３ｂ）と、前記２つのホールド手段の出力
を基準として１ラインにわたる暗時出力信号を正規化す
る第１の正規化手段（５６ａ，５６ｂ）と、前記正規化
された１ラインにわたる暗時出力信号を記憶する第２の
記憶手段（５８ａ，５８ｂ）と、感光部に光シールドが
なされている画素の出力をホールドする第３のホールド
手段（５９ａ，５９ｂ）と、該第３のホールド手段の出
力と前記第２の記憶手段の内容を１ラインにわたり読み
出した出力とを乗算する乗算手段（６０ａ，６０ｂ）
と、該乗算手段の出力を画像を読み取ったときの出力か
ら減ずる減算手段（６３ａ，６３ｂ）とを設けたこと、
更には、（３）１ラインにわたる暗時出力信号のうち、
感光部がなく転送部のみの画素の出力部分をホールドす
る第１のホールド手段（５２ａ，５２ｂ）と、感光部に
光シールドがなされている画素の出力部分をホールドす
る第２のホールド手段（５３ａ，５３ｂ）と、前記第１
のホールド手段及び第２のホールド手段（５２ａ，５２
ｂ，５３ａ，５３ｂ）の出力を基準として１ラインにわ
たる暗時出力信号を正規化する第１の正規化手段（５６
ａ，５６ｂ）と、前記正規化された１ラインにわたる暗
時出力信号を記憶する第２の記憶手段（５８ａ，５８
ｂ）と、感光部に光シールドがなされている画素の出力
をホールドする第３のホールド手段（５９ａ，５９ｂ）
と、該第３のホールド手段の出力と前記第２の記憶手段
の内容を１ラインにわたり読み出した出力とを乗算する
乗算手段（６０ａ，６０ｂ）と、該乗算手段（６０ａ，
６０ｂ）の出力から実際に光電変換素子（６ａ，６ｂ）
から出力される蓄積された暗時出力信号を生成する生成
手段（６１ａ，６１ｂ，６２ａ，６２ｂ）と、前記蓄積
された暗時出力信号を生成する手段（６１ａ，６１ｂ，
６２ａ，６２ｂ）の出力を画像を読み取ったときの出力
から減ずる減算手段（６３ａ，６３ｂ）とを設けたこ
と、更には、（４）前記（２）又は（３）において、１
ラインにわたる暗時出力信号を光電変換素子から読み出
すときの蓄積時間を、画像を読み取るときのラインあた
りの蓄積時間に比べ長く設定すること、更には、（５）
前記（１）において、１ラインにわたる暗時出力信号の
第２の記憶手段（８０ａ，８０ｂ）と、感光部に光シー
ルドがなされている画素の出力部分をホールドする第３
のホールド手段（５９ａ，５９ｂ）と、該第３のホール
ド手段（５９ａ，５９ｂ）の出力と、前記第２の記憶手
段（８０ａ，８０ｂ）の内容を１ラインにわたり読み出
した出力とを乗算する乗算手段（６０ａ，６０ｂ）と、
該乗算手段（６０ａ，６０ｂ）の出力から実際に光電変
換素子（６ａ，６ｂ）から出力される蓄積された暗時出
力信号を生成する生成手段（６１ａ，６１ｂ，６２ａ，
６２ｂ）と、前記蓄積された暗時出力信号を生成する生
成手段（６１ａ，６１ｂ，６２ａ，６２ｂ）の出力を画
像を読み取ったときの出力から減ずる減算手段（６３
ａ，６３ｂ）とを設けたこと、更には、（６）前記
（１）〜（４）のいずれかにおいて、原稿画像の中心部
分から互いに逆方向に並列に出力された２つのデータ列
を、原稿画像の端のデータから順に並んだ１つの直列デ
ータ列として出力する並べ替え回路（６７）を設けたこ
とを特徴としたものである。以下、本発明の実施例に基
づいて説明する。
光電変換素子により原稿の濃度に応じた電気信号を得る
画像読取装置において、原稿領域を主走査方向に２分割
して読み取るように光電変換素子（６ａ，６ｂ）をその
原稿領域に対応させて２つ設け、該２つの光電変換素子
（６ａ，６ｂ）の最初に読み出される読み取り画素に対
応する原稿位置が原稿領域の主走査方向のほぼ中央で、
かつ次に続いて読みだされる読み取り画素に対応する原
稿位置の方向が互いに逆方向となるように設置し、原稿
以外からの反射光を遮光する主走査方向に移動可能な遮
光板（２９ａ，２９ｂ）と、主走査方向に移動可能な副
白色基準板（４０ａ，４０ｂ）と、原稿のサイズを検知
する原稿サイズ検知手段（３１）と、原稿のサイズによ
り遮光板の位置を制御する遮光板制御部（３０）と、原
稿のサイズにより副白色板の位置を制御する副白色板制
御部（３４）と、原稿のサイズにより照明光源の強度を
制御する照明光源制御部（３２）と、原稿のサイズによ
り副走査速度を制御する副走査速度制御部（３３）と、
感光部がなく転送部のみの画素の出力部分をホールドす
る第１のホールド手段（５２ａ，５２ｂ）と、副白色基
準板（４０ａ，４０ｂ）を撮像した出力部分をホールド
する第２のホールド手段（５３ａ，５３ｂ）と、前記第
１のホールド手段及び第２のホールド手段（５２ａ，５
２ｂ，５３ａ，５３ｂ）の出力値を基準として白色基準
板および画像読み取り信号を正規化する第１の正規化手
段（５６ａ，５６ｂ）と、該第１の正規化手段（５６
ａ，５６ｂ）の出力である正規化された白色基準板読み
取り信号を１ラインにわたり記憶する記憶手段（６５
ａ，６５ｂ）と、前記第１の正規化手段（５６ａ，５６
ｂ）の出力である正規化された画像読み取り信号を前記
記憶手段（６５ａ，６５ｂ）の内容を１ラインにわたり
読み出した出力により正規化する第２の正規化手段（６
６ａ，６６ｂ）とを設けたこと、更には、（２）１ライ
ンにわたる暗時出力信号のうち、感光部がなく転送部の
みの画素の出力部分をホールドする第１のホールド手段
（５２ａ，５２ｂ）と、感光部に光シールドがなされて
いる画素の出力部分をホールドする第２のホールド手段
（５３ａ，５３ｂ）と、前記２つのホールド手段の出力
を基準として１ラインにわたる暗時出力信号を正規化す
る第１の正規化手段（５６ａ，５６ｂ）と、前記正規化
された１ラインにわたる暗時出力信号を記憶する第２の
記憶手段（５８ａ，５８ｂ）と、感光部に光シールドが
なされている画素の出力をホールドする第３のホールド
手段（５９ａ，５９ｂ）と、該第３のホールド手段の出
力と前記第２の記憶手段の内容を１ラインにわたり読み
出した出力とを乗算する乗算手段（６０ａ，６０ｂ）
と、該乗算手段の出力を画像を読み取ったときの出力か
ら減ずる減算手段（６３ａ，６３ｂ）とを設けたこと、
更には、（３）１ラインにわたる暗時出力信号のうち、
感光部がなく転送部のみの画素の出力部分をホールドす
る第１のホールド手段（５２ａ，５２ｂ）と、感光部に
光シールドがなされている画素の出力部分をホールドす
る第２のホールド手段（５３ａ，５３ｂ）と、前記第１
のホールド手段及び第２のホールド手段（５２ａ，５２
ｂ，５３ａ，５３ｂ）の出力を基準として１ラインにわ
たる暗時出力信号を正規化する第１の正規化手段（５６
ａ，５６ｂ）と、前記正規化された１ラインにわたる暗
時出力信号を記憶する第２の記憶手段（５８ａ，５８
ｂ）と、感光部に光シールドがなされている画素の出力
をホールドする第３のホールド手段（５９ａ，５９ｂ）
と、該第３のホールド手段の出力と前記第２の記憶手段
の内容を１ラインにわたり読み出した出力とを乗算する
乗算手段（６０ａ，６０ｂ）と、該乗算手段（６０ａ，
６０ｂ）の出力から実際に光電変換素子（６ａ，６ｂ）
から出力される蓄積された暗時出力信号を生成する生成
手段（６１ａ，６１ｂ，６２ａ，６２ｂ）と、前記蓄積
された暗時出力信号を生成する手段（６１ａ，６１ｂ，
６２ａ，６２ｂ）の出力を画像を読み取ったときの出力
から減ずる減算手段（６３ａ，６３ｂ）とを設けたこ
と、更には、（４）前記（２）又は（３）において、１
ラインにわたる暗時出力信号を光電変換素子から読み出
すときの蓄積時間を、画像を読み取るときのラインあた
りの蓄積時間に比べ長く設定すること、更には、（５）
前記（１）において、１ラインにわたる暗時出力信号の
第２の記憶手段（８０ａ，８０ｂ）と、感光部に光シー
ルドがなされている画素の出力部分をホールドする第３
のホールド手段（５９ａ，５９ｂ）と、該第３のホール
ド手段（５９ａ，５９ｂ）の出力と、前記第２の記憶手
段（８０ａ，８０ｂ）の内容を１ラインにわたり読み出
した出力とを乗算する乗算手段（６０ａ，６０ｂ）と、
該乗算手段（６０ａ，６０ｂ）の出力から実際に光電変
換素子（６ａ，６ｂ）から出力される蓄積された暗時出
力信号を生成する生成手段（６１ａ，６１ｂ，６２ａ，
６２ｂ）と、前記蓄積された暗時出力信号を生成する生
成手段（６１ａ，６１ｂ，６２ａ，６２ｂ）の出力を画
像を読み取ったときの出力から減ずる減算手段（６３
ａ，６３ｂ）とを設けたこと、更には、（６）前記
（１）〜（４）のいずれかにおいて、原稿画像の中心部
分から互いに逆方向に並列に出力された２つのデータ列
を、原稿画像の端のデータから順に並んだ１つの直列デ
ータ列として出力する並べ替え回路（６７）を設けたこ
とを特徴としたものである。以下、本発明の実施例に基
づいて説明する。
【０００６】図１は、本発明による画像読取装置の一実
施例を説明するための構成図で、図中、１は原稿、２は
コンタクトガラス、３は照明光源、６ａ，６ｂはＣＣＤ
ラインセンサ、２４ａ，２４ｂはレンズ、２９ａ，２９
ｂはレンズ、４０ａ，４０ｂは副白色基準板である。コ
ンタクトガラス２の上の原稿１は照明光源３で線状に照
明される。原稿１からの反射光のうち、原稿１の中心か
ら左側の反射光は左側のＣＣＤラインセンサ６ａ上に、
原稿１の中心から右側の反射光は右側のＣＣＤラインセ
ンサ６ｂ上にレンズ２９ａ，２９ｂにより結像される。
また、２つのＣＣＤラインセンサ６ａ，６ｂは線状に照
明された画像の中心部分の画像信号がまずはじめに出力
されるように出力部が外向きに配置されている。図１に
示した光学系は一実施例であり原稿画像を主走査方向
（ｘ方向）に２つに分割できる光学系であれば、例え
ば、ミラー、あるいはハーフミラー、あるいはルーフミ
ラーを使う方法など、どのような方法を用いてもよい。
遮光板２９ａ，２９ｂは読み取り領域以外から反射した
反射光を遮光する。副白色基準板４０ａ，４０ｂは各ラ
イン読み取りでの白基準信号を生成するときに用い、主
走査方向に移動することができる。
施例を説明するための構成図で、図中、１は原稿、２は
コンタクトガラス、３は照明光源、６ａ，６ｂはＣＣＤ
ラインセンサ、２４ａ，２４ｂはレンズ、２９ａ，２９
ｂはレンズ、４０ａ，４０ｂは副白色基準板である。コ
ンタクトガラス２の上の原稿１は照明光源３で線状に照
明される。原稿１からの反射光のうち、原稿１の中心か
ら左側の反射光は左側のＣＣＤラインセンサ６ａ上に、
原稿１の中心から右側の反射光は右側のＣＣＤラインセ
ンサ６ｂ上にレンズ２９ａ，２９ｂにより結像される。
また、２つのＣＣＤラインセンサ６ａ，６ｂは線状に照
明された画像の中心部分の画像信号がまずはじめに出力
されるように出力部が外向きに配置されている。図１に
示した光学系は一実施例であり原稿画像を主走査方向
（ｘ方向）に２つに分割できる光学系であれば、例え
ば、ミラー、あるいはハーフミラー、あるいはルーフミ
ラーを使う方法など、どのような方法を用いてもよい。
遮光板２９ａ，２９ｂは読み取り領域以外から反射した
反射光を遮光する。副白色基準板４０ａ，４０ｂは各ラ
イン読み取りでの白基準信号を生成するときに用い、主
走査方向に移動することができる。
【０００７】図２は、光電変換系、駆動系、信号処理系
を示す図で、図中、７ａ，７ｂはＣＣＤシフトレジス
タ、８ａ，８ｂはフォトダイオードアレイ、９ａ，９ｂ
は出力部、１０はＣＣＤ駆動部、１１は信号処理部、３
０は遮光板制御部、３１は原稿サイズ検知部、３２は照
明光源制御部、３３は副走査速度制御部、３４は副白色
基板制御部である。ＣＣＤラインセンサ６ａ，６ｂは入
射光をフォトダイオードアレイ７ａ，７ｂで光電変換、
蓄積した信号電荷をＣＣＤ駆動部１０からのシフトパル
スを受け並列にＣＣＤシフトレジスタ８ａ，８ｂに送
る。次にＣＣＤシフトレジスタ８ａ，８ｂにより各画素
信号をＣＣＤ駆動部１０の転送パルスを受け順次出力部
９ａ，９ｂに送りだし、１画素分の信号を送りだした
後、ＣＣＤ駆動部１０のリセットパルスＲＳにより電荷
をクリアすることをセンサ１ライン分の画素数だけ繰り
返すことにより１ライン分（センサ）の画素信号を読み
だすことができる。ＣＣＤラインセンサ６ａ，６ｂは駆
動部１０によりそれぞれ独立に、かつ同時に駆動され、
出力信号は信号処理部１１によりサンプルホールド、Ａ
／Ｄ変換、暗時出力補正、原稿画像の中心部分から互い
に逆方向に並列に出力された２つのデータ列を、原稿画
像の端のデータから順に並んだ１つの直列データ列とし
て出力するように並び替え、シェーディング補正などの
処理がなされる。信号処理部１１における処理の説明は
後述する。照明光源３、ＣＣＤラインセンサ６ａ，６ｂ
およびレンズ２４ａ，２４ｂは一体となり、図示しない
キャリッジ上に設置されており１ラインの読取りが終了
するとつぎの読取り位置まで移動する。図３はＣＣＤ駆
動部の出力するシフトパルスＳＨ、クロックパルスφ
１、φ２、リセットパルスＲＳのタイミング図を示す。
を示す図で、図中、７ａ，７ｂはＣＣＤシフトレジス
タ、８ａ，８ｂはフォトダイオードアレイ、９ａ，９ｂ
は出力部、１０はＣＣＤ駆動部、１１は信号処理部、３
０は遮光板制御部、３１は原稿サイズ検知部、３２は照
明光源制御部、３３は副走査速度制御部、３４は副白色
基板制御部である。ＣＣＤラインセンサ６ａ，６ｂは入
射光をフォトダイオードアレイ７ａ，７ｂで光電変換、
蓄積した信号電荷をＣＣＤ駆動部１０からのシフトパル
スを受け並列にＣＣＤシフトレジスタ８ａ，８ｂに送
る。次にＣＣＤシフトレジスタ８ａ，８ｂにより各画素
信号をＣＣＤ駆動部１０の転送パルスを受け順次出力部
９ａ，９ｂに送りだし、１画素分の信号を送りだした
後、ＣＣＤ駆動部１０のリセットパルスＲＳにより電荷
をクリアすることをセンサ１ライン分の画素数だけ繰り
返すことにより１ライン分（センサ）の画素信号を読み
だすことができる。ＣＣＤラインセンサ６ａ，６ｂは駆
動部１０によりそれぞれ独立に、かつ同時に駆動され、
出力信号は信号処理部１１によりサンプルホールド、Ａ
／Ｄ変換、暗時出力補正、原稿画像の中心部分から互い
に逆方向に並列に出力された２つのデータ列を、原稿画
像の端のデータから順に並んだ１つの直列データ列とし
て出力するように並び替え、シェーディング補正などの
処理がなされる。信号処理部１１における処理の説明は
後述する。照明光源３、ＣＣＤラインセンサ６ａ，６ｂ
およびレンズ２４ａ，２４ｂは一体となり、図示しない
キャリッジ上に設置されており１ラインの読取りが終了
するとつぎの読取り位置まで移動する。図３はＣＣＤ駆
動部の出力するシフトパルスＳＨ、クロックパルスφ
１、φ２、リセットパルスＲＳのタイミング図を示す。
【０００８】本発明の実施例では、読み取り可能な最大
原稿サイズより小さい原稿１を読み取る場合、原稿から
の画像情報を持つ反射光および副白色基準板４０ａ，４
０ｂからの反射光以外を遮光板２９ａ，２９ｂで遮光
し、遮光板２９ａ，２９ｂで遮光した部分に相当するＣ
ＣＤラインセンサ６ａ，６ｂの画素は読みださないよう
にする。すなわち本発明の実施例の場合、ＣＣＤライン
センサ６ａ，６ｂの出力信号は、例えば、図４（Ａ）の
ように感光部を持たず転送部のみの画素の出力ＤＳ
（Ｅ）、光シールドされた感光部を持つ画素の出力ＤＳ
（Ｓ）、読み取り領域に対応する画素の出力、副白色基
準板に対応する画素の出力ＷＢの順に出力されるが、Ｃ
ＣＤラインセンサの持つ画素数がｎ画素である場合でも
副白色基準板に対応する画素の出力ＷＢまでのｍ（ｍ＜
ｎ）画素だけ読み出したら次のライン読み取りを開始す
る。このために原稿サイズ検知部３１は自動的に原稿サ
イズ（主走査方向）を検知するか、あるいは人が指定し
た原稿サイズ（主走査方向）を検知し、そのサイズから
ＣＣＤラインセンサ６ａ，６ｂの必要な画素数ｍを設定
する。その設定した画素数の情報をＣＣＤ駆動部１０、
信号処理部１１、照明光源制御部３２、副走査速度制御
部３３、遮光板制御部３０、副白色基準板制御部３４に
送る。
原稿サイズより小さい原稿１を読み取る場合、原稿から
の画像情報を持つ反射光および副白色基準板４０ａ，４
０ｂからの反射光以外を遮光板２９ａ，２９ｂで遮光
し、遮光板２９ａ，２９ｂで遮光した部分に相当するＣ
ＣＤラインセンサ６ａ，６ｂの画素は読みださないよう
にする。すなわち本発明の実施例の場合、ＣＣＤライン
センサ６ａ，６ｂの出力信号は、例えば、図４（Ａ）の
ように感光部を持たず転送部のみの画素の出力ＤＳ
（Ｅ）、光シールドされた感光部を持つ画素の出力ＤＳ
（Ｓ）、読み取り領域に対応する画素の出力、副白色基
準板に対応する画素の出力ＷＢの順に出力されるが、Ｃ
ＣＤラインセンサの持つ画素数がｎ画素である場合でも
副白色基準板に対応する画素の出力ＷＢまでのｍ（ｍ＜
ｎ）画素だけ読み出したら次のライン読み取りを開始す
る。このために原稿サイズ検知部３１は自動的に原稿サ
イズ（主走査方向）を検知するか、あるいは人が指定し
た原稿サイズ（主走査方向）を検知し、そのサイズから
ＣＣＤラインセンサ６ａ，６ｂの必要な画素数ｍを設定
する。その設定した画素数の情報をＣＣＤ駆動部１０、
信号処理部１１、照明光源制御部３２、副走査速度制御
部３３、遮光板制御部３０、副白色基準板制御部３４に
送る。
【０００９】遮光板制御部３０は、送られてきた画素数
の情報に従ってＣＣＤラインセンサ６ａ，６ｂの画素の
うち画像読み取りに寄与しない画素部分を遮光するよう
に遮光板２９ａ，２９ｂを移動する。ＣＣＤ駆動部１０
は、送られてきた画素数の情報にしたがってＣＣＤライ
ンセンサの画素をｍ個だけ読み出すようにφ１，φ２を
ｍ発出力した後にシフトパルスＳＨを出力する。信号処
理部１１では１ラインの画素数が２ｍであるとして信号
処理する。副走査速度制御部３３では、送られてきた画
素数の情報に従って副走査速度を決定して副走査を行な
う。この場合、１ラインの読み取り時間がｍ／ｎ倍にな
るので、全ての画素ｎを読み出す場合に比べ副走査速度
をｎ／ｍ倍にする。照明光源制御部３２では、送られて
きた画素数の情報に従って照明光源３の強度を決定し照
明光源３の駆動を行なう。この場合、１ラインの読み取
り時間がｍ／ｎ倍になるのでそのままではＣＣＤライン
センサの露光量もｍ／ｎ倍に減少する。このため全ての
画素ｎを読み出す場合に比べ、照度がｎ／ｍ倍となるよ
うに照明光源３を制御する。副白色基準板制御部３４
は、送られてきた画素数の情報に従って副白色基準板４
０ａ，４０ｂを画像読み取り領域のすぐ外側まで移動す
る。
の情報に従ってＣＣＤラインセンサ６ａ，６ｂの画素の
うち画像読み取りに寄与しない画素部分を遮光するよう
に遮光板２９ａ，２９ｂを移動する。ＣＣＤ駆動部１０
は、送られてきた画素数の情報にしたがってＣＣＤライ
ンセンサの画素をｍ個だけ読み出すようにφ１，φ２を
ｍ発出力した後にシフトパルスＳＨを出力する。信号処
理部１１では１ラインの画素数が２ｍであるとして信号
処理する。副走査速度制御部３３では、送られてきた画
素数の情報に従って副走査速度を決定して副走査を行な
う。この場合、１ラインの読み取り時間がｍ／ｎ倍にな
るので、全ての画素ｎを読み出す場合に比べ副走査速度
をｎ／ｍ倍にする。照明光源制御部３２では、送られて
きた画素数の情報に従って照明光源３の強度を決定し照
明光源３の駆動を行なう。この場合、１ラインの読み取
り時間がｍ／ｎ倍になるのでそのままではＣＣＤライン
センサの露光量もｍ／ｎ倍に減少する。このため全ての
画素ｎを読み出す場合に比べ、照度がｎ／ｍ倍となるよ
うに照明光源３を制御する。副白色基準板制御部３４
は、送られてきた画素数の情報に従って副白色基準板４
０ａ，４０ｂを画像読み取り領域のすぐ外側まで移動す
る。
【００１０】本発明の実施例によれば、ＣＣＤラインセ
ンサを２つ用い、独立に、かつ同時に駆動することによ
り、ＣＣＤラインセンサを１つ用いた場合に比べ、ＣＣ
Ｄラインセンサの駆動周波数が同じで、同じ読み取り密
度の時には、２倍の速度で１ラインを読み取ることがで
きる。また、ＣＣＤラインセンサの駆動周波数が同じ
で、１ラインの読み取り速度が同じ場合には２倍の読み
取り密度で読み取ることができる。原稿画像の中心部分
から出力されたデータを原稿画像の端から順に並び替え
ることで１つのＣＣＤラインセンサを用いたときと同様
の出力形式で出力データが得られる。また遮光板を用い
て読み取りに寄与しない画素を読みださないようにした
ため、小さい原稿を読み取るときに読み取り速度を速く
できる。
ンサを２つ用い、独立に、かつ同時に駆動することによ
り、ＣＣＤラインセンサを１つ用いた場合に比べ、ＣＣ
Ｄラインセンサの駆動周波数が同じで、同じ読み取り密
度の時には、２倍の速度で１ラインを読み取ることがで
きる。また、ＣＣＤラインセンサの駆動周波数が同じ
で、１ラインの読み取り速度が同じ場合には２倍の読み
取り密度で読み取ることができる。原稿画像の中心部分
から出力されたデータを原稿画像の端から順に並び替え
ることで１つのＣＣＤラインセンサを用いたときと同様
の出力形式で出力データが得られる。また遮光板を用い
て読み取りに寄与しない画素を読みださないようにした
ため、小さい原稿を読み取るときに読み取り速度を速く
できる。
【００１１】なお、この場合で照明の明るさ、副走査速
度を一切変えないようにして、ＣＣＤラインセンサのク
ロック速度をｍ／ｎ倍にすることにより光電変換素子駆
動の消費電力を低減することができる。また照明の明る
さ、副走査速度、ＣＣＤラインセンサのクロック速度を
一切変えないようにして、画像読み取りに関係する画素
だけを読みだし、関係しない画素部分はクロックを送ら
ず読みださないようにすることで総データ量を低減する
ことができる。
度を一切変えないようにして、ＣＣＤラインセンサのク
ロック速度をｍ／ｎ倍にすることにより光電変換素子駆
動の消費電力を低減することができる。また照明の明る
さ、副走査速度、ＣＣＤラインセンサのクロック速度を
一切変えないようにして、画像読み取りに関係する画素
だけを読みだし、関係しない画素部分はクロックを送ら
ず読みださないようにすることで総データ量を低減する
ことができる。
【００１２】上記のような画像読取装置では、１回の画
像読取り中に変動する光源強度を補正しなければならな
い。また、本発明の実施例のようにＣＣＤラインセンサ
の画素のうち画像読み取りに関与する画素のみを読み出
すようにすることにより、露光量に対応する光電変換出
力には、その画素で発生した暗出力と前ライン以前の読
み取り時に、非読み出し画素において発生した暗出力と
の和の形で現れる。図５にＣＣＤラインセンサのもつ画
素のうち２５％の画素を読み出した場合における暗出力
の重なりの様子を示す。図５のように、ＣＣＤラインセ
ンサが持つＣＣＤシフトレジスタの数だけ出力信号を出
力したあとは、各画素から出力される暗時出力は、同じ
画素で発生した暗時出力の和となることがわかる。従っ
て、ｍ画素だけ出力する場合でも、暗時出力レベルの時
間変化がない場合、ＣＣＤラインセンサが持つ画素数ｎ
だけを一度出力してしまえばそのあとの読み取りでは各
画素の出力信号に含まれる暗時出力分は、各ライン読み
取りで一定となる。
像読取り中に変動する光源強度を補正しなければならな
い。また、本発明の実施例のようにＣＣＤラインセンサ
の画素のうち画像読み取りに関与する画素のみを読み出
すようにすることにより、露光量に対応する光電変換出
力には、その画素で発生した暗出力と前ライン以前の読
み取り時に、非読み出し画素において発生した暗出力と
の和の形で現れる。図５にＣＣＤラインセンサのもつ画
素のうち２５％の画素を読み出した場合における暗出力
の重なりの様子を示す。図５のように、ＣＣＤラインセ
ンサが持つＣＣＤシフトレジスタの数だけ出力信号を出
力したあとは、各画素から出力される暗時出力は、同じ
画素で発生した暗時出力の和となることがわかる。従っ
て、ｍ画素だけ出力する場合でも、暗時出力レベルの時
間変化がない場合、ＣＣＤラインセンサが持つ画素数ｎ
だけを一度出力してしまえばそのあとの読み取りでは各
画素の出力信号に含まれる暗時出力分は、各ライン読み
取りで一定となる。
【００１３】以下に、１回の原稿画像読み取り期間中に
暗出力の変動がなく、光源強度の変化がある場合の本発
明の実施例の信号の処理部の一実施例について述べる。
ｎ画素分のＣＣＤシフトレジスタを持つＣＣＤラインセ
ンサからｍ画素だけ読みだす場合には第ｉラインの第ｊ
番目の画素出力ｄout(ｉ，ｊ)は以下のようになる。 ｄout(ｉ，ｊ)＝α(ｉ)・ｄmo(ｉ，ｊ)+Σ{ｄBK(ｊ+ｍ(ｈ-１))} （１） ただし、α(ｉ) ：第ｉライン読取り時の光源強度 ｄmo(ｉ，ｊ)：第ｉライン、第ｊ番目の画像信号 ｄBK(ｋ) ：センサの第ｋ番目の画素で発生する暗出
力でｋ＞ｎのときｄBK(ｋ)=０ 従って、原稿のもつ情報を精度よく電気信号に変換する
ためには光電変換素子の出力信号に対して暗出力を減ず
るためのなんらかの補正、およびＣＣＤラインセンサの
画素間の感度バラツキ、光源の強度分布の不均一を補正
するシェーディング補正が必要となる。また、本発明に
おいては、暗出力補正、シェーディング補正と共に出力
データの並び替えの処理が必要である。このために本発
明の実施例の信号処理部１１は以下で説明するような構
成をとっている。なお、本発明の実施例では、１回の画
像読み取りで光源の強度変化の周波数が低く、またＣＣ
Ｄラインセンサの温度変化が非常に小さく暗時出力が一
定とみなすことができると仮定する。
暗出力の変動がなく、光源強度の変化がある場合の本発
明の実施例の信号の処理部の一実施例について述べる。
ｎ画素分のＣＣＤシフトレジスタを持つＣＣＤラインセ
ンサからｍ画素だけ読みだす場合には第ｉラインの第ｊ
番目の画素出力ｄout(ｉ，ｊ)は以下のようになる。 ｄout(ｉ，ｊ)＝α(ｉ)・ｄmo(ｉ，ｊ)+Σ{ｄBK(ｊ+ｍ(ｈ-１))} （１） ただし、α(ｉ) ：第ｉライン読取り時の光源強度 ｄmo(ｉ，ｊ)：第ｉライン、第ｊ番目の画像信号 ｄBK(ｋ) ：センサの第ｋ番目の画素で発生する暗出
力でｋ＞ｎのときｄBK(ｋ)=０ 従って、原稿のもつ情報を精度よく電気信号に変換する
ためには光電変換素子の出力信号に対して暗出力を減ず
るためのなんらかの補正、およびＣＣＤラインセンサの
画素間の感度バラツキ、光源の強度分布の不均一を補正
するシェーディング補正が必要となる。また、本発明に
おいては、暗出力補正、シェーディング補正と共に出力
データの並び替えの処理が必要である。このために本発
明の実施例の信号処理部１１は以下で説明するような構
成をとっている。なお、本発明の実施例では、１回の画
像読み取りで光源の強度変化の周波数が低く、またＣＣ
Ｄラインセンサの温度変化が非常に小さく暗時出力が一
定とみなすことができると仮定する。
【００１４】図６は、信号処理部の実施例を示す図で、
図中、５１ａ，５１ｂ，５２ａ，５２ｂ，５３ａ，５３
ｂはサンプルホールド（Ｓ／Ｈ）回路、５４ａ，５４ｂ
は増幅器、５５はスイッチ回路、５６ａ，５６ｂはＡ／
Ｄ変換器、５７ａ，５７ｂは切換回路、５８ａ，５８ｂ
は暗出力メモリ、５９ａ，５９ｂは加算平均回路、６３
ａ，６３ｂは減算回路、６４ａ，６４ｂは切換回路、６
５ａ，６５ｂは白基準メモリ、６６ａ，６６ｂは除算回
路、６７は並べ替え回路である。ＣＣＤラインセンサの
出力の１ライン分は、例えば、図４（Ａ）に示されるよ
うな波形である。これら１ラインの波形はＳ／Ｈ回路５
１ａ，５１ｂに導かれＣＣＤラインセンサの転送クロッ
ク波形を除去されて、図４（Ｂ）の波形になる。この実
施例において全ての信号処理の前に各メモリの書き込み
アドレス、読み出しアドレスはリセットしておく。次に
１ラインにわたる暗出力の発生、記憶を行う。まずはじ
めにＣＣＤラインセンサの各画素中に残留する暗時出力
がないように全ての画素信号を出力しておく。次にスイ
ッチ回路５５を図示とは反対の切り換え位置とし、Ｓ／
Ｈ回路５１ａ，５１ｂの出力はＳ／Ｈ回路５２ａ，５２
ｂ、Ｓ／Ｈ回路５３ａ，５３ｂ、およびＡ／Ｄ変換回路
５６ａ，５６ｂに導かれる。１ラインにわたりＣＣＤラ
インセンサの露光量をゼロとすると、その１ライン分の
出力はＳ／Ｈ回路５１ａ，５１ｂを経て、図７（Ａ）に
示すような波形となる。
図中、５１ａ，５１ｂ，５２ａ，５２ｂ，５３ａ，５３
ｂはサンプルホールド（Ｓ／Ｈ）回路、５４ａ，５４ｂ
は増幅器、５５はスイッチ回路、５６ａ，５６ｂはＡ／
Ｄ変換器、５７ａ，５７ｂは切換回路、５８ａ，５８ｂ
は暗出力メモリ、５９ａ，５９ｂは加算平均回路、６３
ａ，６３ｂは減算回路、６４ａ，６４ｂは切換回路、６
５ａ，６５ｂは白基準メモリ、６６ａ，６６ｂは除算回
路、６７は並べ替え回路である。ＣＣＤラインセンサの
出力の１ライン分は、例えば、図４（Ａ）に示されるよ
うな波形である。これら１ラインの波形はＳ／Ｈ回路５
１ａ，５１ｂに導かれＣＣＤラインセンサの転送クロッ
ク波形を除去されて、図４（Ｂ）の波形になる。この実
施例において全ての信号処理の前に各メモリの書き込み
アドレス、読み出しアドレスはリセットしておく。次に
１ラインにわたる暗出力の発生、記憶を行う。まずはじ
めにＣＣＤラインセンサの各画素中に残留する暗時出力
がないように全ての画素信号を出力しておく。次にスイ
ッチ回路５５を図示とは反対の切り換え位置とし、Ｓ／
Ｈ回路５１ａ，５１ｂの出力はＳ／Ｈ回路５２ａ，５２
ｂ、Ｓ／Ｈ回路５３ａ，５３ｂ、およびＡ／Ｄ変換回路
５６ａ，５６ｂに導かれる。１ラインにわたりＣＣＤラ
インセンサの露光量をゼロとすると、その１ライン分の
出力はＳ／Ｈ回路５１ａ，５１ｂを経て、図７（Ａ）に
示すような波形となる。
【００１５】すなわち、ＤＳ（Ｓ）、読み取り領域がす
べて暗出力レベルとなり各画素ごとにその値がばらつ
く。これをＳ／Ｈ回路５２ａ，５２ｂに導き、ＤＳ
（Ｅ）の値でサンプルホールドし、Ａ／Ｄ変換回路５６
ａ，５６ｂの上限リファレンスＶrefHとする。次に蓄積
される暗時出力が一定となるまで出力を行ないＳ／Ｈ回
路５３ａ，５３ｂに導き、ＤＳ（Ｓ）の平均値あるいは
代表値でサンプルホールドし、増幅回路５４ａ，５４ｂ
で増幅してＡ／Ｄ変換回路５６ａ，５６ｂの下限リファ
レンス値ＶrefLとする。つまりＡ／Ｄ変換回路５６ａ，
５６ｂのレファレンスＶrefH，ＶrefLと信号入力（Ｓ／
Ｈ回路５３ａ，５３ｂの出力）との関係は図７（Ａ）に
示されるようになる。次に再びＣＣＤラインセンサの各
画素中に残留する暗時出力がないように全ての画素信号
を出力する。
べて暗出力レベルとなり各画素ごとにその値がばらつ
く。これをＳ／Ｈ回路５２ａ，５２ｂに導き、ＤＳ
（Ｅ）の値でサンプルホールドし、Ａ／Ｄ変換回路５６
ａ，５６ｂの上限リファレンスＶrefHとする。次に蓄積
される暗時出力が一定となるまで出力を行ないＳ／Ｈ回
路５３ａ，５３ｂに導き、ＤＳ（Ｓ）の平均値あるいは
代表値でサンプルホールドし、増幅回路５４ａ，５４ｂ
で増幅してＡ／Ｄ変換回路５６ａ，５６ｂの下限リファ
レンス値ＶrefLとする。つまりＡ／Ｄ変換回路５６ａ，
５６ｂのレファレンスＶrefH，ＶrefLと信号入力（Ｓ／
Ｈ回路５３ａ，５３ｂの出力）との関係は図７（Ａ）に
示されるようになる。次に再びＣＣＤラインセンサの各
画素中に残留する暗時出力がないように全ての画素信号
を出力する。
【００１６】これによりＡ／Ｄ変換がなされ、その出力
は切り換え回路５７ａ，５７ｂを下の切り換え位置とし
て（ＣＣＤラインセンサの１ライン分以上のメモリ領域
をもつ）暗出力メモリ５８ａ，５８ｂに各々１ライン分
（ＣＣＤラインセンサの持つ画素数ｎ個だけ）が記憶さ
れる。これにより光シールドされた感光部の画素ＤＳ
（Ｓ）の平均値、あるいは代表値を基準にした１ライン
分の暗出力パターンの取り込みが終わる。この暗出力パ
ターンは ＤBK(ｊ)／(ＶrefH−ＶrefL)＝ＤBK(ｊ)／ＤBK （２） ただし、ＤBK(ｊ)：ｊ番目の画素から出力される蓄積さ
れた暗時出力 ＤBK ：ＤＳ(Ｓ)から出力される蓄積された暗時出力
の代表値あるいは平均値 であり、各画素から出力される蓄積された暗出力レベル
が、光シールドされた感光部から出力される蓄積された
暗時出力の何倍あるかを示した値である。この後、暗出
力メモリ５８ａ，５８ｂの書き込みアドレス、読みだし
アドレスはリセットされる。
は切り換え回路５７ａ，５７ｂを下の切り換え位置とし
て（ＣＣＤラインセンサの１ライン分以上のメモリ領域
をもつ）暗出力メモリ５８ａ，５８ｂに各々１ライン分
（ＣＣＤラインセンサの持つ画素数ｎ個だけ）が記憶さ
れる。これにより光シールドされた感光部の画素ＤＳ
（Ｓ）の平均値、あるいは代表値を基準にした１ライン
分の暗出力パターンの取り込みが終わる。この暗出力パ
ターンは ＤBK(ｊ)／(ＶrefH−ＶrefL)＝ＤBK(ｊ)／ＤBK （２） ただし、ＤBK(ｊ)：ｊ番目の画素から出力される蓄積さ
れた暗時出力 ＤBK ：ＤＳ(Ｓ)から出力される蓄積された暗時出力
の代表値あるいは平均値 であり、各画素から出力される蓄積された暗出力レベル
が、光シールドされた感光部から出力される蓄積された
暗時出力の何倍あるかを示した値である。この後、暗出
力メモリ５８ａ，５８ｂの書き込みアドレス、読みだし
アドレスはリセットされる。
【００１７】次に、１ラインの白基準の取り込みを行
う。本発明の実施例の場合、画像読み取りの前に読み取
る主走査方向の白色基準板は数ライン分の読み取り幅が
あるものとする。白基準取り込みのためまずＡ／Ｄ変換
器のリファレンス値を生成する。そのため白色基準板の
読取り時にＳ／Ｈ回路５１ａ，５１ｂの出力をＳ／Ｈ回
路５３ａ，５３ｂに導きＷＢの値でサンプルホールド
し、増幅回路５４ａ，５４ｂで増幅してＡ／Ｄ変換回路
５６ａ，５６ｂの下限リファレンス値ＶrefLとする。上
限のリファレンス値は、暗時出力パターンの取り込みに
用いたＶrefHを用いる。これによりＡ／Ｄ変換回路５６
ａ，５６ｂのリファレンスＶrefH，ＶrefLと信号入力
（＝Ｓ／Ｈ回路５１ａ，５１ｂの出力）との関係は図７
（Ｂ）に示されるようになる。この設定でＡ／Ｄ変換が
なされ、その値は、 (ｄwo(ｊ)+ＤBK(ｊ))／(ｄworef+ＤwoBK) （３） ただし、 ｄwo(ｊ)：白基準を読み取ったときのｊ番目の画素にお
ける光電変換出力 ｄworef ：白基準読み取りの１ライン前のＷＢ光電変換
出力 ＤwoBK ：ＷＢ画素から出力される蓄積された暗時出力 となり、この出力は切り換え回路５７ａ，５７ｂを図示
の位置とし加算平均化回路５９ａ，５９ｂ、減算回路６
３ａ，６３ｂに導かれる。
う。本発明の実施例の場合、画像読み取りの前に読み取
る主走査方向の白色基準板は数ライン分の読み取り幅が
あるものとする。白基準取り込みのためまずＡ／Ｄ変換
器のリファレンス値を生成する。そのため白色基準板の
読取り時にＳ／Ｈ回路５１ａ，５１ｂの出力をＳ／Ｈ回
路５３ａ，５３ｂに導きＷＢの値でサンプルホールド
し、増幅回路５４ａ，５４ｂで増幅してＡ／Ｄ変換回路
５６ａ，５６ｂの下限リファレンス値ＶrefLとする。上
限のリファレンス値は、暗時出力パターンの取り込みに
用いたＶrefHを用いる。これによりＡ／Ｄ変換回路５６
ａ，５６ｂのリファレンスＶrefH，ＶrefLと信号入力
（＝Ｓ／Ｈ回路５１ａ，５１ｂの出力）との関係は図７
（Ｂ）に示されるようになる。この設定でＡ／Ｄ変換が
なされ、その値は、 (ｄwo(ｊ)+ＤBK(ｊ))／(ｄworef+ＤwoBK) （３） ただし、 ｄwo(ｊ)：白基準を読み取ったときのｊ番目の画素にお
ける光電変換出力 ｄworef ：白基準読み取りの１ライン前のＷＢ光電変換
出力 ＤwoBK ：ＷＢ画素から出力される蓄積された暗時出力 となり、この出力は切り換え回路５７ａ，５７ｂを図示
の位置とし加算平均化回路５９ａ，５９ｂ、減算回路６
３ａ，６３ｂに導かれる。
【００１８】乗算回路６０ａ，６０ｂの一方の入力には
暗出力メモリ５８ａ，５８ｂを読み出した出力（式２）
が入力される。一方、乗算回路６０ａ，６０ｂのもう一
方の入力には加算平均回路５９ａ，５９ｂの出力が入力
される。加算平均化回路５９ａ，５９ｂは、入力される
制御信号がＯＮのときに、入力される画素出力を順次加
算して平均値を得る機能を有しており、平均値を得たあ
とそのままの値を保持する。この場合は第１ライン読取
り時のＤＳ（Ｓ）の値のときにＯＮとなる制御信号が入
力されている。この間のｄwo(ｊ)はゼロであるので、加
算平均化回路５９ａ，５９ｂの出力はＤＳ（Ｓ）の平均
値、あるいは代表値であるＤBK／(ｄworef+ＤwoBK)とな
る。この結果、乗算回路６０ａ，６０ｂの出力は、 {ＤBK/(ｄworef+ＤwoBK)}・(ＤBK(ｊ)/ＤBK)=ＤBK(ｊ)/(ｄworef+ＤwoBK) （４） となり減算回路６３ａ，６３ｂの負側入力に導かれる。
暗出力メモリ５８ａ，５８ｂを読み出した出力（式２）
が入力される。一方、乗算回路６０ａ，６０ｂのもう一
方の入力には加算平均回路５９ａ，５９ｂの出力が入力
される。加算平均化回路５９ａ，５９ｂは、入力される
制御信号がＯＮのときに、入力される画素出力を順次加
算して平均値を得る機能を有しており、平均値を得たあ
とそのままの値を保持する。この場合は第１ライン読取
り時のＤＳ（Ｓ）の値のときにＯＮとなる制御信号が入
力されている。この間のｄwo(ｊ)はゼロであるので、加
算平均化回路５９ａ，５９ｂの出力はＤＳ（Ｓ）の平均
値、あるいは代表値であるＤBK／(ｄworef+ＤwoBK)とな
る。この結果、乗算回路６０ａ，６０ｂの出力は、 {ＤBK/(ｄworef+ＤwoBK)}・(ＤBK(ｊ)/ＤBK)=ＤBK(ｊ)/(ｄworef+ＤwoBK) （４） となり減算回路６３ａ，６３ｂの負側入力に導かれる。
【００１９】一方、減算回路６３ａ，６３ｂの正側入力
には、式（３）が入力されるので減算回路６３ａ，６３
ｂの出力は、 ｄwo(ｊ)/(ｄworef+ＤwoBK) （５） となる。この白基準読み取りの各演算は、読み出し画素
数（各センサでｍ画素）だけ行われる。この出力（式
（５））を切り換え回路６４ａ，６４ｂを図示とは反対
の切り換え位置として白基準メモリに記憶する。これに
より１ライン（各センサでｍ画素）の白基準の取り込み
が終わる。この後、暗出力メモリ５８ａ，５８ｂ、白基
準メモリ６５ａ，６５ｂの書き込みアドレス、読み出し
アドレスはリセットされる。
には、式（３）が入力されるので減算回路６３ａ，６３
ｂの出力は、 ｄwo(ｊ)/(ｄworef+ＤwoBK) （５） となる。この白基準読み取りの各演算は、読み出し画素
数（各センサでｍ画素）だけ行われる。この出力（式
（５））を切り換え回路６４ａ，６４ｂを図示とは反対
の切り換え位置として白基準メモリに記憶する。これに
より１ライン（各センサでｍ画素）の白基準の取り込み
が終わる。この後、暗出力メモリ５８ａ，５８ｂ、白基
準メモリ６５ａ，６５ｂの書き込みアドレス、読み出し
アドレスはリセットされる。
【００２０】画像の入力は減算回路６３ａ，６３ｂまで
は上記白基準の取り込みと同じように行われる。以下、
白基準入力と画像入力の違いを説明する。減算回路６３
ａ，６３ｂから出力されるデータは、 α(ｉ)・ｄmo(ｉ,ｊ)/(α(ｉ-１)・ｄworef+ＤwoBK) （６） ただし、 α(ｉ) ：第ｉラインの読み取りの時の
光源強度が白色基板を読み取ったときの光源強度の何倍
かを示す係数 ｄmo(ｉ,ｊ)：画素を読み取ったときのｊ番目の画素に
おける光電変換出力 である。この出力は、切り替え回路６４ａ，６４ｂを図
示の位置とし除算回路６６ａ，６６ｂに入力され、各ラ
インごとに白基準メモリ６５ａ，６５ｂを読み出した出
力で除算を行う。
は上記白基準の取り込みと同じように行われる。以下、
白基準入力と画像入力の違いを説明する。減算回路６３
ａ，６３ｂから出力されるデータは、 α(ｉ)・ｄmo(ｉ,ｊ)/(α(ｉ-１)・ｄworef+ＤwoBK) （６） ただし、 α(ｉ) ：第ｉラインの読み取りの時の
光源強度が白色基板を読み取ったときの光源強度の何倍
かを示す係数 ｄmo(ｉ,ｊ)：画素を読み取ったときのｊ番目の画素に
おける光電変換出力 である。この出力は、切り替え回路６４ａ，６４ｂを図
示の位置とし除算回路６６ａ，６６ｂに入力され、各ラ
インごとに白基準メモリ６５ａ，６５ｂを読み出した出
力で除算を行う。
【００２１】これにより除算回路６６ａ，６６ｂの出力
は（式（６））／（式（５））より {α(i)・ｄmo(i,j)/(α(i-1)・ｄworef+ＤwoBK)}/{ｄwo(j)/(ｄworef+ＤwoBK)} ＝{ｄmo(i,j)/ｄwo(j)}・{α(i)・(ｄworef+ＤwoBK)/(α(i-1)・ｄworef+ＤwoBK)} （７） となり、{α(i)・(ｄworef+ＤwoBK)/(α(i-1)・ｄworef+
ＤwoBK)}は光源変動の周波数が、画像読取り時のライン
読み取り周波数に対して十分小さいときは〜１となるの
で、その場合、暗出力補正、シェーディング補正を施さ
れたデータが出力されることになる。この原稿画像の中
心から逆方向に並列に出力された２つのデータは、並べ
替え回路６７に入力され、原稿の端のデータから順に並
んだ１つの直列データ列として出力される。すなわち並
べ替えを行なう前のデータ列は、図１０（Ａ），（Ｂ）
のような並びの２つの並列データ列であるが、並び替え
回路６７において図１０（Ｃ）のように変換され出力さ
れる。以上のように本発明の実施例によれば、１回の読
み取り期間中に暗出力が変動しない場合で光源変動に影
響されることなしに量子化、シェーディング補正できる
効果があり、また並べ替えを行なうことにより、１つの
ＣＣＤラインセンサを用いたときと同様の出力形式で出
力データが得られる。
は（式（６））／（式（５））より {α(i)・ｄmo(i,j)/(α(i-1)・ｄworef+ＤwoBK)}/{ｄwo(j)/(ｄworef+ＤwoBK)} ＝{ｄmo(i,j)/ｄwo(j)}・{α(i)・(ｄworef+ＤwoBK)/(α(i-1)・ｄworef+ＤwoBK)} （７） となり、{α(i)・(ｄworef+ＤwoBK)/(α(i-1)・ｄworef+
ＤwoBK)}は光源変動の周波数が、画像読取り時のライン
読み取り周波数に対して十分小さいときは〜１となるの
で、その場合、暗出力補正、シェーディング補正を施さ
れたデータが出力されることになる。この原稿画像の中
心から逆方向に並列に出力された２つのデータは、並べ
替え回路６７に入力され、原稿の端のデータから順に並
んだ１つの直列データ列として出力される。すなわち並
べ替えを行なう前のデータ列は、図１０（Ａ），（Ｂ）
のような並びの２つの並列データ列であるが、並び替え
回路６７において図１０（Ｃ）のように変換され出力さ
れる。以上のように本発明の実施例によれば、１回の読
み取り期間中に暗出力が変動しない場合で光源変動に影
響されることなしに量子化、シェーディング補正できる
効果があり、また並べ替えを行なうことにより、１つの
ＣＣＤラインセンサを用いたときと同様の出力形式で出
力データが得られる。
【００２２】図８は、信号処理部の他の実施例を示す図
である。図８に示す信号処理部１１において減算回路６
３ａ，６３ｂまでは、図６の信号処理部と同じ構成であ
る。図６に示した信号処理部との違いは、減算回路６３
ａ，６３ｂの出力が並べ替え回路６７に入力され、２つ
の並列データ列を原稿画像の端のデータから並んだ１つ
の直列データ列として並び替えられることである。この
ため切り替え回路６４、白基準メモリ６５、除算回路６
６は１つずつとなっている。図８における信号処理部で
は、シェーディング補正は並べ替え回路６７のあとに行
なうことになる。その外は図６に示した信号処理部と同
じである。図８の信号処理部は、図６の信号処理部と同
じ効果があり、またその上シェーディング補正のための
回路構成が簡単になる。
である。図８に示す信号処理部１１において減算回路６
３ａ，６３ｂまでは、図６の信号処理部と同じ構成であ
る。図６に示した信号処理部との違いは、減算回路６３
ａ，６３ｂの出力が並べ替え回路６７に入力され、２つ
の並列データ列を原稿画像の端のデータから並んだ１つ
の直列データ列として並び替えられることである。この
ため切り替え回路６４、白基準メモリ６５、除算回路６
６は１つずつとなっている。図８における信号処理部で
は、シェーディング補正は並べ替え回路６７のあとに行
なうことになる。その外は図６に示した信号処理部と同
じである。図８の信号処理部は、図６の信号処理部と同
じ効果があり、またその上シェーディング補正のための
回路構成が簡単になる。
【００２３】図９は、信号処理部の更に他の実施例を示
す図である。図９に示す信号処理部１１においてＡ／Ｄ
変換回路５６ａ，５６ｂまでは、図６の信号処理部と同
じである。図６に示した信号処理部との違いは、Ａ／Ｄ
変換回路５６ａ，５６ｂの出力が、切り替え回路６８
ａ，６８ｂを介して、並べ替え回路６７、メモリ６９
ａ，６９ｂに入力され、２つの並列データを原稿画像の
端のデータ列から並んだ１つの直列データ列として並べ
替えられることである。この時、並べ替え回路６７にそ
のままデータを入力した場合、図１０（Ｃ）に示したよ
うにＤＳ（Ｓ）の情報がこわれてしまう。このためＤＳ
（Ｓ）の情報を壊さないためにメモリ６９ａ，６９ｂに
それぞれのセンサから出力されたＤＳ（Ｓ）の情報を保
存しておき、データを並べ替えた後、セレクト回路７０
において２つのＤＳ（Ｓ）を挿入し、図１０（Ｄ）のよ
うなデータに変換して出力する。図９に示した信号処理
部においては、暗出力補正、シェーディング補正は、並
べ替え回路の後に行なう。その外は図６に示した信号処
理部と同じである。図９の信号処理回路は、図６の信号
処理回路と同じ効果があり、またその上暗出力補正、シ
ェーディング補正のための回路構成が簡単になる。
す図である。図９に示す信号処理部１１においてＡ／Ｄ
変換回路５６ａ，５６ｂまでは、図６の信号処理部と同
じである。図６に示した信号処理部との違いは、Ａ／Ｄ
変換回路５６ａ，５６ｂの出力が、切り替え回路６８
ａ，６８ｂを介して、並べ替え回路６７、メモリ６９
ａ，６９ｂに入力され、２つの並列データを原稿画像の
端のデータ列から並んだ１つの直列データ列として並べ
替えられることである。この時、並べ替え回路６７にそ
のままデータを入力した場合、図１０（Ｃ）に示したよ
うにＤＳ（Ｓ）の情報がこわれてしまう。このためＤＳ
（Ｓ）の情報を壊さないためにメモリ６９ａ，６９ｂに
それぞれのセンサから出力されたＤＳ（Ｓ）の情報を保
存しておき、データを並べ替えた後、セレクト回路７０
において２つのＤＳ（Ｓ）を挿入し、図１０（Ｄ）のよ
うなデータに変換して出力する。図９に示した信号処理
部においては、暗出力補正、シェーディング補正は、並
べ替え回路の後に行なう。その外は図６に示した信号処
理部と同じである。図９の信号処理回路は、図６の信号
処理回路と同じ効果があり、またその上暗出力補正、シ
ェーディング補正のための回路構成が簡単になる。
【００２４】また、図６、図８、図９の信号処理部にお
いては、暗時出力信号をＣＣＤラインセンサから読み出
すときの蓄積時間を、画像を読み出すときのラインあた
りの蓄積時間に比べ長く設定することで、あらかじめ取
り込み１ラインの暗時出力信号の出力レベルを大きくす
ることができるので、信号処理中の劣化を小さくでき、
これを暗時出力パターンとして記憶することにより、さ
らに精度の高い暗時出力補正ができる。
いては、暗時出力信号をＣＣＤラインセンサから読み出
すときの蓄積時間を、画像を読み出すときのラインあた
りの蓄積時間に比べ長く設定することで、あらかじめ取
り込み１ラインの暗時出力信号の出力レベルを大きくす
ることができるので、信号処理中の劣化を小さくでき、
これを暗時出力パターンとして記憶することにより、さ
らに精度の高い暗時出力補正ができる。
【００２５】図１１は、図６に示した信号処理部の他の
実施例を示す図で、図６と異なる点は、加算回路６１
ａ，６１ｂ及びメモリ６２ａ，６２ｂが付加される点で
ある。前記（３）式に示すように、Ａ／Ｄ変換回路５６
ａ，５６ｂの出力は、切り換え回路５７ａ，５７ｂを図
示の位置とし加算平均化回路５９ａ，５９ｂ、減算回路
６３ａ，６３ｂに導かれる。一方、この動作と同時に次
のことが行われる。暗出力メモリ５８ａ，５８ｂから、
はじめの画素に対応する暗出力から順に読み出しが行な
われる。この出力は加算回路６１ａ，６１ｂに入力され
（ＣＣＤラインセンサの１ライン分以上のメモリ領域を
もつ）、メモリ６２ａ，６２ｂの出力との和が加算回路
６１ａ，６１ｂから出力される。次に暗出力メモリ５８
ａ，５８ｂは暗出力パターン（式（２））を１番目から
ｎ番目まで順に信号を出力するが、１つのＣＣＤライン
センサの持つ画素数（ｎ画素）だけ信号を出力したあと
は、ゼロを出力する。このため乗算回路６０ａ，６０ｂ
の出力は、ｎ画素分の信号を出力するまではｄBK(ｊ)／
ＤBKであり、ｎ＋１画素目からあとではゼロである。
実施例を示す図で、図６と異なる点は、加算回路６１
ａ，６１ｂ及びメモリ６２ａ，６２ｂが付加される点で
ある。前記（３）式に示すように、Ａ／Ｄ変換回路５６
ａ，５６ｂの出力は、切り換え回路５７ａ，５７ｂを図
示の位置とし加算平均化回路５９ａ，５９ｂ、減算回路
６３ａ，６３ｂに導かれる。一方、この動作と同時に次
のことが行われる。暗出力メモリ５８ａ，５８ｂから、
はじめの画素に対応する暗出力から順に読み出しが行な
われる。この出力は加算回路６１ａ，６１ｂに入力され
（ＣＣＤラインセンサの１ライン分以上のメモリ領域を
もつ）、メモリ６２ａ，６２ｂの出力との和が加算回路
６１ａ，６１ｂから出力される。次に暗出力メモリ５８
ａ，５８ｂは暗出力パターン（式（２））を１番目から
ｎ番目まで順に信号を出力するが、１つのＣＣＤライン
センサの持つ画素数（ｎ画素）だけ信号を出力したあと
は、ゼロを出力する。このため乗算回路６０ａ，６０ｂ
の出力は、ｎ画素分の信号を出力するまではｄBK(ｊ)／
ＤBKであり、ｎ＋１画素目からあとではゼロである。
【００２６】一方、メモリ６２ａ，６２ｂは読みだし動
作としては、１番目から１つのセンサの読みだし画素数
であるｍ番目までの信号を出力したあとは読みだしアド
レスをリセットする。書き込み動作としては加算回路６
１ａ，６１ｂの出力をそれぞれ１番目から順にｍ番目ま
で書き込んでいき、ｍ番目を書き込んだあと書き込みア
ドレスをリセットする。このため乗算回路６０ａ，６０
ｂの入力には、 Σ{ｄBK(ｊ+ｍ(ｈ−１))}／ＤBK （８） が導かれることになる。乗算回路６０ａ，６０ｂのもう
一方の入力には加算平均化回路５９ａ，５９ｂの出力が
入力される。加算平均化回路５９ａ，５９ｂは、入力さ
れる制御信号がＯＮのときに、入力される画素出力を順
次加算して平均値を得る機能を有しており、平均値を得
たあとそのままの値を保持する。この場合は第１ライン
読取り時のＤＳ（Ｓ）の値のときにＯＮとなる制御信号
が入力されている。この間のｄwo(ｊ)はゼロであるの
で、加算平均化回路５９ａ，５９ｂの出力は、ＤＳ
（Ｓ）の平均値、あるいは代表値であるＤBK／(ｄworef
+ｄwoBK)となる。この値が以下の白基準読み取り、画像
読み取りで乗算回路６０ａ，６０ｂに入力される。加算
回路６１ａ，６１ｂのもう一方の入力は、暗出力メモリ
５８ａ，５８ｂからの出力（式（２））であり、この結
果、乗算回路６０ａ，６０ｂの出力は、 {ＤBK／(Ｖworef+ＶwoBK)}・Σ{ｄBK(ｊ+ｍ(ｈ−１))}／ＤBK ＝Σ{ｄBK(ｊ+ｍ(ｈ−１))}／(ｄworef+ｄwoBK) （９） となり、減算回路６３ａ，６３ｂの負側入力に導かれ
る。
作としては、１番目から１つのセンサの読みだし画素数
であるｍ番目までの信号を出力したあとは読みだしアド
レスをリセットする。書き込み動作としては加算回路６
１ａ，６１ｂの出力をそれぞれ１番目から順にｍ番目ま
で書き込んでいき、ｍ番目を書き込んだあと書き込みア
ドレスをリセットする。このため乗算回路６０ａ，６０
ｂの入力には、 Σ{ｄBK(ｊ+ｍ(ｈ−１))}／ＤBK （８） が導かれることになる。乗算回路６０ａ，６０ｂのもう
一方の入力には加算平均化回路５９ａ，５９ｂの出力が
入力される。加算平均化回路５９ａ，５９ｂは、入力さ
れる制御信号がＯＮのときに、入力される画素出力を順
次加算して平均値を得る機能を有しており、平均値を得
たあとそのままの値を保持する。この場合は第１ライン
読取り時のＤＳ（Ｓ）の値のときにＯＮとなる制御信号
が入力されている。この間のｄwo(ｊ)はゼロであるの
で、加算平均化回路５９ａ，５９ｂの出力は、ＤＳ
（Ｓ）の平均値、あるいは代表値であるＤBK／(ｄworef
+ｄwoBK)となる。この値が以下の白基準読み取り、画像
読み取りで乗算回路６０ａ，６０ｂに入力される。加算
回路６１ａ，６１ｂのもう一方の入力は、暗出力メモリ
５８ａ，５８ｂからの出力（式（２））であり、この結
果、乗算回路６０ａ，６０ｂの出力は、 {ＤBK／(Ｖworef+ＶwoBK)}・Σ{ｄBK(ｊ+ｍ(ｈ−１))}／ＤBK ＝Σ{ｄBK(ｊ+ｍ(ｈ−１))}／(ｄworef+ｄwoBK) （９） となり、減算回路６３ａ，６３ｂの負側入力に導かれ
る。
【００２７】一方、減算回路６３ａ，６３ｂの正側入力
には、式（３）が入力されるので減算回路６３ａ，６３
ｂの出力は ｄwo(ｊ)／(ｄworef+ｄwoBK) （１０） となる。この白基準読み取りの各演算は、読み出し画素
数（各センサでｍ画素）だけ行われる。この出力（式
（５））を切り換え回路６４ａ，６４ｂを図示とは反対
の切り換え位置として白基準メモリに記録する。これに
より１ライン（各センサでｍ画素）の白基準の取り込み
が終わる。この後、暗出力メモリ５８ａ，５８ｂ、メモ
リ６２ａ，６２ｂ、白基準メモリ６５ａ，６５ｂの書き
込みアドレス、読み出しアドレスはリセットされる。画
像の入力は減算回路６３ａ，６３ｂまでは上記白基準の
取り込みと同じように行われる。以下、白基準入力と画
像入力の違いの説明については、前述した（６）式以下
の説明と同様である。また、図１２は、図８に加算回路
６１ａ，６１ｂ及びメモリ６２ａ，６２ｂを付加したも
のであり、図１３も図９に加算回路６１及びメモリ６２
を付加したものである。
には、式（３）が入力されるので減算回路６３ａ，６３
ｂの出力は ｄwo(ｊ)／(ｄworef+ｄwoBK) （１０） となる。この白基準読み取りの各演算は、読み出し画素
数（各センサでｍ画素）だけ行われる。この出力（式
（５））を切り換え回路６４ａ，６４ｂを図示とは反対
の切り換え位置として白基準メモリに記録する。これに
より１ライン（各センサでｍ画素）の白基準の取り込み
が終わる。この後、暗出力メモリ５８ａ，５８ｂ、メモ
リ６２ａ，６２ｂ、白基準メモリ６５ａ，６５ｂの書き
込みアドレス、読み出しアドレスはリセットされる。画
像の入力は減算回路６３ａ，６３ｂまでは上記白基準の
取り込みと同じように行われる。以下、白基準入力と画
像入力の違いの説明については、前述した（６）式以下
の説明と同様である。また、図１２は、図８に加算回路
６１ａ，６１ｂ及びメモリ６２ａ，６２ｂを付加したも
のであり、図１３も図９に加算回路６１及びメモリ６２
を付加したものである。
【００２８】図１４は、信号処理部の更に他の実施例を
示す図である。図１４に示した信号処理部において、図
１１に示した信号処理部との違いは、図１１における暗
出力メモリ５８ａ，５８ｂを本発明の実施例では、読み
だし専用化（ＲＯＭ化）した暗出力メモリ８０ａ，８０
ｂを用いるようにしたことである。従って暗出力の取り
込みの動作はなく、これに必要な要素は省略されてい
る。暗出力メモリ８０ａ，８０ｂへの記憶は、例えば製
造段階、メンテナンス時などに図１１の実施例と同様の
考え方で行なうようにする。この信号処理部は暗出力パ
ターンが光電変換素子の各々で経時変化が小さくある程
度保存される場合に適用できる。図１４の信号処理部
は、図１１の信号処理部と同じ効果があり、その上、暗
出力記憶動作、切り替え回路が不要になるので回路構成
が簡単になる。
示す図である。図１４に示した信号処理部において、図
１１に示した信号処理部との違いは、図１１における暗
出力メモリ５８ａ，５８ｂを本発明の実施例では、読み
だし専用化（ＲＯＭ化）した暗出力メモリ８０ａ，８０
ｂを用いるようにしたことである。従って暗出力の取り
込みの動作はなく、これに必要な要素は省略されてい
る。暗出力メモリ８０ａ，８０ｂへの記憶は、例えば製
造段階、メンテナンス時などに図１１の実施例と同様の
考え方で行なうようにする。この信号処理部は暗出力パ
ターンが光電変換素子の各々で経時変化が小さくある程
度保存される場合に適用できる。図１４の信号処理部
は、図１１の信号処理部と同じ効果があり、その上、暗
出力記憶動作、切り替え回路が不要になるので回路構成
が簡単になる。
【００２９】図１５は、信号処理部の更に他の実施例を
示す図である。図１５の信号処理部は、図１２の信号処
理部の暗出力メモリ５８ａ，５８ｂのかわりにＲＯＭ化
した暗出力メモリ８０ａ，８０ｂを用いるようにしたも
のである。従って、図１２の信号処理部と同様に暗出力
の動作はなくこれに必要な動作は省略されている。また
暗出力メモリ８０ａ，８０ｂへの記憶、適応条件は１４
図に示す実施例と同じである。図１５の信号処理部は、
図１２の信号処理部と同じ効果があり、その上、暗出力
記憶動作、切り替え回路が不要になるので回路構成が簡
単になる。
示す図である。図１５の信号処理部は、図１２の信号処
理部の暗出力メモリ５８ａ，５８ｂのかわりにＲＯＭ化
した暗出力メモリ８０ａ，８０ｂを用いるようにしたも
のである。従って、図１２の信号処理部と同様に暗出力
の動作はなくこれに必要な動作は省略されている。また
暗出力メモリ８０ａ，８０ｂへの記憶、適応条件は１４
図に示す実施例と同じである。図１５の信号処理部は、
図１２の信号処理部と同じ効果があり、その上、暗出力
記憶動作、切り替え回路が不要になるので回路構成が簡
単になる。
【００３０】図１６は、信号処理部の更に他の実施例を
示す図である。図１６の信号処理部は、図１３の信号処
理部の暗出力メモリ５８のかわりにＲＯＭ化した暗出力
メモリ８０を用いるようにしたものである。従って、図
１３の信号処理部と同様に暗出力の動作はなくこれに必
要な動作は省略されている。また暗出力メモリ８０への
記憶、適応条件は図１３の実施例と同じである。図１６
の信号処理部は、図１３の信号処理部と同じ効果があ
り、その上、暗出力記憶動作、切り替え回路が不要にな
るので回路構成が簡単になる。
示す図である。図１６の信号処理部は、図１３の信号処
理部の暗出力メモリ５８のかわりにＲＯＭ化した暗出力
メモリ８０を用いるようにしたものである。従って、図
１３の信号処理部と同様に暗出力の動作はなくこれに必
要な動作は省略されている。また暗出力メモリ８０への
記憶、適応条件は図１３の実施例と同じである。図１６
の信号処理部は、図１３の信号処理部と同じ効果があ
り、その上、暗出力記憶動作、切り替え回路が不要にな
るので回路構成が簡単になる。
【００３１】また、図１１、図１２、図１３の信号処理
部においては、暗時出力信号をＣＣＤラインセンサから
読み出すときの蓄積時間を、画像を読み出すときのライ
ンあたりの蓄積時間に比べ長く設定することで、あらか
じめ取り込む１ラインの暗時出力信号の出力レベルを大
きくすることができるので、信号処理中の劣化を小さく
でき、これを暗時出力パターンとして記憶することによ
り、さらに精度の高い暗時出力補正ができる。
部においては、暗時出力信号をＣＣＤラインセンサから
読み出すときの蓄積時間を、画像を読み出すときのライ
ンあたりの蓄積時間に比べ長く設定することで、あらか
じめ取り込む１ラインの暗時出力信号の出力レベルを大
きくすることができるので、信号処理中の劣化を小さく
でき、これを暗時出力パターンとして記憶することによ
り、さらに精度の高い暗時出力補正ができる。
【００３２】
【効果】以上の説明から明らかなように、本発明による
と、以下のような効果がある。 （１）請求項１記載の発明では、光電変換素子により原
稿の濃度に応じた電気信号を得る画像読取装置におい
て、原稿領域を主走査方向に２分割して読み取るように
光電変換素子をその原稿領域に対応させて２つ設け、こ
の２つの光電変換素子の最初に読み出される読み取り画
素に対応する原稿位置の方向が互いに逆方向となるよう
に配置し、原稿以外からの反射光を遮光する主走査方向
に移動可能な遮光板と、主走査方向に移動可能な副白色
基準板と、原稿のサイズを検知する原稿サイズ検知手段
と、原稿のサイズにより遮光板の位置を制御する遮光板
制御手段と、原稿のサイズにより副白色基準板を移動す
る副白色基準板制御手段と、原稿のサイズにより照明光
源の強度を制御する照明光源制御手段と、原稿のサイズ
により副走査速度を制御する副走査速度制御手段とを設
け原稿領域に対応する画素のみを読みだすようにし、光
電変換素子の出力信号の感光部がなく転送部のみの画素
の出力部分をホールドする手段と、副白色板を撮像した
出力部分をホールドする手段と、上記２つのホールドす
る手段の出力を基準として白色基準板および画像読み取
り信号を正規化する手段と、上記正規化する手段の出力
である正規化された白色基準板読み取り信号を１ライン
にわたり記憶する手段と、上記正規化手段の出力である
正規化された画像読み取り信号を上記記憶手段の内容を
１ラインにわたり読み出した出力により正規化する第２
の正規化手段とを設けたシェーディング補正するように
したので、高速高精細な読み取りが可能で、小さい原稿
を読み取るときにはさらに高速に読み取ることができ、
光源強度の時間変化に追従したシェーディング補正が可
能となる。 （２）請求項２記載の発明では、請求項１記載の発明に
おいて、光電変換素子の出力信号のうち感光部がなく転
送部のみの画素の出力部分をホールドする手段と、感光
部に光シールドがなされている画素の出力をホールドす
る手段と、前記２つのホールドする手段の出力を基準と
して１ラインの暗時出力を正規化する手段と、前記正規
化された暗時出力を記憶する手段と、感光部にシールド
がなされている画素の出力をホールドする第２の手段
と、前記ホールドする第２の手段の出力と前記記憶手段
の出力を乗算する手段と、その乗算する手段の出力を、
画像を読み取った出力から減ずる減算手段とを設け光電
変換素子から出力される暗時出力を生成して画像を読み
取った出力から減じるので、光電変換素子の持つ画素数
より少ない画素数だけ読みだしを行なったときにも暗時
出力の補正ができる。 （３）請求項３記載の発明では、請求項１記載の発明に
おいて、光電変換素子の出力信号のうち感光部がなく転
送部のみの画素の出力部分をホールドする手段と、感光
部に光シールドがなされている画素の出力をホールドす
る手段と、前記２つのホールドする手段の出力を基準と
して１ラインの暗時出力を正規化する手段と、前記正規
化された暗時出力を記憶する手段と、感光部にシールド
がなされている画素の出力をホールドする第２の手段
と、前記ホールドする第２の手段の出力と前記記憶手段
の出力を乗算する手段と、前記乗算する手段の出力から
実際に光電変換素子から出力される暗時出力を生成する
手段と、前記実際に光電変換素子から出力される暗時出
力を生成する手段の出力を、画像を読み取った出力から
減ずる減算手段とを設け、実際に光電変換素子から出力
される暗時出力を生成して画像を読み取った出力から減
じるので、光電変換素子の持つ画素数より少ない画素数
だけ読みだしを行なったときにも暗時出力の補正ができ
る。 （４）請求項４記載の発明では、請求項２又は３記載の
発明において、１ラインにわたる暗時出力信号を光電変
換素子から読み出すときの蓄積時間を画像を読み取りと
きのラインあたりの蓄積時間に比べ長く設定するように
したのでより高精度な暗時出力の補正が可能である。 （５）請求項５記載の発明では、請求項１記載の発明に
おいて、１ラインにわたる暗時出力信号の記憶手段と、
感光部に光シールドがなされている画素の出力部分をホ
ールドする手段と、上記ホールド手段の出力と上記記憶
手段の内容を１ラインにわたり読み出した出力とを乗算
する手段と、上記乗算手段の出力から実際に光電変換素
子から出力される蓄積された暗時出力信号を生成する手
段と、上記蓄積された暗時出力信号を生成する手段の出
力を画像を読み取ったときの出力から減ずる演算手段を
設け、実際に光電変換素子から出力される暗時出力を生
成して画像を読み取った出力から減じるので、光電変換
素子の持つ画素数より少ない画素数だけ読みだしを行な
ったときにも暗時出力の補正ができる。 （６）請求項６記載の発明では、請求項１〜４記載の発
明において、並べ替え回路を設けたので、１つの光電変
換素子と同じ出力形式の出力データを得ることができ
る。
と、以下のような効果がある。 （１）請求項１記載の発明では、光電変換素子により原
稿の濃度に応じた電気信号を得る画像読取装置におい
て、原稿領域を主走査方向に２分割して読み取るように
光電変換素子をその原稿領域に対応させて２つ設け、こ
の２つの光電変換素子の最初に読み出される読み取り画
素に対応する原稿位置の方向が互いに逆方向となるよう
に配置し、原稿以外からの反射光を遮光する主走査方向
に移動可能な遮光板と、主走査方向に移動可能な副白色
基準板と、原稿のサイズを検知する原稿サイズ検知手段
と、原稿のサイズにより遮光板の位置を制御する遮光板
制御手段と、原稿のサイズにより副白色基準板を移動す
る副白色基準板制御手段と、原稿のサイズにより照明光
源の強度を制御する照明光源制御手段と、原稿のサイズ
により副走査速度を制御する副走査速度制御手段とを設
け原稿領域に対応する画素のみを読みだすようにし、光
電変換素子の出力信号の感光部がなく転送部のみの画素
の出力部分をホールドする手段と、副白色板を撮像した
出力部分をホールドする手段と、上記２つのホールドす
る手段の出力を基準として白色基準板および画像読み取
り信号を正規化する手段と、上記正規化する手段の出力
である正規化された白色基準板読み取り信号を１ライン
にわたり記憶する手段と、上記正規化手段の出力である
正規化された画像読み取り信号を上記記憶手段の内容を
１ラインにわたり読み出した出力により正規化する第２
の正規化手段とを設けたシェーディング補正するように
したので、高速高精細な読み取りが可能で、小さい原稿
を読み取るときにはさらに高速に読み取ることができ、
光源強度の時間変化に追従したシェーディング補正が可
能となる。 （２）請求項２記載の発明では、請求項１記載の発明に
おいて、光電変換素子の出力信号のうち感光部がなく転
送部のみの画素の出力部分をホールドする手段と、感光
部に光シールドがなされている画素の出力をホールドす
る手段と、前記２つのホールドする手段の出力を基準と
して１ラインの暗時出力を正規化する手段と、前記正規
化された暗時出力を記憶する手段と、感光部にシールド
がなされている画素の出力をホールドする第２の手段
と、前記ホールドする第２の手段の出力と前記記憶手段
の出力を乗算する手段と、その乗算する手段の出力を、
画像を読み取った出力から減ずる減算手段とを設け光電
変換素子から出力される暗時出力を生成して画像を読み
取った出力から減じるので、光電変換素子の持つ画素数
より少ない画素数だけ読みだしを行なったときにも暗時
出力の補正ができる。 （３）請求項３記載の発明では、請求項１記載の発明に
おいて、光電変換素子の出力信号のうち感光部がなく転
送部のみの画素の出力部分をホールドする手段と、感光
部に光シールドがなされている画素の出力をホールドす
る手段と、前記２つのホールドする手段の出力を基準と
して１ラインの暗時出力を正規化する手段と、前記正規
化された暗時出力を記憶する手段と、感光部にシールド
がなされている画素の出力をホールドする第２の手段
と、前記ホールドする第２の手段の出力と前記記憶手段
の出力を乗算する手段と、前記乗算する手段の出力から
実際に光電変換素子から出力される暗時出力を生成する
手段と、前記実際に光電変換素子から出力される暗時出
力を生成する手段の出力を、画像を読み取った出力から
減ずる減算手段とを設け、実際に光電変換素子から出力
される暗時出力を生成して画像を読み取った出力から減
じるので、光電変換素子の持つ画素数より少ない画素数
だけ読みだしを行なったときにも暗時出力の補正ができ
る。 （４）請求項４記載の発明では、請求項２又は３記載の
発明において、１ラインにわたる暗時出力信号を光電変
換素子から読み出すときの蓄積時間を画像を読み取りと
きのラインあたりの蓄積時間に比べ長く設定するように
したのでより高精度な暗時出力の補正が可能である。 （５）請求項５記載の発明では、請求項１記載の発明に
おいて、１ラインにわたる暗時出力信号の記憶手段と、
感光部に光シールドがなされている画素の出力部分をホ
ールドする手段と、上記ホールド手段の出力と上記記憶
手段の内容を１ラインにわたり読み出した出力とを乗算
する手段と、上記乗算手段の出力から実際に光電変換素
子から出力される蓄積された暗時出力信号を生成する手
段と、上記蓄積された暗時出力信号を生成する手段の出
力を画像を読み取ったときの出力から減ずる演算手段を
設け、実際に光電変換素子から出力される暗時出力を生
成して画像を読み取った出力から減じるので、光電変換
素子の持つ画素数より少ない画素数だけ読みだしを行な
ったときにも暗時出力の補正ができる。 （６）請求項６記載の発明では、請求項１〜４記載の発
明において、並べ替え回路を設けたので、１つの光電変
換素子と同じ出力形式の出力データを得ることができ
る。
【図１】 本発明による画像読取装置の一実施例を説明
するための構成図である。
するための構成図である。
【図２】 光電変換系、駆動系、信号処理系を示す図で
ある。
ある。
【図３】 ＣＣＤ駆動部の出力パルスを示すタイミング
図である。
図である。
【図４】 ＣＣＤラインセンサの出力信号を示す図であ
る。
る。
【図５】 ＣＣＤラインセンサの暗出力の重なりの様子
を示す図である。
を示す図である。
【図６】 信号処理部の実施例を示す図である。
【図７】 ＣＣＤラインセンサの１ライン分の出力を示
す図である。
す図である。
【図８】 信号処理部の他の実施例を示す図である。
【図９】 信号処理部の更に他の実施例を示す図であ
る。
る。
【図１０】 並べ替え回路の入力データ列と出力データ
列を示す図である。
列を示す図である。
【図１１】 信号処理部の更に他の実施例を示す図であ
る。
る。
【図１２】 信号処理部の更に他の実施例を示す図であ
る。
る。
【図１３】 信号処理部の更に他の実施例を示す図であ
る。
る。
【図１４】 信号処理部の更に他の実施例を示す図であ
る。
る。
【図１５】 信号処理部の更に他の実施例を示す図であ
る。
る。
【図１６】 信号処理部の更に他の実施例を示す図であ
る。
る。
７ａ，７ｂ…ＣＣＤシフトレジスタ、８ａ，８ｂ…フォ
トダイオードアレイ、９ａ，９ｂ…出力部、１０…ＣＣ
Ｄ駆動部、１１…信号処理部、３０…遮光板制御部、３
１…原稿サイズ検知部、３２…照明光源制御部、３３…
副走査速度制御部、３４…副白色基板制御部。
トダイオードアレイ、９ａ，９ｂ…出力部、１０…ＣＣ
Ｄ駆動部、１１…信号処理部、３０…遮光板制御部、３
１…原稿サイズ検知部、３２…照明光源制御部、３３…
副走査速度制御部、３４…副白色基板制御部。
Claims (6)
- 【請求項１】 光電変換素子により原稿の濃度に応じた
電気信号を得る画像読取装置において、原稿領域を主走
査方向に２分割して読み取るように光電変換素子をその
原稿領域に対応させて２つ設け、該２つの光電変換素子
の最初に読み出される読み取り画素に対応する原稿位置
が原稿領域の主走査方向のほぼ中央で、かつ次に続いて
読みだされる読み取り画素に対応する原稿位置の方向が
互いに逆方向となるように設置し、原稿以外からの反射
光を遮光する主走査方向に移動可能な遮光板と、主走査
方向に移動可能な副白色基準板と、原稿のサイズを検知
する原稿サイズ検知手段と、原稿のサイズにより遮光板
の位置を制御する遮光板制御部と、原稿のサイズにより
副白色板の位置を制御する副白色板制御部と、原稿のサ
イズにより照明光源の強度を制御する照明光源制御部
と、原稿のサイズにより副走査速度を制御する副走査速
度制御部と、感光部がなく転送部のみの画素の出力部分
をホールドする第１のホールド手段と、副白色基準板を
撮像した出力部分をホールドする第２のホールド手段
と、前記第１のホールド手段及び第２のホールド手段の
出力値を基準として白色基準板および画像読み取り信号
を正規化する第１の正規化手段と、該第１の正規化手段
の出力である正規化された白色基準板読み取り信号を１
ラインにわたり記憶する記憶手段と、前記第１の正規化
手段の出力である正規化された画像読み取り信号を前記
記憶手段の内容を１ラインにわたり読み出した出力によ
り正規化する第２の正規化手段とを設けたことを特徴と
する画像読取装置。 - 【請求項２】 １ラインにわたる暗時出力信号のうち、
感光部がなく転送部のみの画素の出力部分をホールドす
る第１のホールド手段と、感光部に光シールドがなされ
ている画素の出力部分をホールドする第２のホールド手
段と、前記２つのホールド手段の出力を基準として１ラ
インにわたる暗時出力信号を正規化する第１の正規化手
段と、前記正規化された１ラインにわたる暗時出力信号
を記憶する第２の記憶手段と、感光部に光シールドがな
されている画素の出力をホールドする第３のホールド手
段と、該第３のホールド手段の出力と前記第２の記憶手
段の内容を１ラインにわたり読み出した出力とを乗算す
る乗算手段と、該乗算手段の出力を画像を読み取ったと
きの出力から減ずる減算手段とを設けたことを特徴とす
る請求項１記載の画像読取装置。 - 【請求項３】 １ラインにわたる暗時出力信号のうち、
感光部がなく転送部のみの画素の出力部分をホールドす
る第１のホールド手段と、感光部に光シールドがなされ
ている画素の出力部分をホールドする第２のホールド手
段と、前記第１のホールド手段及び第２のホールド手段
の出力を基準として１ラインにわたる暗時出力信号を正
規化する第１の正規化手段と、正規化された１ラインに
わたる暗時出力信号を記憶する第２の記憶手段と、感光
部に光シールドがなされている画素の出力をホールドす
る第３のホールド手段と、該第３のホールド手段の出力
と前記第２の記憶手段の内容を１ラインにわたり読み出
した出力とを乗算する乗算手段と、該乗算手段の出力か
ら実際に光電変換素子から出力される蓄積された暗時出
力信号を生成する生成手段と、前記蓄積された暗時出力
信号を生成する生成手段の出力を画像を読み取ったとき
の出力から減ずる減算手段とを設けたことを特徴とする
請求項１記載の画像読取装置。 - 【請求項４】 １ラインにわたる暗時出力信号を光電変
換素子から読み出すときの蓄積時間を、画像を読み取る
ときのラインあたりの蓄積時間に比べ長く設定すること
を特徴とする請求項２又は３記載の画像読取装置。 - 【請求項５】 １ラインにわたる暗時出力信号の第２の
記憶手段と、感光部に光シールドがなされている画素の
出力部分をホールドする第３のホールド手段と、該第３
のホールド手段の出力と、前記第２の記憶手段の内容を
１ラインにわたり読み出した出力とを乗算する乗算手段
と、該乗算手段の出力から実際に光電変換素子から出力
される蓄積された暗時出力信号を生成する生成手段と、
前記蓄積された暗時出力信号を生成する生成手段の出力
を画像を読み取ったときの出力から減ずる減算手段とを
設けたことを特徴とする請求項１記載の画像読取装置。 - 【請求項６】 原稿画像の中心部分から互いに逆方向に
並列に出力された２つのデータ列を、原稿画像の端のデ
ータから順に並んだ１つの直列データ列として出力する
並べ替え回路を設けたことを特徴とする請求項１〜５の
いずれかに記載の画像読取装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4025814A JPH05191575A (ja) | 1992-01-16 | 1992-01-16 | 画像読取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4025814A JPH05191575A (ja) | 1992-01-16 | 1992-01-16 | 画像読取装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05191575A true JPH05191575A (ja) | 1993-07-30 |
Family
ID=12176337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4025814A Pending JPH05191575A (ja) | 1992-01-16 | 1992-01-16 | 画像読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05191575A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6606172B1 (en) | 1998-01-22 | 2003-08-12 | Kabushiki Kaisha Toshiba | Image information processing apparatus, image information processing method and image forming apparatus |
| JP2006129296A (ja) * | 2004-10-29 | 2006-05-18 | Seiko Instruments Inc | 原稿読取り方法、原稿読取り装置、画像形成装置、及びイメージスキャナ |
| US7324236B2 (en) | 2000-02-01 | 2008-01-29 | Canon Kabushiki Kaisha | Discrepancy correction method and apparatus for correcting difference in levels of image signals obtained by an image sensor having a multiple output channels |
-
1992
- 1992-01-16 JP JP4025814A patent/JPH05191575A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6606172B1 (en) | 1998-01-22 | 2003-08-12 | Kabushiki Kaisha Toshiba | Image information processing apparatus, image information processing method and image forming apparatus |
| WO2004098172A1 (ja) * | 1998-01-22 | 2004-11-11 | Akihiro Moro | 画像情報処理装置 画像情報処理方法 画像形成装置 |
| US7324236B2 (en) | 2000-02-01 | 2008-01-29 | Canon Kabushiki Kaisha | Discrepancy correction method and apparatus for correcting difference in levels of image signals obtained by an image sensor having a multiple output channels |
| JP2006129296A (ja) * | 2004-10-29 | 2006-05-18 | Seiko Instruments Inc | 原稿読取り方法、原稿読取り装置、画像形成装置、及びイメージスキャナ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004112611A (ja) | 画像読取装置 | |
| JPH06315068A (ja) | 短期および長期の積分周期を有するラスタ入力スキャナ | |
| JP3130593B2 (ja) | 原稿読取り装置 | |
| US4775799A (en) | Input scanner having digital and analog mode selection | |
| US7349015B2 (en) | Image capture apparatus for correcting noise components contained in image signals output from pixels | |
| US6335805B1 (en) | Image reading apparatus and method utilizing a plurality of line sensors | |
| US5682033A (en) | Digitizing CCD array system | |
| JPH0365710B2 (ja) | ||
| JPH0799850B2 (ja) | 画像記録装置用画像読み取り装置 | |
| JP2004112645A (ja) | 画像読取装置 | |
| JP3087684B2 (ja) | 画像読取装置 | |
| JPH05191575A (ja) | 画像読取装置 | |
| JPH11196334A (ja) | リニアイメージセンサおよび画像読み取り装置および電荷転送方法 | |
| JP3203020B2 (ja) | 画像読取装置 | |
| JPH05207232A (ja) | 画像読取装置 | |
| JP2856940B2 (ja) | 画像読取り装置 | |
| JP3203019B2 (ja) | 画像読取装置 | |
| US20020097330A1 (en) | Photosensor array using segmented charge transfer gates to improve processing time for small images | |
| JP3259975B2 (ja) | 画像読取装置 | |
| JP3701094B2 (ja) | 画像読取装置 | |
| JP3971755B2 (ja) | センサアレイを制御する方法及び装置 | |
| JP3885984B2 (ja) | 画像読取装置 | |
| JP3229347B2 (ja) | 画像読取装置 | |
| JP3207544B2 (ja) | 画像読取装置 | |
| JPH114326A (ja) | 撮像装置 |