JPH05207232A - 画像読取装置 - Google Patents

Abstract

(57)【要約】 【目的】 高速、高精細な読み取りを可能とし、高速化
を図る。 【構成】 ＣＣＤラインセンサ６ａ，６ｂは入射光をフ
ォトダイオードアレイ７ａ，７ｂで光電変換、蓄積した
信号電荷をＣＣＤシフトレジスタ８ａ，８ｂに送り、各
画素信号を順次出力部９ａ，９ｂに送りだし、１ライン
分（センサ）の画素信号を読みだすことができる。ＣＣ
Ｄラインセンサ６ａ，６ｂは駆動部１０によりそれぞれ
独立に、かつ同時に駆動され、出力信号は信号処理部１
１によりサンプルホールド、Ａ／Ｄ変換、暗時出力補
正、原稿画像の中心部分から互いに逆方向に並列に出力
された２つのデータ列を、原稿画像の端のデータから順
に並んだ１つの直列データ列として出力するように並び
替え、シェーディング補正などの処理がなされる。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明は、画像読取装置に関し、より詳細
には、ＣＣＤラインセンサを用いた画像読取装置に係
り、特に高速、高精細読み取りの可能な画像読取装置に
関する。例えば、スキャナ、複写機、ファクシミリなど
の画像入力に適用されるものである。

【０００２】

【従来技術】ＣＣＤラインセンサを用いた画像読取装置
において、原稿を複数の領域にわけ、それぞれの領域に
対応したラインセンサを主走査方向に複数個並べて原稿
画像を読み取る画像読取装置が提案されている。例え
ば、特公平１−５３５３８号公報のものは、画像読み取
りの読み取り速度、読み取り密度を高めようにとしてい
る。また、近年、高速高精細な読み取りが可能なスキャ
ナが望まれている。また、微細加工技術の進歩で高速動
作可能なＣＣＤラインセンサ、高密度のＣＣＤラインセ
ンサが出現している。しかし、従来の技術である１つの
ＣＣＤラインセンサを使う画像読取装置では、高速、高
精細という点でまだ十分でない。無理に高速、高精細な
読み取りを達成しようとすればＣＣＤ駆動回路、出力信
号処理回路が高速動作可能であることが要求され、コス
トの点で不利なばかりか読み出す画素情報の精度も悪く
なることが予想される。

【０００３】また、従来例では読み取ることのできる最
大原稿サイズより小さい原稿を読み取るときに、ＣＣＤ
ラインセンサの画素情報のうち不要な画素情報を含むす
べての画素情報を読みだし、処理しているので読み取り
効率が悪くなっている。

【０００４】

【目的】本発明は、上述のごとき実情に鑑みなされたも
ので、ＣＣＤラインセンサ、ＣＣＤ駆動回路、出力信号
処理回路の動作が低速であっても高速、高精細な読み取
りが可能で、小さい原稿を読み取るときには、必要な画
素だけ読み出すことが可能であり、高速化を図ること、
また、２つのＣＣＤラインセンサを用いることにより、
高速、高精細な読み取りが可能であり、特に小さい原稿
を読み取るときにより高速に読み取ることができ、ＣＣ
Ｄラインセンサの持つ画素数より少ない画素数だけ読み
出しを行なったときにも暗時出力の補正を精度よくでき
ること、また、さらに精度の高い暗時出力補正が可能な
こと、さらに、精度の高いシェーディング補正を行なう
ことでより高精細な読み取りが可能であること、さら
に、出力形式が１つのＣＣＤラインセンサと同様である
画像読取装置を提供することを目的としてなされたもの
である。

【０００５】

【構成】本発明は、上記目的を達成するために、（１）
光電変換素子により原稿の濃度に応じた電気信号を得る
画像読取装置において、原稿領域を主走査方向に２分割
して読み取るように光電変換素子（６ａ，６ｂ）を前記
原稿領域に対応させて２つ設け、該２つの光電変換素子
の最初に読み出される読み取り画素に対応する原稿位置
が原稿領域の主走査方向のほぼ中央で、かつ次に続いて
読みだされる読み取り画素に対応する原稿位置の方向が
互いに逆方向となるように設置し、原稿以外からの反射
光を遮光する遮光板（２９ａ，２９ｂ）と、原稿のサイ
ズに対応した前記光電変換素子の画素のみを出力し、感
光部がなく転送部のみの画素の出力部分をホールドする
第１のホールド手段（５２ａ，５２ｂ）と、感光部に光
シールドがなされている画素の出力（読み取りライン以
前に非読み出し画素で発生した暗時出力と読み取りライ
ンで光シールドがなされている画素で発生した暗時出力
の和）をホールドする第２のホールド手段（５３ａ，５
３ｂ）と、前記第１のホールド手段（５２ａ，５２ｂ）
及び前記第２のホールド手段（５３ａ，５３ｂ）の出力
を基準として１ラインにわたり実際に各画素から出力さ
れる暗時出力信号を正規化する第１の正規化手段（５６
ａ，５６ｂ）と、該第１の正規化手段により正規化され
た暗時出力信号を記憶する第１の記憶手段（５８ａ，５
８ｂ）と、感光部に光シールドがなされている画素の出
力をホールドする第３のホールド手段（５９ａ，５９
ｂ）と、該第３のホールド手段の出力と前記第１の記憶
手段の内容を１ラインにわたり読み出した出力とを乗算
する乗算手段（６０ａ，６０ｂ）と、該乗算手段の出力
を画像を読み取ったときの出力から減ずる減算手段（６
３ａ，６３ｂ）とを設けたこと、更には、（２）１ライ
ンにわたる暗時出力信号を光電変換素子から読み出すと
きの蓄積時間を、画像を読み取るときのラインあたりの
蓄積時間に比べ長く設定すること、更には、（３）前記
（１）又は（２）において、感光部がなく転送部のみの
画素の出力部分をホールドする第１のホールド手段（５
２ａ，５２ｂ）と、１ラインにわたり白基準板を読み取
ったときの出力信号のピーク値をホールドするピークホ
ールド手段（９０ａ，９０ｂ）と、前記第１のホールド
手段および前記ピークホールド手段の出力値を基準とし
て１ラインにわたる白基準板読み取り信号および画像読
み取り信号を正規化する第１の正規化手段（５６ａ，５
６ｂ）と、該第１の正規化手段の出力である正規化され
た白基準板読み取り信号を１ラインにわたり記憶する第
２の記憶手段（６５ａ，６５ｂ）と、前記第１の正規化
手段の内容を１ラインにわたり読み出した出力により画
像を読み取ったときの出力を正規化する第２の正規化手
段（６６ａ，６６ｂ）とを設けたこと、更には、（４）
前記（１）,（２）又は（３）において、原稿画像の中
心部分から互いに逆方向に並列に出力された２つのデー
タ列を、原稿画像の端のデータから順に並んだ１つの直
列データ列として出力する並べ替え回路（６７）を設け
たことを特徴としたものである。以下、本発明の実施例
に基づいて説明する。

【０００６】図１は、本発明による画像読取装置の一実
施例を説明するための構成図で、図中、１は原稿、２は
コンタクトガラス、３は照明光源、６ａ，６ｂはＣＣＤ
ラインセンサ、２４ａ，２４ｂはレンズ、２９ａ，２９
ｂは遮光板である。

【０００７】コンタクトガラス２の上の原稿１は照明光
源３で線状に照明される。原稿１からの反射光のうち、
原稿１の中心から左側の反射光は左側のＣＣＤラインセ
ンサ６ａ上に、原稿１の中心から右側の反射光は右側の
ＣＣＤラインセンサ６ｂ上にレンズ２４ａ，２４ｂによ
り結像される。また、２つのＣＣＤラインセンサ６ａ，
６ｂは線状に照明された画像の中心部分の画像信号がま
ずはじめに出力されるように出力部が外向きに配置され
ている。図１に示した光学系は一実施例であり原稿画像
を主走査方向（ｘ方向）に２つに分割できる光学系であ
れば、例えば、ミラー、あるいはハーフミラー、あるい
はルーフミラーを使う方法など、どのような方法を用い
てもよい。遮光板２９ａ，２９ｂは読み取り領域以外か
ら反射した反射光を遮光する。

【０００８】図２は、光電変換系、駆動系、信号処理系
を示す図で、図中、７ａ，７ｂはＣＣＤシフトレジス
タ、８ａ，８ｂはフォトダイオードアレイ、９ａ，９ｂ
は出力部、１０はＣＣＤ駆動部、１１は信号処理部、３
０は遮光板制御部、３１は原稿サイズ検知部、３２は照
明光源制御部、３３は副走査速度制御部である。

【０００９】ＣＣＤラインセンサ６ａ，６ｂは入射光を
フォトダイオードアレイ７ａ，７ｂで光電変換、蓄積し
た信号電荷をＣＣＤ駆動部１０からのシフトパルスを受
け並列にＣＣＤシフトレジスタ８ａ，８ｂに送る。次に
ＣＣＤシフトレジスタ８ａ，８ｂにより各画素信号をＣ
ＣＤ駆動部１０の転送パルスを受け順次出力部９ａ，９
ｂに送りだし、１画素分の信号を送りだした後、ＣＣＤ
駆動部１０のリセットパルスＲＳにより電荷をクリアす
ることをセンサ１ライン分の画素数だけ繰り返すことに
より１ライン分（センサ）の画素信号を読みだすことが
できる。ＣＣＤラインセンサ６ａ，６ｂは駆動部１０に
よりそれぞれ独立に、かつ同時に駆動され、出力信号は
信号処理部１１によりサンプルホールド、Ａ／Ｄ変換、
暗時出力補正、原稿画像の中心部分から互いに逆方向に
並列に出力された２つのデータ列を、原稿画像の端のデ
ータから順に並んだ１つの直列データ列として出力する
ように並び替え、シェーディング補正などの処理がなさ
れる。信号処理部１１における処理の説明は後述する。
照明光源３、ＣＣＤラインセンサ６ａ，６ｂおよびレン
ズ２４ａ，２４ｂは一体となり、図示しないキャリッジ
上に設置されており１ラインの読取りが終了するとつぎ
の読取り位置まで移動する。図３はＣＣＤ駆動部の出力
するシフトパルスＳＨ、クロックパルスφ１、φ２、リ
セットパルスＲＳのタイミング図を示す。

【００１０】本発明の実施例では、読み取り可能な最大
原稿サイズより小さい原稿１を読み取る場合、原稿から
の画像情報を持つ反射光以外を遮光板２９ａ，２９ｂで
遮光し、遮光板２９ａ，２９ｂで遮光した部分に相当す
るＣＣＤラインセンサ６ａ，６ｂの画素は読みださない
ようにする。すなわち本発明の実施例の場合、ＣＣＤラ
インセンサ６ａ，６ｂの出力信号は、例えば、図４
（Ａ）のように感光部を持たず転送部のみの画素の出力
ＤＳ（Ｅ）、光シールドされた感光部を持つ画素の出力
ＤＳ（Ｓ）、読み取り領域に対応する画素の出力の順に
出力されるが、ＣＣＤラインセンサの持つ画素数がｎ画
素である場合でもｍ（ｍ＜ｎ）画素だけ読み出したら次
のライン読み取りを開始する。このために原稿サイズ検
知部３１は自動的に原稿サイズ（主走査方向）を検知す
るか、あるいは人が指定した原稿サイズ（主走査方向）
を検知し、そのサイズからＣＣＤラインセンサ６ａ，６
ｂの必要な画素数ｍを設定する。その設定した画素数の
情報をＣＣＤ駆動部１０、信号処理部１１、照明光源制
御部３２、副走査速度制御部３３、遮光板制御部３０に
送る。

【００１１】遮光板制御部３０は、送られてきた画素数
の情報に従ってＣＣＤラインセンサ６ａ，６ｂの画素の
うち画像読み取りに寄与しない画素部分を遮光するよう
に遮光板２９ａ，２９ｂを移動する。ＣＣＤ駆動部１０
は、送られてきた画素数の情報にしたがってＣＣＤライ
ンセンサの画素をｍ個だけ読み出すようにφ１，φ２を
ｍ発出力した後にシフトパルスＳＨを出力する。信号処
理部１１では１ラインの画素数が２ｍであるとして信号
処理する。副走査速度制御部３３では、送られてきた画
素数の情報に従って副走査速度を決定して副走査を行な
う。この場合、１ラインの読み取り時間がｍ／ｎ倍にな
るので、全ての画素ｎを読み出す場合に比べ副走査速度
をｎ／ｍ倍にする。照明光源制御部３２では、送られて
きた画素数の情報に従って照明光源３の強度を決定し照
明光源３の駆動を行なう。この場合、１ラインの読み取
り時間がｍ／ｎ倍になるのでそのままではＣＣＤライン
センサの露光量もｍ／ｎ倍に減少する。このため全ての
画素ｎを読み出す場合に比べ、照度がｎ／ｍ倍となるよ
うに照明光源３を制御する。

【００１２】本発明の実施例によれば、ＣＣＤラインセ
ンサを２つ用い、独立に、かつ同時に駆動することによ
り、ＣＣＤラインセンサを１つ用いた場合に比べ、ＣＣ
Ｄラインセンサの駆動周波数が同じで、同じ読み取り密
度の時には、２倍の速度で１ラインを読み取ることがで
きる。また、ＣＣＤラインセンサの駆動周波数が同じ
で、１ラインの読み取り速度が同じ場合には２倍の読み
取り密度で読み取ることができる。原稿画像の中心部分
から出力されたデータを原稿画像の端から順に並び替え
ることで１つのＣＣＤラインセンサを用いたときと同様
の出力形式で出力データが得られる。また遮光板を用い
て読み取りに寄与しない画素を読みださないようにした
ため、小さい原稿を読み取るときに読み取り速度を速く
できる。

【００１３】なお、この場合で照明の明るさ、副走査速
度を一切変えないようにして、ＣＣＤラインセンサのク
ロック速度をｍ／ｎ倍にすることにより光電変換素子駆
動の消費電力を低減することができる。また照明の明る
さ、副走査速度、ＣＣＤラインセンサのクロック速度を
一切変えないようにして、画像読み取りに関係する画素
だけを読みだし、関係しない画素部分はクロックを送ら
ず読みださないようにすることで総データ量を低減する
ことができる。

【００１４】上記のような画像読取装置では、ＣＣＤラ
インセンサの画素のうち画像読み取りに関与する画素の
みを読み出すようにすることにより、露光量に対応する
光電変換出力には、その画素で発生した暗出力と前ライ
ン以前の読み取り時に、非読み出し画素において発生し
た暗出力との和の形で現れる。図５にＣＣＤラインセン
サのもつ画素のうち２５％の画素を読み出した場合にお
ける暗出力の重なりの様子を示す。図５のように、ＣＣ
Ｄラインセンサが持つＣＣＤシフトレジスタの数だけ出
力信号を出力したあとは、各画素から出力される暗時出
力は、同じ画素で発生した暗時出力の和となることがわ
かる。従って、ｍ画素だけ出力する場合でも、暗時出力
レベルの時間変化がない場合、ＣＣＤラインセンサが持
つ画素数ｎだけを一度出力してしまえばそのあとの読み
取りでは各画素の出力信号に含まれる暗時出力分は、各
ライン読み取りで一定となる。

【００１５】以下に、１回の原稿画像読み取り期間中に
暗出力の変動、および光源強度の変動が非常に小さい場
合の本発明の実施例の信号の処理部の一実施例について
述べる。ｎ画素分のＣＣＤシフトレジスタを持つＣＣＤ
ラインセンサからｍ画素だけ読みだす場合には第ｉライ
ンの第ｊ番目の画素出力ｄ_out(ｉ，ｊ)は以下のように
なる。 ｄ_out(ｉ，ｊ)＝ｄ_mo(ｉ，ｊ)+Σ{ｄ_BK(ｊ+ｍ(ｈ-１))} （１） ただし、ｄ_mo(ｉ，ｊ)：第ｉライン、第ｊ番目の画像信
号 ｄ_BK(ｋ) ：センサの第ｋ番目の画素で発生する暗出
力でｋ＞ｎのときｄ_BK(ｋ)=０

【００１６】従って、原稿のもつ情報を精度よく電気信
号に変換するためには光電変換素子の出力信号に対して
暗出力を減ずるためのなんらかの補正、およびＣＣＤラ
インセンサの画素間の感度バラツキ、光源の強度分布の
不均一を補正するシェーディング補正が必要となる。ま
た、本発明においては、暗出力補正、シェーディング補
正と共に出力データの並び替えの処理が必要である。こ
のために本発明の実施例の信号処理部１１は以下で説明
するような構成をとっている。なお、本発明の実施例で
は、１回の画像読み取りで光源の強度変動が小さく、ま
たＣＣＤラインセンサの温度変化が非常に小さく暗時出
力が一定とみなすことができると仮定する。

【００１７】図６は、信号処理部の実施例を示す図で、
図中、５１ａ，５１ｂ，５２ａ，５２ｂ，５３ａ，５３
ｂはサンプルホールド（Ｓ／Ｈ）回路、５４ａ，５４ｂ
は増幅器、５５はスイッチ回路、５６ａ，５６ｂはＡ／
Ｄ変換器、５７ａ，５７ｂは切換回路、５８ａ，５８ｂ
は暗出力メモリ、５９ａ，５９ｂは加算平均回路、６３
ａ，６３ｂは減算回路、６４ａ，６４ｂは切換回路、６
５ａ，６５ｂは白基準メモリ、６６ａ，６６ｂは除算回
路、６７は並べ替え回路、９０ａ，９０ｂはピークホー
ルド回路９１ａ，９１ｂは切り替え回路である。

【００１８】ＣＣＤラインセンサの出力の１ライン分
は、例えば、図４（Ａ）に示されるような波形である。
これら１ラインの波形はＳ／Ｈ回路５１ａ，５１ｂに導
かれＣＣＤラインセンサの転送クロック波形を除去され
て、図４（Ｂ）の波形になる。この実施例において全て
の信号処理の前に各メモリの書き込みアドレス、読み出
しアドレスはリセットしておく。次に１ラインにわたる
暗出力の発生、記憶を行う。まずはじめにＣＣＤライン
センサの各画素中に残留する暗時出力がないように全て
の画素信号を出力しておく。次にスイッチ回路９１ａ，
９１ｂを図示とは反対の切り換え位置とし、Ｓ／Ｈ回路
５１ａ，５１ｂの出力はＳ／Ｈ回路５２ａ，５２ｂ、Ｓ
／Ｈ回路５３ａ，５３ｂ、ピークホールド回路９０ａ，
９０ｂおよびＡ／Ｄ変換回路５６ａ，５６ｂに導かれ
る。１ラインにわたりＣＣＤラインセンサの露光量をゼ
ロとすると、その１ライン分の出力はＳ／Ｈ回路５１
ａ，５１ｂを経て、図７（Ａ）に示すような波形とな
る。

【００１９】すなわち、ＤＳ（Ｓ）、読み取り領域がす
べて暗出力レベルとなり各画素ごとにその値がばらつ
く。これをＳ／Ｈ回路５２ａ，５２ｂに導き、ＤＳ
（Ｅ）の値でサンプルホールドし、Ａ／Ｄ変換回路５６
ａ，５６ｂの上限リファレンスＶ_refHとする。次に蓄積
される暗時出力が一定となるまで出力を行ないＳ／Ｈ回
路５３ａ，５３ｂに導き、ＤＳ（Ｓ）の平均値あるいは
代表値でサンプルホールドし、増幅回路５４ａ，５４ｂ
で増幅してＡ／Ｄ変換回路５６ａ，５６ｂの下限リファ
レンス値Ｖ_refLとする。

【００２０】これによりＡ／Ｄ変換がなされ、その出力
は切り換え回路５７ａ，５７ｂを下の切り換え位置とし
て（ＣＣＤラインセンサの１ライン分以上のメモリ領域
をもつ）暗出力メモリ５８ａ，５８ｂに各々１ライン分
（ｍ画素分）が記憶される。これにより出力される暗時
出力が一定になったあとの光シールドされた感光部の画
素ＤＳ（Ｓ）から実際に出力される暗時出力の平均値、
あるいは代表値を基準にした１ライン分の実際の暗出力
パターンの取り込みが終わる。この暗出力パターンは Ｄ_BK(ｊ)／(Ｖ_refH−Ｖ_refL)＝Ｄ_BK(ｊ)／Ｄ_BK （２） ただし、Ｄ_BK(ｊ)：ｊ番目の画素に数ラインにわたり蓄
積された暗時出力 Ｄ_BK ：ＤＳ(Ｓ)に数ラインにわたり蓄積された暗時
出力の代表値あるいは平均値 であり、各画素から出力される蓄積された暗出力レベル
が、光シールドされた感光部から出力される暗時出力の
何倍あるかを示した値である。この後、暗出力メモリ５
８ａ，５８ｂの書き込みアドレス、読みだしアドレスは
リセットされる。

【００２１】次に、１ラインの白基準の取り込みを行
う。本発明の実施例の場合、白基準取り込みのため、ま
ずＡ／Ｄ変換器のリファレンス値を生成する。そのため
切り替え回路９１ａ，９１ｂの切り替え位置を図示の位
置とし、白色基準板を読み取ったときの１ラインのうち
のピーク値を下限リファレンス値Ｖ_refLとする。上限の
リファレンス値は、暗時出力パターンの取り込みに用い
たＶ_refHを用いる。このリファレンスＶ_refH，Ｖ
_refLは、画像読み取りのときにもそのまま使う。これに
よりＡ／Ｄ変換回路５６ａ，５６ｂのリファレンスＶ
_refH，Ｖ_refLと信号入力（＝Ｓ／Ｈ回路５１ａ，５１ｂ
の出力）との関係は図７（Ｂ）に示されるようになる。
この時、Ａ／Ｄ変換器から出力されるデータは、 (ｄ_wo(ｊ)+Ｄ_BK(ｊ))／(ｄ_wpeek+Ｄ_Bpeek) （３） ただし、 ｄ_wo(ｊ)：白基準を読み取りのｊ番目の画素における光
電変換出力 ｄ_wpeek ：白基準読み取りの１ラインの出力のピーク値
を持つ画素の光電変換出力 Ｄ_Bpeek ：白基準読み取りの１ラインの出力のピーク値
を持つ画素の数ラインに渡って蓄積されたときの暗時出
力 となり、この出力は切り換え回路５７ａ，５７ｂを図示
の位置とし加算平均化回路５９ａ，５９ｂ、減算回路６
３ａ，６３ｂに導かれる。

【００２２】一方、この動作と同時に次のことが行なわ
れる。暗出力メモリ５８ａ，５８ｂから、はじめの画素
に対応する暗出力から順に読み出しが行なわれる。この
出力は乗算回路６０ａ，６０ｂに入力される。乗算回路
６０ａ，６０ｂのもう一方の入力には加算平均回路５９
ａ，５９ｂの出力が入力される。加算平均化回路５９
ａ，５９ｂは、入力される制御信号がＯＮのときに、入
力される画素出力を順次加算して平均値を得る機能を有
しており、平均値を得たあとそのままの値を保持する。
この場合は第１ライン読取り時のＤＳ（Ｓ）の値のとき
にＯＮとなる制御信号が入力されている。この間のｄ_wo
(ｊ)はゼロであるので、加算平均化回路５９ａ，５９ｂ
の出力はＤＳ（Ｓ）の平均値、あるいは代表値であるＤ
_BK／(ｄ_wpeek+Ｄ_Bpeek)となる。この結果、乗算回路６
０ａ，６０ｂの出力は、 {Ｄ_BK/(ｄ_wpeek+Ｄ_Bpeek)}・(Ｄ_BK(ｊ)/Ｄ_BK) =Ｄ_BK(ｊ)/(ｄ_wpeek+Ｄ_Bpeek) （４） となり減算回路６３ａ，６３ｂの負側入力に導かれる。

【００２３】一方、減算回路６３ａ，６３ｂの正側入力
には、式（３）が入力されるので減算回路６３ａ，６３
ｂの出力は、 ｄ_wo(ｊ)/(ｄ_wpeek+Ｄ_Bpeek) （５） となる。この白基準読み取りの各演算は、読み出し画素
数（各センサでｍ画素）だけ行われる。この出力（式
（５））を切り換え回路６４ａ，６４ｂを図示とは反対
の切り換え位置として白基準メモリに記憶する。これに
より１ライン（各センサでｍ画素）の白基準の取り込み
が終わる。この後、暗出力メモリ５８ａ，５８ｂ、白基
準メモリ６５ａ，６５ｂの書き込みアドレス、読み出し
アドレスはリセットされる。

【００２４】画像の入力は減算回路６３ａ，６３ｂまで
は上記白基準の取り込みと同じように行われる。以下、
白基準入力と画像入力の違いを説明する。減算回路６３
ａ，６３ｂから出力されるデータは、 ｄ_mo(ｉ,ｊ)/（ｄ_wpeek+Ｄ_Bpeek) （６） である。この出力は、切り替え回路６４ａ，６４ｂを図
示の位置とし除算回路６６ａ，６６ｂに入力され、各ラ
インごとに白基準メモリ６５ａ，６５ｂを読み出した出
力で除算を行う。

【００２５】これにより除算回路６６ａ，６６ｂの出力
は（式（６））／（式（５））より {ｄ_mo(i,j)/(ｄ_wpeek+Ｄ_Bpeek)}/{ｄ_wo(j)/(ｄ_wpeek+Ｄ_Bpeek)} ＝{ｄ_mo(i,j)/ｄ_wo(j)} （７） となり、暗出力補正、シェーディング補正を施されたデ
ータが出力されることになる。この原稿画像の中心から
逆方向に並列に出力された２つのデータは、並べ替え回
路６７に入力され、原稿の端のデータから順に並んだ１
つの直列データ列として出力される。すなわち並べ替え
を行なう前のデータ列は、図１０（Ａ），（Ｂ）のよう
な並びの２つの並列データ列であるが、並び替え回路６
７において図１０（Ｃ）のように変換され出力される。
以上のように本発明の実施例によれば、１回の読み取り
期間中の暗出力の変動および光源の強度変動の強度が十
分小さいときにおいて、前ライン読み取り以前の暗出力
が残留している場合でも暗出力、および光源変動に影響
されることなしに、量子化やシェーディング補正できる
効果があり、また並べ替えを行なうことにより、１つの
ＣＣＤラインセンサを用いたときと同様の出力形式で出
力データが得られる。

【００２６】図８は、信号処理部の他の実施例を示す図
である。図８に示す信号処理部１１において減算回路６
３ａ，６３ｂまでは、図６の信号処理部と同じ構成であ
る。図６に示した信号処理部との違いは、減算回路６３
ａ，６３ｂの出力が並べ替え回路６７に入力され、２つ
の並列データ列を原稿画像の端のデータから並んだ１つ
の直列データ列として並び替えられることである。この
ため切り替え回路６４、白基準メモリ６５、除算回路６
６は１つずつとなっている。図８における信号処理部で
は、シェーディング補正は並べ替え回路６７のあとに行
なうことになる。その外は図６に示した信号処理部と同
じである。図８の信号処理部は、図６の信号処理部と同
じ効果があり、またその上シェーディング補正のための
回路構成が簡単になる。

【００２７】図９は、信号処理部の更に他の実施例を示
す図である。図９に示す信号処理部１１においてＡ／Ｄ
変換回路５６ａ，５６ｂまでは、図６の信号処理部と同
じである。図６に示した信号処理部との違いは、Ａ／Ｄ
変換回路５６ａ，５６ｂの出力が、切り替え回路６８
ａ，６８ｂを介して、並べ替え回路６７、メモリ６９
ａ，６９ｂに入力され、２つの並列データを原稿画像の
端のデータ列から並んだ１つの直列データ列として並べ
替えられることである。この時、並べ替え回路６７にそ
のままデータを入力した場合、図１０（Ｃ）に示したよ
うにＤＳ（Ｓ）の情報がこわれてしまう。このためＤＳ
（Ｓ）の情報を壊さないためにメモリ６９ａ，６９ｂに
それぞれのセンサから出力されたＤＳ（Ｓ）の情報を保
存しておき、データを並べ替えた後、セレクト回路７０
において２つのＤＳ（Ｓ）を挿入し、図１０（Ｄ）のよ
うなデータに変換して出力する。図９に示した信号処理
部においては、暗出力補正、シェーディング補正は、並
べ替え回路の後に行なう。その外は図６に示した信号処
理部と同じである。図９の信号処理回路は、図６の信号
処理回路と同じ効果があり、またその上暗出力補正、シ
ェーディング補正のための回路構成が簡単になる。

【００２８】

【効果】以上の説明から明らかなように、本発明による
と、以下のような効果がある。 （１）請求項１記載の発明では、光電変換素子により原
稿の濃度に応じた電気信号を得る画像読取装置におい
て、原稿領域を主走査方向に２分割して読み取るように
光電変換素子を前記原稿領域に対応させて２つ設け、該
２つの光電変換素子の最初に読み出される読み取り画素
に対応する原稿位置が原稿領域の主走査方向のほぼ中央
で、かつそれに続いて読みだされる読み取り画素に対応
する原稿位置の方向が互いに逆方向となるように設置
し、原稿以外からの反射光を遮光する遮光板と、原稿サ
イズに対応した前記光電変換素子の画素のみを出力し、
感光部がなく転送部のみの画素の出力部分をホールドす
る第１のホールド手段と、感光部に光シールドがなされ
ている画素の出力（読み取りライン以前に非読み出し画
素で発生した暗時出力と読み取りラインで光シールドが
なされている画素で発生した暗時出力の和）をホールド
する第２のホールド手段と、前記第１のホールド手段及
び第２のホールド手段の出力を基準として１ラインにわ
たり実際に各画素から出力される暗時出力信号を正規化
する第１の正規化手段と、該第１の正規化手段により正
規化された暗時出力信号を記憶する第１の記憶手段と、
感光部に光シールドがなされている画素の出力をホール
ドする第３のホールド手段と、該第３のホールド手数の
出力と前記第１の記憶手段の内容を１ラインにわたり読
み出した出力とを乗算する乗算手段と、該乗算手段の出
力を画像を読み取ったときの出力から減ずる減算手段と
を設けたので、高速高精細な読み取りが可能で、小さい
原稿を読み取るときにはさらに高速に読み取ることがで
き、さらに１回の読み取りで暗時出力の変動がない場合
に、光電変換素子の持つ画素数より少ない画素数だけよ
みだしたときにも、簡単な回路構成で精度のよい暗時出
力補正が可能となる。 （２）請求項２記載の発明では、請求項１記載の発明に
おいて、１ラインにわたる暗時出力信号を、光電変換素
子から読み出すときの蓄積時間を画像を読み取るときの
蓄積時間に比べ長く設定するようにしたのでより高精度
な暗時出力の補正が可能である。 （３）請求項３記載の発明では、請求項１記載の発明に
おいて、感光部がなく転送部のみの画素の出力部分をホ
ールドする第１のホールド手段と、１ラインにわたり白
基準板を読み取ったときの出力信号のピーク値をホール
ドするピークホールド手段と、前記第１のホールド手
段、および前記ピークホールド手段の出力値を基準とし
て１ラインにわたる白基準板読み取り信号および画像読
み取り信号を正規化する第１の正規化手段と、該第１の
正規化手段の出力である正規化された白基準板読み取り
信号を１ラインにわたり記憶する第２の記憶手段と、前
記第１の正規化手段の内容を１ラインにわたり読み出し
た出力により正規化する第２の正規化手段とを設けたの
で、光源の強度変動がない場合には、精度のよいシェー
ディング補正が可能である。 （４）請求項４記載の発明では、請求項１〜３の発明に
おいて、並べ替え回路を設けたので１つの光電変換素子
と同じ出力形式の出力データを得ることができる。

【図面の簡単な説明】

【図１】 本発明による画像読取装置の一実施例を説明
するための構成図である。

【図２】 光電変換系、駆動系、信号処理系を示す図で
ある。

【図３】 ＣＣＤ駆動部の出力パルスを示すタイミング
図である。

【図４】 ＣＣＤラインセンサの出力信号を示す図であ
る。

【図５】 ＣＣＤラインセンサの暗出力の重なりの様子
を示す図である。

【図６】 信号処理部の実施例を示す図である。

【図７】 ＣＣＤラインセンサの１ライン分の出力を示
す図である。

【図８】 信号処理部の他の実施例を示す図である。

【図９】 信号処理部の更に他の実施例を示す図であ
る。

【図１０】 並べ替え回路の入力データ列と出力データ
列を示す図である。

【符号の説明】

７ａ,７ｂ…ＣＣＤシフトレジスタ、８ａ,８ｂ…フォト
ダイオードアレイ、９ａ，９ｂ…出力部、１０…ＣＣＤ
駆動部、１１…信号処理部、３０…遮光板制御部、３１
…原稿サイズ検知部、３２…照明光源制御部、３３…副
走査速度制御部。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 光電変換素子により原稿の濃度に応じた
   電気信号を得る画像読取装置において、原稿領域を主走
   査方向に２分割して読み取るように光電変換素子を前記
   原稿領域に対応させて２つ設け、該２つの光電変換素子
   の最初に読み出される読み取り画素に対応する原稿位置
   が原稿領域の主走査方向のほぼ中央で、かつ次に続いて
   読みだされる読み取り画素に対応する原稿位置の方向が
   互いに逆方向となるように設置し、原稿以外からの反射
   光を遮光する遮光板と、原稿のサイズに対応した前記光
   電変換素子の画素のみを出力し、感光部がなく転送部の
   みの画素の出力部分をホールドする第１のホールド手段
   と、感光部に光シールドがなされている画素の出力をホ
   ールドする第２のホールド手段と、前記第１のホールド
   手段及び前記第２のホールド手段の出力を基準として１
   ラインにわたり実際に各画素から出力される暗時出力信
   号を正規化する第１の正規化手段と、該第１の正規化手
   段により正規化された暗時出力信号を記憶する第１の記
   憶手段と、感光部に光シールドがなされている画素の出
   力をホールドする第３のホールド手段と、該第３のホー
   ルド手段の出力と前記第１の記憶手段の内容を１ライン
   にわたり読み出した出力とを乗算する乗算手段と、該乗
   算手段の出力を画像を読み取ったときの出力から減ずる
   減算手段とを設けたことを特徴とする画像読取装置。
2. 【請求項２】 １ラインにわたる暗時出力信号を光電変
   換素子から読み出すときの蓄積時間を、画像を読み取る
   ときのラインあたりの蓄積時間に比べ長く設定すること
   を特徴とする請求項１記載の画像読取装置。
3. 【請求項３】 感光部がなく転送部のみの画素の出力部
   分をホールドする第１のホールド手段と、１ラインにわ
   たり白基準板を読み取ったときの出力信号のピーク値を
   ホールドするピークホールド手段と、前記第１のホール
   ド手段および前記ピークホールド手段の出力値を基準と
   して１ラインにわたる白基準板読み取り信号および画像
   読み取り信号を正規化する第１の正規化手段と、該第１
   の正規化手段の出力である正規化された白基準板読み取
   り信号を１ラインにわたり記憶する第２の記憶手段と、
   前記第１の正規化手段の内容を１ラインにわたり読み出
   した出力により画像を読み取ったときの出力を正規化す
   る第２の正規化手段とを設けたことを特徴とする請求項
   １又は２記載の画像読取装置。
4. 【請求項４】 原稿画像の中心部分から互いに逆方向に
   並列に出力された２つのデータ列を、原稿画像の端のデ
   ータから順に並んだ１つの直列データ列として出力する
   並べ替え回路を設けたことを特徴とする請求項１，２又
   は３記載の画像読取装置。