JPH05191973A - Dc-dc converter - Google Patents
Dc-dc converterInfo
- Publication number
- JPH05191973A JPH05191973A JP18394392A JP18394392A JPH05191973A JP H05191973 A JPH05191973 A JP H05191973A JP 18394392 A JP18394392 A JP 18394392A JP 18394392 A JP18394392 A JP 18394392A JP H05191973 A JPH05191973 A JP H05191973A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- current
- output
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 49
- 238000004804 winding Methods 0.000 claims abstract description 38
- 238000009499 grossing Methods 0.000 claims abstract description 9
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 5
- 230000001939 inductive effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 239000008186 active pharmaceutical agent Substances 0.000 description 10
- 238000012886 linear function Methods 0.000 description 7
- 238000011084 recovery Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000004575 stone Substances 0.000 description 4
- 230000033228 biological regulation Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 240000000220 Panda oleosa Species 0.000 description 1
- 235000016496 Panda oleosa Nutrition 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- Y02B70/1433—
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はDC−DCコンバータに
関し、特に電圧共振型DC−DCフォワードコンバータ
の主スイッチの電力損失特性の改良、および多出力DC
−DCコンバータの出力電圧の調節装置の改良に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC-DC converter, and more particularly, to improvement of power loss characteristics of a main switch of a voltage resonance type DC-DC forward converter, and multi-output DC
-Improving the device for adjusting the output voltage of a DC converter.
【0002】[0002]
【従来の技術】周知のように、DC−DCコンバータの
ターンオン損失は、ゼロボルトスイッチング(ZVS)
法を電圧共振型または電流共振型DC−DCコンバータ
に適用することにより著しく改良されてきている。特に
電圧共振型コンバータは主スイッチとして使用するMO
SFETの出力容量を共振用コンデンサの一部として利
用できるのでスイッチング周波数の高周波化に適してい
る。そのため、電圧共振型DC−DCコンバータを用
い、高い周波数で高い効率を得るために多くの研究が進
められている。2. Description of the Related Art As is well known, the turn-on loss of a DC-DC converter is zero volt switching (ZVS).
The method has been significantly improved by applying it to a voltage resonance type or current resonance type DC-DC converter. Especially, the voltage resonance type converter is used as a main switch.
Since the output capacitance of the SFET can be used as a part of the resonance capacitor, it is suitable for increasing the switching frequency. Therefore, much research is being conducted to obtain high efficiency at high frequencies by using a voltage resonance type DC-DC converter.
【0003】図12は1石式電圧共振DC−DCフォワ
ードコンバータの従来例の回路図である。回路はDC電
源1、主トランス5、主スイッチ3、主スイッチ3に並
列に接続されたコンデンサ4、電圧クランパ70、整流
ダイオード11、電流スナバ回路71、入力コンデンサ
2、出力コンデンサ12、および主スイッチ3のスイッ
チングを制御するためのループ制御回路14で成ってい
る。図中、コイル15は主トランスのリーケージインダ
クタンスおよび必要な場合には外付けされたコイルのイ
ンダクタンスを表わす。FIG. 12 is a circuit diagram of a conventional example of a one-stone voltage resonance DC-DC forward converter. The circuit includes a DC power source 1, a main transformer 5, a main switch 3, a capacitor 4 connected in parallel with the main switch 3, a voltage clamper 70, a rectifying diode 11, a current snubber circuit 71, an input capacitor 2, an output capacitor 12, and a main switch. It comprises a loop control circuit 14 for controlling the switching of No. 3 of FIG. In the figure, the coil 15 represents the leakage inductance of the main transformer and, if necessary, the inductance of an external coil.
【0004】主スイッチ3とコンデンサ4は主トランス
5に直列に接続され、主スイッチ3はループ制御回路1
4の制御によって駆動され、コンバータの出力を調節す
る。コンデンサ4は、主トランス5のインダクタンスL
P と共に直列共振回路を形成し、該共振回路は主スイッ
チ3のターンオン時にゼロボルトの電圧を主スイッチ3
に印加する。このようにしてターンオン時の電力損失、
すなわちターンオン損失を減少させることができる。The main switch 3 and the capacitor 4 are connected in series to the main transformer 5, and the main switch 3 is connected to the loop control circuit 1.
It is driven by control No. 4 and regulates the output of the converter. The capacitor 4 is the inductance L of the main transformer 5.
A series resonance circuit is formed together with P , and the resonance circuit outputs a voltage of zero volt when the main switch 3 is turned on.
Apply to. Thus the power loss at turn-on,
That is, the turn-on loss can be reduced.
【0005】電圧クランパ70は、主スイッチ3のオン
期間に主トランス5のコアに蓄積された磁気エネルギー
をリセットし、該コアが磁気的に飽和することを防止す
る。電圧クランパ70は、ダイオードと、互いに並列に
接続された抵抗およびコンデンサから成り、主トランス
5の1次巻線6に並列に接続されている。コアに蓄積さ
れた磁気エネルギーは、主スイッチ3のオフ期間中に電
圧クランパ70中の抵抗によって消散され、ターンオフ
時のサージ電圧はコンデンサに吸収される。電流スナバ
回路71は、主トランス5の2次電流のターンオフ時に
コイル15によって誘導されるサージ電流を分路してダ
イオード11を保護する。この回路は、抵抗とコンデン
サが直列に接続されて成り、抵抗は電流のエネルギーを
消散させ、コンデンサは電流を平滑する。The voltage clamper 70 resets the magnetic energy stored in the core of the main transformer 5 during the ON period of the main switch 3 to prevent the core from being magnetically saturated. The voltage clamper 70 includes a diode, a resistor and a capacitor connected in parallel with each other, and is connected in parallel with the primary winding 6 of the main transformer 5. The magnetic energy stored in the core is dissipated by the resistor in the voltage clamper 70 during the OFF period of the main switch 3, and the surge voltage at the turn-off is absorbed by the capacitor. The current snubber circuit 71 protects the diode 11 by shunting the surge current induced by the coil 15 when the secondary current of the main transformer 5 is turned off. This circuit consists of a resistor and a capacitor connected in series, the resistor dissipates the energy of the current and the capacitor smooths the current.
【0006】この電圧共振型DC−DCフォワードコン
バータは次のように動作する。先ず、主スイッチ3がタ
ーンオフすると、1次巻線6に共振電流が流れ始め、主
スイッチ3の電圧VDSは0ボルトから立上る。半サイク
ル後電圧VDSが0に戻ったとき、主スイッチ3は、ルー
プ制御回路14の制御によってオンに切換えられる。こ
のようにしてターンオン損失は防止される。オン期間の
長さはコンバータの出力電圧VO の設定値に比例し、設
定値からの偏差がある場合には、該偏差を補償するよう
に、オン期間の長さが調節される。This voltage resonance type DC-DC forward converter operates as follows. First, when the main switch 3 is turned off, a resonance current starts to flow in the primary winding 6, and the voltage V DS of the main switch 3 rises from 0 volt. When the voltage V DS returns to 0 after half a cycle, the main switch 3 is turned on by the control of the loop control circuit 14. In this way turn-on losses are prevented. The length of the ON period is proportional to the set value of the output voltage V O of the converter, and if there is a deviation from the set value, the length of the ON period is adjusted so as to compensate for the deviation.
【0007】図13は多出力1石式電圧共振型DC−D
Cフォワードコンバータの従来例の構成図である。簡単
のために、主出力回路72と1つの補助出力回路73の
みが図示されている。通常は、最も高い出力が主出力に
選ばれ、その選択された主出力が主スイッチ3の電圧共
振スイッチングによって制御される。主出力の制御が補
助出力に影響しないように、補助出力回路73は固有の
出力調節回路を備えている。図13に示されている電圧
共振スイッチング回路と主出力回路で成るコンバータは
最も通常のコンバータであって(例えば、電子情報通信
学会90巻439号PE90−69参照)、補助出力回
路73は、主トランスの補助2次巻線77の出力電流を
整流ダイオード11によって整流して出力する。出力電
圧VAOは、主出力回路72から独立してシリーズドロッ
パ76によって調節される。FIG. 13 shows a multi-output single-stone voltage resonance type DC-D.
It is a block diagram of the conventional example of a C forward converter. For simplicity, only the main output circuit 72 and one auxiliary output circuit 73 are shown. Normally, the highest output is selected as the main output, and the selected main output is controlled by the voltage resonance switching of the main switch 3. The auxiliary output circuit 73 has its own output adjusting circuit so that the control of the main output does not affect the auxiliary output. The converter composed of the voltage resonance switching circuit and the main output circuit shown in FIG. 13 is the most ordinary converter (see, for example, the Institute of Electronics, Information and Communication Engineers, Vol. 90, No. 439, PE 90-69), and the auxiliary output circuit 73 is the main. The output current of the auxiliary secondary winding 77 of the transformer is rectified by the rectifier diode 11 and output. The output voltage V AO is adjusted by the series dropper 76 independently of the main output circuit 72.
【0008】[0008]
【発明が解決しようとする課題】図12に示されている
従来の電圧共振DC−DCコンバータにおいては、正弦
波の共振電圧を主スイッチに印加するために必然的にピ
ーク電圧をもスイッチ素子に印加する結果になり、その
高いピーク電圧によってスイッチ素子に電圧ストレスが
生じるという問題点がある。この電圧ストレスを防止す
るために高電圧スイッチを用いる必要があるけれど、通
常、高電圧スイッチは高いオン抵抗をもつのでオン抵抗
損失を生じ、そのことがコンバータの効率を下げる原因
になっている。さらに、高い電圧の印加による弊害を防
止するために電圧クランパ70や電流スナバ回路71を
用いると、これらの回路内で電力損失を生ずるばかりで
なく、これらの回路を注意深く使用しない場合には、共
振電圧波形そのものが変形し、そのことが主スイッチの
ターンオン損失の原因にもなる。In the conventional voltage resonance DC-DC converter shown in FIG. 12, in order to apply a sinusoidal resonance voltage to the main switch, the peak voltage is necessarily applied to the switch element. As a result of applying the voltage, the high peak voltage causes a voltage stress in the switch element. Although it is necessary to use a high voltage switch to prevent this voltage stress, the high voltage switch usually has a high on-resistance, which causes an on-resistance loss, which causes the efficiency of the converter to be reduced. Further, if the voltage clamper 70 and the current snubber circuit 71 are used to prevent the harmful effects due to the application of a high voltage, not only power loss occurs in these circuits, but also resonance occurs if these circuits are not carefully used. The voltage waveform itself is deformed, which also causes turn-on loss of the main switch.
【0009】図13に示されている従来の多出力型DC
−DCコンバータにおいては、補助出力回路の入力電圧
の変動をシリーズドロッパを用いて補償するとき不可避
的に電力損失を生ずるという問題点がある。補助出力回
路の入力電圧の変動は、通常、主出力回路の負荷電流が
変化し、または主出力回路への入力電圧が変動した場合
に、それに応答して主スイッチのオン期間が変化し、ス
イッチング周波数が変化したときに生じる。A conventional multi-output type DC shown in FIG.
In the -DC converter, there is a problem that power loss is inevitably generated when the fluctuation of the input voltage of the auxiliary output circuit is compensated by using the series dropper. The change in the input voltage of the auxiliary output circuit is usually caused by the change of the load current of the main output circuit or the change of the input voltage to the main output circuit. It occurs when the frequency changes.
【0010】本発明の第1の目的は低電圧、低オン抵抗
の主スイッチを使用することができ、かつ、整流ダイオ
ードの電力損失を低減することができるスナバ回路付き
電圧共振型DC−DCフォワードコンバータを提供する
ことにある。A first object of the present invention is to use a low-voltage, low-on-resistance main switch, and to reduce the power loss of a rectifier diode. A voltage resonance type DC-DC forward with a snubber circuit. To provide a converter.
【0011】本発明の第2の目的は、電力損失の少ない
出力電圧調節回路を備えた出力回路を有する多出力DC
−DCコンバータを提供することにある。A second object of the present invention is to provide a multi-output DC having an output circuit having an output voltage adjusting circuit with low power loss.
-To provide a DC converter.
【0012】[0012]
【課題を解決するための手段】上記の第1の目的を達成
するために、本発明の電圧共振型DC−DCフォワード
コンバータは、コンデンサと第1のダイオードが直列に
接続されて成り、主トランスの2次巻線の両端に接続さ
れて該2次巻線と共に第1のダイオードの順方向に共振
電流を導通する共振回路を形成する直列回路と、前記コ
ンデンサに蓄積されている電荷を前記第1のダイオード
のオフ期間に放電する放電手段とを有し、第1のダイオ
ードの順方向は、前記2次巻線から整流用の第2のダイ
オードを経て平滑回路へ2次電流が供給されている期間
には、前記共振電流の導通が阻止されるように定められ
ているスナバ手段を有する。In order to achieve the above-mentioned first object, the voltage resonance type DC-DC forward converter of the present invention comprises a capacitor and a first diode connected in series. A series circuit connected to both ends of the secondary winding to form a resonance circuit that conducts a resonance current in the forward direction of the first diode together with the secondary winding; and a charge accumulated in the capacitor, A discharge means for discharging the first diode during the off period, and a forward current of the first diode is such that a secondary current is supplied from the secondary winding to the smoothing circuit via the second diode for rectification. The snubber means is set so as to prevent conduction of the resonance current during the period.
【0013】上記の第2の目的を達成するために、本発
明の多出力DC−DCコンバータは、少くともその1つ
の出力回路に、DC−DCコンバータの主トランスの2
次巻線から負荷へ供給される2次電流を切換えるスイッ
チ手段と、DC−DCコンバータの主スイッチのスイッ
チング動作と所定の位相関係をもって前記スイッチ手段
が第1のスイッチ状態をとるように、該スイッチ手段を
制御する第1のスイッチング制御手段と、前記2次電流
と同じ変化をする電圧信号を発生する電流・電圧変換手
段と、出力回路の出力電圧の、設定値に対する偏差に対
応する偏差信号を出力する比較手段と、前記スイッチ手
段が第1のスイッチング状態に遷移したときの電圧信号
を第1の電圧信号とするとき、現在の電圧信号と第1の
電圧信号との差の絶対値を表わす絶対値信号が偏差信号
の減少関数として定まる閾値を越えるとき、前記スイッ
チ手段が第2のスイッチング状態をとるように該スイッ
チ手段を制御する第2のスイッチング制御手段とを有す
る出力電圧調節回路を備えている。In order to achieve the above-mentioned second object, the multi-output DC-DC converter of the present invention has at least one of its output circuits a main transformer 2 of the DC-DC converter.
The switch means for switching the secondary current supplied from the secondary winding to the load and the switch means so as to take the first switch state in a predetermined phase relationship with the switching operation of the main switch of the DC-DC converter. A first switching control means for controlling the means, a current / voltage converting means for generating a voltage signal that changes the same as the secondary current, and a deviation signal corresponding to the deviation of the output voltage of the output circuit from the set value. The absolute value of the difference between the current voltage signal and the first voltage signal when the voltage signal when the comparing means for outputting and the switch means makes a transition to the first switching state is the first voltage signal. When the absolute value signal exceeds a threshold determined as a decreasing function of the deviation signal, the switch means is controlled so as to assume the second switching state. And an output voltage regulating circuit and a second switching control unit.
【0014】[0014]
【作用】本発明の電圧共振型DC−DCフォワードコン
バータの作用は3つの期間に分けて説明することができ
る。先ず、主スイッチがターンオフした時点以後、第2
のダイオードの順方向電圧が0になって負荷への2次電
流の供給が停止するまでの期間(期間I)、第1のダイ
オードに印加される電圧が順方向になって共振回路が導
通し、第1のダイオードの順方向への共振電流によって
コンデンサが充電され、コンデンサの充電電圧の上昇と
共に第1のダイオードの順方向電圧が低下し、最後に第
1のダイオードがターンオフする迄の期間(期間II)、
第1のダイオードのターンオフ後、主スイッチのオフ期
間が終了する迄の期間であって、コンデンサに蓄積され
ている電荷はこの期間中に放電手段を経て放電される
(期間III )。The operation of the voltage resonance type DC-DC forward converter of the present invention can be explained by dividing it into three periods. First, after the main switch is turned off, the second
During the period until the forward voltage of the diode becomes 0 and the supply of the secondary current to the load is stopped (period I), the voltage applied to the first diode becomes the forward direction and the resonance circuit becomes conductive. , The capacitor is charged by the forward resonance current of the first diode, the forward voltage of the first diode decreases as the charging voltage of the capacitor increases, and finally the period until the first diode turns off ( Period II),
During the period after the turning off of the first diode until the end of the off period of the main switch, the charge accumulated in the capacitor is discharged through the discharging means during this period (period III).
【0015】以下の記述においては、主トランスの1次
側および2次側に構成された共振回路をそれぞれ1次共
振回路、2次共振回路と記し、それぞれの共振回路に流
れる共振電流を1次共振電流、2次共振電流と記す。期
間Iにおいては2次共振回路における共振は阻止される
ので、主スイッチに印加される電圧は、1次共振回路の
共振周期T1 に対応する時定数で立上がる。期間IIで
は、2次共振回路が導通して共振が起り、それが主トラ
ンスを介して1次共振回路の共振に作用するので、1次
共振回路の共振は、1次側に換算された2次共振回路の
容量とインダクタンスが1次巻線の自己誘導に並列に接
続された等価共振回路の共振周期T2 で行われる。した
がって、期間IIにおいては、主スイッチに印加される電
圧は、T1に比べて大きな時定数T2 でゆっくりと変化
する。期間III では、2次共振回路の導通が再び阻止さ
れるので、主スイッチに印加される電圧は再び周期T1
の正弦波の波形を画いて0ボルト迄下降する。このよう
に、主スイッチに印加される電圧は、期間IおよびIII
では正弦波の波形で立上り、立下るけれど期間IIではゆ
っくり変化する。そのため、主スイッチの印加電圧は、
ピークの部分が切りとられた正弦波、すなわち截頭正弦
波になり、高いピーク電圧が主スイッチに印加されるこ
とが避けられる。In the following description, the resonance circuits formed on the primary side and the secondary side of the main transformer are referred to as a primary resonance circuit and a secondary resonance circuit, respectively, and the resonance currents flowing in the respective resonance circuits are primary. It is described as a resonance current and a secondary resonance current. Since the resonance in the secondary resonance circuit is blocked in the period I, the voltage applied to the main switch rises with a time constant corresponding to the resonance cycle T 1 of the primary resonance circuit. In period II, the secondary resonance circuit becomes conductive and causes resonance, which acts on the resonance of the primary resonance circuit via the main transformer. Therefore, the resonance of the primary resonance circuit is converted to the primary side. The capacitance and the inductance of the secondary resonant circuit are performed in the resonant period T 2 of the equivalent resonant circuit connected in parallel with the self-induction of the primary winding. Therefore, in the period II, the voltage applied to the main switch changes slowly with the time constant T 2 larger than T 1 . In the period III, the secondary resonance circuit is blocked from conducting again, so that the voltage applied to the main switch is again in the period T 1
Draw a sine wave of and drop down to 0 volts. Thus, the voltage applied to the main switch is
Then, it rises and falls with a sinusoidal waveform, but changes slowly in period II. Therefore, the applied voltage of the main switch is
The peak portion becomes a truncated sine wave, that is, a truncated sine wave, and high peak voltage is prevented from being applied to the main switch.
【0016】前記したように、主トランスの1次回路に
は、期間IIにおいて主スイッチの印加電圧が截頭正弦波
になるように1次共振電流が流れる。その結果、2次巻
線には、期間IIにおいてゆっくりと変化する2次電圧が
発生する。周知のように、第2のダイオード(整流ダイ
オード)がオフ状態になった後には主トランスの2次電
圧が逆電圧として第2のダイオードに印加される。した
がって、第2のダイオードに逆回復電流が流れる期間II
の初期に、2次電圧の変化(2次電圧の逆方向の立上
り)が小さい場合には逆回復電流の2次電圧による電力
損失が小さくなる。本発明のスナバ回路は期間IIにおい
て2次電圧をゆっくり変化させるので、前記の電力損失
は低減する。As described above, in the primary circuit of the main transformer, the primary resonance current flows in the period II so that the voltage applied to the main switch becomes a truncated sine wave. As a result, a slowly changing secondary voltage is generated in the secondary winding during the period II. As is well known, after the second diode (rectifying diode) is turned off, the secondary voltage of the main transformer is applied to the second diode as a reverse voltage. Therefore, the period II in which the reverse recovery current flows through the second diode II
When the change in the secondary voltage (rise in the reverse direction of the secondary voltage) is small in the initial stage of, the power loss due to the secondary voltage of the reverse recovery current is small. Since the snubber circuit of the present invention slowly changes the secondary voltage in the period II, the power loss is reduced.
【0017】本発明のDC−DCコンバータの出力回路
に備えられる出力電圧調節回路は、コンバータの負荷に
供給される2次電流、すなわち整流電流が時間に関して
単純な波形をもつことを利用してオン・オフ位相制御に
よって出力電圧を調節する。周知のように、DC−DC
フォワードコンバータの場合には、主スイッチのオン期
間中、整流電流は時間の線型関数として増加し、DC−
DCフライバックコンバータの場合には、主スイッチの
オフ期間中、通常は時間の線型関数として減少し、電圧
共振型DC−DCフライバックコンバータの場合には余
弦関数に近い三角関数波形で減少する。このように、D
C−DCコンバータの整流電流は時間の単調増加関数、
または単調減少関数の波形をもつので、1スイッチング
周期中の、整流電流が出力されている各時刻または各位
相点は、整流電流の電流値、したがって電圧信号に対応
させることができる。その結果、2つの電圧信号の差の
絶対値すなわち絶対値信号は、それらの電圧信号に対応
する2つの時刻の間の時間に対応する。いま、スイッチ
素子の第1のスイッチング状態をオン状態とし、第1の
スイッチング制御回路の制御により、スイッチ素子が時
刻t1 にターンオンしたとすると、負荷への電流の供給
が開始される。したがって時刻tまでの電流供給時間t
−t1 は絶対値信号absΔvに対応する。ここでab
sは絶対値を表わし、Δvはv−v1 を表わし、v,v
1 はそれぞれ時刻t,t1 における電圧信号を表わす。
電圧信号vは整流電流と同じ変化をするから、vも時間
の単調関数である。したがってabsΔvは時間がたつ
につれて増大し、ある時刻t2で閾値ΔvTHに達する。
そのとき、第2のスイッチング制御回路はスイッチ素子
をターンオフする。したがって時間t2 −t1 は当該ス
イッチング周期において負荷に整流電流を供給した全時
間であって、それは絶対値信号の閾値ΔvTHに対応す
る。The output voltage adjusting circuit provided in the output circuit of the DC-DC converter of the present invention is turned on by utilizing that the secondary current supplied to the load of the converter, that is, the rectified current has a simple waveform with respect to time.・ The output voltage is adjusted by the off-phase control. As is well known, DC-DC
In the case of a forward converter, the rectified current increases as a linear function of time during the on-time of the main switch, DC-
In the case of a DC flyback converter, it usually decreases as a linear function of time during the off period of the main switch, and in the case of a voltage resonant DC-DC flyback converter, it decreases with a triangular function waveform close to a cosine function. Thus, D
The rectified current of the C-DC converter is a monotonically increasing function of time,
Alternatively, since it has a waveform of a monotonically decreasing function, each time or each phase point where the rectified current is output in one switching cycle can correspond to the current value of the rectified current, that is, the voltage signal. As a result, the absolute value of the difference between the two voltage signals or the absolute value signal corresponds to the time between the two times corresponding to those voltage signals. Now, assuming that the first switching state of the switch element is on and the switch element is turned on at time t 1 under the control of the first switching control circuit, supply of current to the load is started. Therefore, the current supply time t until time t
-T 1 corresponds to the absolute value signal absΔv. Where ab
s represents an absolute value, Δv represents v−v 1 , and v, v
1 indicates the voltage signal at the times t and t 1 , respectively.
Since the voltage signal v changes the same as the rectified current, v is also a monotonic function of time. Therefore, absΔv increases with time and reaches the threshold Δv TH at a certain time t 2 .
At that time, the second switching control circuit turns off the switch element. Thus the time t 2 -t 1 is a total time of supplying the rectified current to the load in the switching period, which corresponds to the threshold Delta] v TH of the absolute value signal.
【0018】出力回路の出力電圧を設定値に調節する場
合に、出力電圧が設定値より大きい場合には、1スイッ
チング周期当りの電流供給時間を短かくしなければなら
ない。換言すれば偏差信号が大きいときには閾値ΔvTH
を小さくしなければならない。したがって、閾値ΔvTH
は偏差信号の減少関数として定められなければならな
い。When adjusting the output voltage of the output circuit to the set value, if the output voltage is larger than the set value, the current supply time per switching cycle must be shortened. In other words, when the deviation signal is large, the threshold value Δv TH
Must be small. Therefore, the threshold Δv TH
Must be defined as a decreasing function of the deviation signal.
【0019】[0019]
【実施例】次に図面を参照して本発明の実施例を説明す
る。図1は本発明のスナバ回路を備えた電圧共振DC−
DCフォワードコンバータの回路図である。コンバータ
の主要部分については前掲図12を参照して既に説明し
てあるので、その説明を省略する。スナバ回路18は、
コンデンサ8とダイオード9との直列接続とコイル10
とから成っている。前記直列接続の両端は、主トランス
5の2次巻線7の両端に接続され、2次巻線7,ダイオ
ード9,コンデンサ8は、ダイオード9の順方向のみに
導通する直列共振回路を構成している。以下、この共振
回路を2次共振回路と記し、2次共振回路に生成される
共振電流を2次共振電流と記す。ダイオード9の順方向
は、2次巻線7が整流ダイオード11を経て平滑回路1
2へ2次電流を供給している間は、ダイオード9が2次
共振電流の発生を阻止する方向へ向けられている。コイ
ル10はコンデンサ8とダイオード9との接続部と整流
ダイオード11のカソードとの間に接続され、コンデン
サ8に蓄積された電荷の放電路を形成する。その放電は
ダイオード9がオフのときに行われる。コイル15は主
トランス5のリーケージインダクタンスと必要な場合に
外付けされたコイルのインダクタンスを表わす。コンデ
ンサ8の容量は、主スイッチ3がオフ状態にされたとき
該スイッチに印加される共振電圧の立上りを緩やかにす
ると共にピークを低くし、かつ、主スイッチ3のオフ期
間を所定値より長くしないように定められる。コイル1
0のインダクタンスは、コンバータの出力にリップルが
生ずることを防止することができる程度に大きくし、し
かし、電圧共振スイッチングの次のサイクルが始まる前
にコンデンサ8の電荷をリセットできる程度に小さく定
められる。したがって、コイル10のインダクタンスは
コンデンサ8の容量とコイル10のインダクタンスによ
る時定数が電圧共振スイッチングの平均周期と同程度に
なるように定められる。Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 shows a voltage resonance DC-provided with the snubber circuit of the present invention.
It is a circuit diagram of a DC forward converter. Since the main part of the converter has already been described with reference to FIG. 12 above, the description thereof will be omitted. The snubber circuit 18
Series connection of capacitor 8 and diode 9 and coil 10
And consists of. Both ends of the series connection are connected to both ends of the secondary winding 7 of the main transformer 5, and the secondary winding 7, the diode 9 and the capacitor 8 constitute a series resonance circuit which conducts only in the forward direction of the diode 9. ing. Hereinafter, this resonance circuit will be referred to as a secondary resonance circuit, and the resonance current generated in the secondary resonance circuit will be referred to as a secondary resonance current. In the forward direction of the diode 9, the secondary winding 7 passes through the rectifying diode 11 and the smoothing circuit 1
While the secondary current is being supplied to 2, the diode 9 is oriented in the direction of blocking the generation of the secondary resonance current. The coil 10 is connected between the connection between the capacitor 8 and the diode 9 and the cathode of the rectifying diode 11, and forms a discharge path for the electric charge accumulated in the capacitor 8. The discharge is performed when the diode 9 is off. The coil 15 represents the leakage inductance of the main transformer 5 and the inductance of an externally attached coil when necessary. The capacitance of the capacitor 8 makes the rise of the resonance voltage applied to the main switch 3 gentle when the main switch 3 is turned off and lowers the peak, and does not make the off period of the main switch 3 longer than a predetermined value. Is determined. Coil 1
The zero inductance is set large enough to prevent ripple at the converter output, but small enough to reset the charge on capacitor 8 before the next cycle of voltage resonant switching begins. Therefore, the inductance of the coil 10 is determined so that the time constant due to the capacitance of the capacitor 8 and the inductance of the coil 10 is approximately the same as the average period of voltage resonance switching.
【0020】次にこのスナバ回路の動作を説明する。図
2は、本発明のスナバ回路の動作を説明するための各部
の信号のタイムチャート、図3は、2次共振回路が導通
している期間における電圧共振DC−DCフォワードコ
ンバータの2次側から見た等価回路を示す。主スイッチ
3が時刻t0 にターンオンすると1次電流は1次巻線6
を通って、一定の勾配で立ち上り、それによって2次巻
線に一定の誘導起電力E2 が発生する(図2(b)参
照)。誘導起電力E2 は一定の勾配で立上る2次電流を
生成する(図2(c)参照)。そのとき勾配は (E2−VO
−VF)/Le である。ここで、E2 は2次側から見た等価
起電力であって、EをDC電源1の起電力とし、n2/n1
を主トランスの巻線比とするとき E2=(n2/n1)E であ
る。また、VO ,VF はそれぞれコンバータの出力電圧
およびダイオード11に印加されている順電圧であり、
Le はコイル15のインダクタンスである。Next, the operation of this snubber circuit will be described. FIG. 2 is a time chart of signals of respective parts for explaining the operation of the snubber circuit of the present invention, and FIG. 3 is from the secondary side of the voltage resonance DC-DC forward converter during the period when the secondary resonance circuit is conducting. The equivalent circuit seen is shown. When the main switch 3 is turned on at time t 0 , the primary current flows to the primary winding 6
Rises with a constant gradient, and thereby a constant induced electromotive force E 2 is generated in the secondary winding (see FIG. 2B). The induced electromotive force E 2 generates a secondary current that rises with a constant gradient (see FIG. 2 (c)). Then the gradient is (E 2 −V O
−V F ) / L e . Here, E 2 is the equivalent electromotive force viewed from the secondary side, and E is the electromotive force of the DC power source 1, and n 2 / n 1
E 2 = (n 2 / n 1 ) E, where is the winding ratio of the main transformer. V O and V F are the output voltage of the converter and the forward voltage applied to the diode 11, respectively,
L e is the inductance of the coil 15.
【0021】時刻t1 で主スイッチ3がオフ状態になる
と、1次巻線6中に生成された共振電流(以下、1次共
振電流と記す)によって主スイッチ3に印加される電圧
VDSは周期T1=2π(LPCP)1/2 の正弦関数の波形で立上
る。ここでLP ,CP はそれぞれ1次巻線のインダクタ
ンスおよび共振コンデンサ4の容量である。同時に、2
次巻線7に、同じ周期T1 の誘導起電力が逆向き(主ス
イッチ3がオン状態のとき2次巻線7に生じる誘導起電
力の向きを正の向きとする。)に誘起され、その結果、
2次巻線7の両端間電圧V7 は図2(b)に示されてい
るように低下する。電圧V7 の低下によってダイオード
11の順方向電流ID が減少し、時刻t 2 で電流ID は
0になる。Time t1 And the main switch 3 is turned off.
And the resonance current generated in the primary winding 6 (hereinafter, primary resonance
Voltage applied to the main switch 3 by
VDSIs the period T1= 2π (LPCP)1/2 Rise with the waveform of the sine function of
It Where LP , CP Is the primary winding inductor
And the capacitance of the resonance capacitor 4. At the same time 2
In the next winding 7, the same period T1 The induced electromotive force of
Induction electromotive force generated in the secondary winding 7 when the switch 3 is in the ON state
The direction of force is positive. ), And as a result,
Voltage V across the secondary winding 77 Is shown in Figure 2 (b)
So as to fall. Voltage V7 Diode by the drop of
11 forward current ID Decreases at time t 2 Current ID Is
It becomes 0.
【0022】時刻t2 でダイオード11がオフ状態にな
ると、2次共振回路は、コイル10を経由する電路以外
は平滑回路12から遮断される。この状態のもとで2次
巻線7中に逆向きに発生した起電力がダイオード9に印
加されている逆バイアスを越えるとダイオード9がオン
状態になり、その順方向に2次共振電流を導通する。図
3は、2次共振が起っている時の電圧共振DC−DCフ
ォワードコンバータの等価回路を示す。共振はインダク
タンスLP 、容量CP およびCS (インダクダンスLe
を無視する)を通して起り、共振周期T2 は2π[LP{CP
+(n2/n1)2CS}] 1/2 になる。このようにして図2のVDS
およびV7 のタイムチャートに示されているような緩や
かな立上りと低いピーク値とが達成される。コンデンサ
8の電圧が最高値に達すると、逆向きの共振電流はダイ
オード9によって阻止されるので2次共振は停止する。
そしてコンデンサ8に充電されている電荷はコイル10
を通って放電され、平滑回路12に入力される。Time t2 Turns off the diode 11
Then, the secondary resonance circuit becomes a circuit other than the electric path passing through the coil 10.
Is cut off from the smoothing circuit 12. Secondary under this condition
The electromotive force generated in the winding 7 in the opposite direction is applied to the diode 9.
Diode 9 turns on when the applied reverse bias is exceeded.
Then, the secondary resonance current is conducted in the forward direction. Figure
3 is the voltage resonance DC-DC flux when the secondary resonance occurs.
An equivalent circuit of a forward converter is shown. Resonance is induc
Closet LP , Capacity CP And CS (Inductance Le
(Ignore), and the resonance period T2 Is 2π [LP(CP
+ (n2/ n1)2CS}] 1/2 become. In this way, V in FIG.DS
And V7 As shown in the time chart of
Kana rising and low peak values are achieved. Capacitor
When the voltage of 8 reaches the maximum value, the reverse resonance current
The secondary resonance stops because it is blocked by the ode 9.
The charge stored in the capacitor 8 is the coil 10
It is discharged through and is input to the smoothing circuit 12.
【0023】以上の記述から明らかなように、2次共振
が阻止されている時刻t1 から時刻t2 までの期間(期
間I)においては、電圧VDSおよびV7 の曲線は短い周
期T 1 の正弦波の波形で立上がり、2次共振が起ってい
る時刻t2 から時刻t3 までの期間(期間II)において
は、電圧VDSおよびV7 の曲線は、過渡期間を除き長い
周期T2 の正弦波の波形で変化し、2次共振が再び阻止
される時刻t3 から時刻t4 (主スイッチ3のオフ期間
の終了時刻)までの期間(期間III )には電圧VDSおよ
びV7 の曲線は短い周期の正弦波の波形で立下がる。期
間IおよびIIIにおける電圧VDSの急峻な立上がり、立
下がりによって主スイッチ3のオフ期間を短縮すること
ができる(オフ期間が長すぎるとコンバータの出力にリ
ップルができる)。また、期間IIにおける電圧VDSのゆ
っくりした振舞いによって電圧V DSのピーク値を下げる
ことができ、その結果、低電圧、低オン抵抗のスイッチ
ング素子を主スイッチとして使用することができる。As is clear from the above description, the secondary resonance
Is blocked at time t1 From time t2 Period (term
In the interval I), the voltage VDSAnd V7 The curve is short
Period T 1 Rises with the waveform of the sine wave of and secondary resonance occurs.
Time t2 From time t3 Up to period (Period II)
Is the voltage VDSAnd V7 Curve is long except for transition period
Cycle T2 Changes with the waveform of the sine wave, and secondary resonance is blocked again
Time t3 From time tFour (Main switch 3 off period
Voltage (V) during the period (term III)DSAnd
And V7 The curve of is a sine wave with a short cycle and falls. Term
Voltage V at intervals I and IIIDSThe steep rise of
Shortening the OFF period of the main switch 3 by lowering
(If the off period is too long, the converter output is reset.
Can be plucked). In addition, the voltage V in the period IIDSNoyu
Voltage V due to surprised behavior DSLower the peak value of
As a result, low voltage, low on-resistance switch
The switching element can be used as a main switch.
【0024】本発明のスナバ回路は、もう1つの利点を
もっている。期間IIの初め、時刻t 2 においてダイオー
ド11がオン状態からオフ状態に切換ったときに、ダイ
オード11に逆回復電流が流れる。この電流は図2
(c)に逆電流として示されている。逆回復電流は時刻
t2 から時刻t5 までの期間(期間IV)流れる。前記し
たように、ダイオード9は期間IVにおいてオン状態にあ
るので、電圧V7 はダイオード9,コイル10を介して
ダイオード11に逆方向に印加される。その結果、電圧
V7 と逆回復電流とは正の力率を作り、それによって電
力損失が発生する。この電力損失は、期間IVにおける電
圧V7 の勾配が緩やかである程少くなる。本発明のスナ
バ回路によって電圧V7 は、期間IVにおいて緩やかに立
上がる(逆方向)ので、本発明のスナバ回路を用いない
場合(この場合には周期T1 の正弦波の波形で立上が
る)に比べて電力の損失を低減することができる。The snubber circuit of the present invention has another advantage.
I have it. Time t at the beginning of period II 2 At Daio
When the switch 11 is switched from the on state to the off state, the die
A reverse recovery current flows through the ode 11. This current is
Shown as reverse current in (c). Reverse recovery current is time
t2 From time tFive Until period (period IV) flows. As above
As described above, the diode 9 is in the ON state in the period IV.
Voltage V7 Via diode 9 and coil 10
The reverse voltage is applied to the diode 11. As a result, the voltage
V7 And the reverse recovery current create a positive power factor, which
Force loss occurs. This power loss is
Pressure V7 The less steep the gradient, the less. The present invention
Voltage V7 Stands slowly during period IV.
Do not use the snubber circuit of the present invention because it goes up (reverse direction)
If (in this case the cycle T1 The sine wave of
Power loss can be reduced as compared with
【0025】本発明のスナバ回路の動作は、エネルギー
保存の視点から次のように要約される。主スイッチがタ
ーンオフすると、主トランスの残留磁気エネルギーによ
って1次共振電流が流れる。もし、本発明のスナバ回路
が設けられていない場合には、この1次共振電流のエネ
ルギーは、共振用コンデンサ4の充電電圧が図2(a)
の点線で表わされたピークを作る程度に大きい。しか
し、スナバ回路を設けると、残留磁気エネルギーの一部
は、2次共振電流を仲介としてコンデンサ8に静電エネ
ルギーとして蓄積される。したがって、1次共振電流の
エネルギーはコンデンサ8の静電エネルギーの分だけ減
少し、その結果、共振用コンデンサ4の電圧(=VDS)
は上昇できなくなってピークの部分が切断された波形に
なる。一方、コンデンサ8中に静電エネルギーとして蓄
積された磁気エネルギーは、コイル10を経由して負荷
に供給され、そこで有効に利用される。The operation of the snubber circuit of the present invention is summarized as follows from the viewpoint of energy conservation. When the main switch is turned off, the residual magnetic energy of the main transformer causes a primary resonance current to flow. If the snubber circuit of the present invention is not provided, the energy of this primary resonance current is the charging voltage of the resonance capacitor 4 as shown in FIG.
It is large enough to make the peak represented by the dotted line. However, when the snubber circuit is provided, a part of the residual magnetic energy is stored in the capacitor 8 as electrostatic energy via the secondary resonance current. Therefore, the energy of the primary resonance current is reduced by the amount of the electrostatic energy of the capacitor 8, and as a result, the voltage of the resonance capacitor 4 (= V DS ).
Becomes a waveform in which the peak part is cut off because it cannot rise. On the other hand, the magnetic energy stored as electrostatic energy in the capacitor 8 is supplied to the load via the coil 10 and is effectively used there.
【0026】本発明のスナバ回路は、図4および図5に
それぞれ示されているように、半波型および全波形電圧
共振DC−DCフォワードコンバータに使用することが
できる。The snubber circuit of the present invention can be used in half-wave and full-wave voltage resonant DC-DC forward converters, as shown in FIGS. 4 and 5, respectively.
【0027】次に、本発明の、多出力型DC−DCコン
バータの出力電圧を調節するための調節回路について説
明する。図6は、出力回路の1つに設けられた調節回路
の第1の実施例を示す回路図である。出力回路は、通常
の出力回路と同様に、平滑回路12と、主トランス5の
2次電流の電路に接続された整流ダイオード11を備え
ている。本実施例においてはダイオード11は2次電流
の正電位の電路に接続されている。調節回路20は主ト
ランス5の2次電流のオン・オフをスイッチングするN
チャネルMOSFET21、MOSFET21を制御す
るための抵抗22(第1のスイッチング制御手段)、シ
リーズドロッパ抵抗23(電流・電圧変換手段)、比較
回路24(比較手段)、スイッチング制御回路25(第
2のスイッチング制御手段)によって構成されている。Next, the adjusting circuit for adjusting the output voltage of the multi-output type DC-DC converter of the present invention will be described. FIG. 6 is a circuit diagram showing a first embodiment of the adjusting circuit provided in one of the output circuits. The output circuit includes a smoothing circuit 12 and a rectifying diode 11 connected to the secondary current circuit of the main transformer 5 as in the case of a normal output circuit. In this embodiment, the diode 11 is connected to the positive potential circuit of the secondary current. The adjustment circuit 20 switches N for switching ON / OFF of the secondary current of the main transformer 5.
Channel MOSFET 21, resistor 22 (first switching control means) for controlling MOSFET 21, series dropper resistor 23 (current / voltage conversion means), comparison circuit 24 (comparison means), switching control circuit 25 (second switching control) Means).
【0028】MOSFET21のドレイン電流の導電路
は、2次電流の負電位の電路に負荷に直列に接続され、
ゲートは抵抗22を経て2次電流の電路の正電位側に接
続されている。それによってMOSFET21はコンバ
ータの主スイッチのスイッチ・オンに同期してオン状態
に切換えられる。以下、MOSFET21が主スイッチ
のスイッチ・オンに同期してオン状態に切換えられた時
刻をt0 と記す。抵抗値RD のシリーズドロッパ抵抗2
3は負荷に直列に接続され、負荷に供給される2次電流
値を検出するために用いられる。以下、2次電流によっ
てシリーズドロッパ抵抗23の両端に生じた電圧を電圧
信号と記す。電圧信号は時刻t0 で0で、フォワードコ
ンバータの場合には時刻の1次関数として増加するか
ら、現時刻tにおける電圧信号は前掲の絶対値信号に該
当する。比較回路24はシャントレギュレータ素子26
と抵抗27の直列接続をもち、抵抗27はシリーズドロ
ッパ抵抗23の負荷側の点aに接続され、シャントレギ
ュレータ素子26は2次電流の負電位の電路上の点bに
接続されている。比較回路24は、さらに、電圧分割抵
抗28,29を備え、該抵抗28,29は、2点a,b
間の電圧、すなわち、その出力回路の出力電圧VO に対
応する出力信号Sをシャントレギュレータ素子26に出
力する。シャントレギュレータ素子26は、出力電圧V
O の設定値に対応する基準出力信号S0 を発生する定電
圧源を備え、出力信号Sと基準出力信号S0 を比較し、
基準出力信号S0 に対する出力信号Sの偏差に対応する
シャント電流IS を導通する。出力信号Sが基準出力信
号に一致した場合には、シャント電流IS はゼロ偏差値
IS0になる。シャント電流IS は抵抗値RS の抵抗27
の両端間に電圧VS を生成する。したがって出力信号の
偏差S−S0 が大きくなる程電圧VS は高くなり、抵抗
27とシャントレギュレータ素子26との接続点dにお
ける電位Eは低くなる。以下、電圧VS を偏差信号と記
す。The drain current conducting path of the MOSFET 21 is connected in series to the load to the negative potential path of the secondary current,
The gate is connected to the positive potential side of the secondary current circuit via the resistor 22. Thereby, the MOSFET 21 is turned on in synchronization with the switching on of the main switch of the converter. Hereinafter, the time when the MOSFET 21 is turned on in synchronization with the turning on of the main switch is referred to as t 0 . Series dropper resistance 2 with resistance value R D
3 is connected in series to the load and is used to detect the secondary current value supplied to the load. Hereinafter, the voltage generated across the series dropper resistor 23 by the secondary current is referred to as a voltage signal. Since the voltage signal is 0 at time t 0 and increases as a linear function of time in the case of the forward converter, the voltage signal at the current time t corresponds to the absolute value signal described above. The comparison circuit 24 is a shunt regulator element 26.
And a resistor 27 connected in series, the resistor 27 is connected to a point a on the load side of the series dropper resistor 23, and the shunt regulator element 26 is connected to a point b on the negative potential circuit of the secondary current. The comparison circuit 24 further includes voltage dividing resistors 28 and 29, and the resistors 28 and 29 have two points a and b.
The output signal S corresponding to the voltage between them, that is, the output voltage V O of the output circuit is output to the shunt regulator element 26. The shunt regulator element 26 has an output voltage V
A constant voltage source for generating a reference output signal S 0 corresponding to the set value of O is provided, and the output signal S and the reference output signal S 0 are compared,
The shunt current I S corresponding to the deviation of the output signal S from the reference output signal S 0 is conducted. When the output signal S matches the reference output signal, the shunt current I S has the zero deviation value I S0 . The shunt current I S is the resistance 27 of the resistance value R S.
Generates a voltage V S across Therefore, the larger the deviation S-S 0 of the output signal, the higher the voltage V S, and the lower the potential E at the connection point d between the resistor 27 and the shunt regulator element 26. Hereinafter, the voltage V S will be referred to as a deviation signal.
【0029】スイッチング制御回路25はpnpトラン
ジスタ30とNチャネルMOSFET31を備えてい
る。pnpトランジスタのエミッタは、ダイオード11
とシリーズドロッパ抵抗23との接続点に接続され、ベ
ースは接続点dに接続され、コレクタはMOSFET3
1のゲートに接続されている。MOSFET31のソー
スは2次電流の負電位の電路に接続され、ドレインはM
OSFET21のゲートに接続されている。さらに、ス
イッチング制御回路25は抵抗32,ダイオード33で
成る放電回路を備えていることがのぞましい。この放電
回路は、トランジスタ30がオン状態になったときMO
SFET31の入力容量に充電される電荷を放電するた
めに設けられる。The switching control circuit 25 includes a pnp transistor 30 and an N-channel MOSFET 31. The emitter of the pnp transistor is the diode 11
Is connected to the connection point of the series dropper resistor 23, the base is connected to the connection point d, and the collector is MOSFET3.
1 is connected to the gate. The source of the MOSFET 31 is connected to the negative potential circuit of the secondary current, and the drain is M
It is connected to the gate of the OSFET 21. Furthermore, it is desirable that the switching control circuit 25 includes a discharge circuit including a resistor 32 and a diode 33. This discharge circuit operates when the transistor 30 is turned on.
It is provided to discharge the electric charge charged in the input capacitance of the SFET 31.
【0030】次に本実施例の動作を説明する。主スイッ
チがオン状態になると1次電流が時間の1次関数として
立上がり、それによって、主スイッチのオン期間中、一
定の誘導起電力が2次巻線に誘起される。このようにし
て図2(b)に示されているように、一定の電圧V7 が
発生する。MOSFET21のゲートは抵抗22を経て
電圧V7 によってバイアスされているから、電圧V7 の
発生と共にMOSFET21がターンオンし、整流ダイ
オード11を通って2次電流ID (以下、電流ID と記
す)が流れ始める。ベース・エミッタ電圧は、次式Next, the operation of this embodiment will be described. When the main switch turns on, the primary current rises as a linear function of time, which induces a constant induced electromotive force in the secondary winding during the on period of the main switch. In this way, a constant voltage V 7 is generated as shown in FIG. Since the gate of the MOSFET 21 is biased by the voltage V 7 through the resistor 22, the MOSFET 21 is turned on with the generation of the voltage V 7 , and the secondary current I D (hereinafter, referred to as current I D ) passes through the rectifying diode 11. It begins to flow. The base-emitter voltage is
【0031】[0031]
【数1】VBE=ID RD +IS RS (1) で与えられるから、式(1)の右辺がトランジスタ30
のベース・エミッタスレショルド電圧VTHを超えるとト
ランジスタ30はターンオンする。したがって、絶対値
信号ID RD の閾値は次式で与えられる。## EQU1 ## Since V BE = I D R D + I S R S (1) is given, the right side of the equation (1) is the transistor 30.
Transistor 30 turns on when its base-emitter threshold voltage V TH is exceeded. Therefore, the threshold value of the absolute value signal I D R D is given by the following equation.
【0032】[0032]
【数2】(ID RD)TH=VTH−IS RS (2) 式(2)から明らかなように、絶対値信号の閾値(ID
RD)THは偏差信号IS R S の減少関数である。式(2)
は次のように表わされる。(2) (ID RD)TH= VTH-IS RS (2) As is clear from the equation (2), the threshold value (ID
RD)THIs the deviation signal IS R S Is a decreasing function of. Formula (2)
Is represented as follows.
【0033】[0033]
【数3】IDTH RD =VTH−IS RS (3) ここでIDTH はトランジスタ30がターンオンする時刻
tTHにおける電流ID の値を表わす。図2(c)から明
らかなように、電流ID は主スイッチのオン期間中、時
刻tの1次関数として増加する。したがって電流ID は
次の形で表わすことができる。## EQU3 ## I DTH R D = V TH −I S R S (3) Here, I DTH represents the value of the current I D at the time t TH when the transistor 30 is turned on. As is apparent from FIG. 2C, the current I D increases as a linear function of the time t during the ON period of the main switch. Therefore, the current I D can be expressed in the following form.
【0034】[0034]
【数4】ID =IO +kt (4) したがって、## EQU4 ## I D = I O + kt (4) Therefore,
【0035】[0035]
【数5】IDTH =IO +ktTH (5) 式(3),(5)から、時刻tTHの値は、偏差信号IS
RS が大きい程小さくなる。したがって、偏差信号が大
きいときにはトランジスタ30は早くターンオンする。
トランジスタ30がターンオンするとMOSFET31
がターンオンし、それによってMOSFET21のゲー
トとソースとの間がショートされ、MOSFET21が
ターンオフされる。このようにして、出力電圧VO の偏
差が大きい場合には、MOSFET21が早くターンオ
フし、その結果、偏差が補償される。## EQU5 ## I DTH = I O + kt TH (5) From equations (3) and (5), the value of the time t TH is the deviation signal I S.
The larger R S is, the smaller it is. Therefore, when the deviation signal is large, the transistor 30 turns on early.
When the transistor 30 turns on, the MOSFET 31
Turns on, which shorts the gate and source of MOSFET 21 and turns MOSFET 21 off. In this way, when the deviation of the output voltage V O is large, the MOSFET 21 turns off early, and as a result, the deviation is compensated.
【0036】コイル15は図6に示されている位置より
も図7に示されている位置に設けることがのぞましい。
その理由は、図7の場合には、MOSFETのゲート
は、コイル15を経由しないで主トランス5の2次巻線
7に接続されているので高い電圧がゲートに印加され、
その結果、MOSFET21のオン抵抗が低減されるこ
とと、放電回路32,33が2次巻線7に直接接続され
ているので放電の時定数が短縮されるためである。The coil 15 is preferably provided at the position shown in FIG. 7 rather than the position shown in FIG.
The reason is that, in the case of FIG. 7, the gate of the MOSFET is connected to the secondary winding 7 of the main transformer 5 without passing through the coil 15, so a high voltage is applied to the gate,
As a result, the on-resistance of the MOSFET 21 is reduced, and the discharge circuits 32 and 33 are directly connected to the secondary winding 7, so that the discharge time constant is shortened.
【0037】図8は本発明の調節回路の第2の実施例を
示す。本実施例の調節回路40においても図6の調節回
路と同様にMOSFET21(スイッチ素子)、スイッ
チング制御回路42(第1のスイッチング制御手段)、
電流・電圧変換回路43(電流・電圧変換手段)、比較
回路24(比較手段)、スイッチング制御回路44(第
2のスイッチング制御手段)を備えている。スイッチン
グ制御回路44は、さらに、スイッチング制御ユニット
25と差動増幅器45から成っている。このうち、MO
SFET21,比較回路24,スイッチング制御ユニッ
ト25は図6の対応する回路と同一である。図6の、抵
抗32,ダイオード33から成る放電回路は図8には示
されていない。FIG. 8 shows a second embodiment of the adjusting circuit of the present invention. Also in the adjusting circuit 40 of the present embodiment, as in the adjusting circuit of FIG. 6, the MOSFET 21 (switch element), the switching control circuit 42 (first switching control means),
A current / voltage conversion circuit 43 (current / voltage conversion means), a comparison circuit 24 (comparison means), and a switching control circuit 44 (second switching control means) are provided. The switching control circuit 44 further comprises a switching control unit 25 and a differential amplifier 45. Of these, MO
The SFET 21, the comparison circuit 24, and the switching control unit 25 are the same as the corresponding circuits in FIG. The discharge circuit consisting of the resistor 32 and the diode 33 of FIG. 6 is not shown in FIG.
【0038】スイッチング制御回路42は、パルストラ
ンス41と、抵抗49およびダイオード50が直列に接
続されて成るリセット回路によって構成されている。リ
セット回路は、主トランス5の1次回路に設けられてい
るドライブトランジスタ中に生じるフライバック電圧を
減少させるためにサージエネルギーを消散させる目的で
設けられている。スイッチング制御回路42によって、
MOSFET21は主スイッチのスイッチング動作に対
して所定の位相関係をもってMOSFET21をターン
オンさせることができる。電流・電圧変換回路43は、
電流トランス46,ダイオード47,コンデンサ48か
ら成っている。コンデンサ48と電流トランスの2次巻
線のインダクタンスは、ダイオード47の順方向に一方
向共振回路を構成している。したがって、コンデンサ4
8の電圧は、時刻tの正弦関数として変化する。しか
し、共振周期が、主スイッチのスイッチング周期に比較
して充分に長いので、コンデンサ48の電圧、すなわ
ち、電圧信号IV は、電流トランス46の1次電流に対
応して時刻の1次関数として増加する。図6の実施例と
同様に、電流トランス46の2次電流は時刻t0 で0で
ある。したがって、現時刻tの電圧信号IV は、絶対値
信号を表わす。The switching control circuit 42 is composed of a pulse transformer 41, a reset circuit including a resistor 49 and a diode 50 connected in series. The reset circuit is provided for the purpose of dissipating the surge energy in order to reduce the flyback voltage generated in the drive transistor provided in the primary circuit of the main transformer 5. By the switching control circuit 42,
The MOSFET 21 can turn on the MOSFET 21 in a predetermined phase relationship with the switching operation of the main switch. The current / voltage conversion circuit 43 is
It is composed of a current transformer 46, a diode 47 and a capacitor 48. The capacitor 48 and the inductance of the secondary winding of the current transformer form a one-way resonance circuit in the forward direction of the diode 47. Therefore, the capacitor 4
The voltage at 8 changes as a sine function at time t. However, since the resonance cycle is sufficiently longer than the switching cycle of the main switch, the voltage of the capacitor 48, that is, the voltage signal I V , corresponds to the primary current of the current transformer 46 as a linear function of time. To increase. Similar to the embodiment of FIG. 6, the secondary current of the current transformer 46 is 0 at time t 0 . Therefore, the voltage signal I V at the current time t represents an absolute value signal.
【0039】差動増幅器45の反転および非反転入力
は、それぞれ IV および VO−ISRSである。ここでV
O ,IS ,RS は図6の回路と同様に定義された量であ
る。差動増幅器45の出力は VO−(ISRS +IV) であ
る。したがって、トランジスタ30のベース・エミッタ
間電圧は−(ISRS +IV) になり、図6の−(ISRS +R
DID)と同様である。したがって、トランジスタ30は図
6の場合と全く同様に動作する。The inverting and non-inverting input of the differential amplifier 45 are respectively I V and V O -I S R S. Where V
O , I S and R S are defined quantities as in the circuit of FIG. The output of the differential amplifier 45 is V O − (I S R S + I V ). Therefore, the base-emitter voltage of the transistor 30 becomes − (I S R S + I V ), and − (I S R S + R in FIG.
Same as D I D ). Therefore, the transistor 30 operates exactly as in the case of FIG.
【0040】図9は、図6,図8の調節回路から出力さ
れた電流ID のタイムチャートである。図9(a)は1
次回路における共振が1次巻線6のインダクタンスと共
振用コンデンサ4によって生じた場合(以下、case
(a)と記す)における電流ID を示し、図9(b)は
1次回路における共振が外付けコイル2と共振用コンデ
ンサ4によって生じた場合(以下、case(b)と記
す)における電流IDを表わす。図9の実線および点線
はそれぞれ調節回路20および40から出力された電流
を表わす。FIG. 9 is a time chart of the current I D output from the adjusting circuits of FIGS. 6 and 8. FIG. 9A shows 1
When resonance in the next circuit occurs due to the inductance of the primary winding 6 and the resonance capacitor 4 (hereinafter referred to as case
9B shows a current I D in FIG. 9A, and FIG. 9B shows a current in the case where resonance in the primary circuit is caused by the external coil 2 and the resonance capacitor 4 (hereinafter referred to as case (b)). Represents I D. The solid and dotted lines in FIG. 9 represent the current output from the regulation circuits 20 and 40, respectively.
【0041】調節回路20が用いられた場合には、2次
巻線の誘導起電力の立上がりに同期してMOSFET2
1がターンオンし、同時に電流ID が流れ始める。も
し、主トランス5の1次回路に備えられているすべての
コイルが主スイッチ3のオフ期間中にリセットされてい
るならば、すなわち、前のオン期間中に1次回路中のす
べてのコイルに蓄積された磁気エネルギーが現在のオフ
期間中に放散されるならば、次のオン期間には、図9
(a)に示されているように、電流ID は0から立上が
る。しかし、逆に、もし直前のオン期間に蓄積された磁
気エネルギーが、現オフ期間が終了する迄に消散されな
いで残留するならば、1次電流は次のオン期間に急に立
上がり、そのために2次電流も図9(b)に示されてい
るように急激に立上がる。さらに、コイル2とコンデン
サ4によって1次回路に生ずる共振によって、2次電流
の立上がり、したがって整流された電流ID の立上がり
も、図9(b)に示されているように正弦波の波形で立
上がる。When the adjusting circuit 20 is used, the MOSFET 2 is synchronized with the rise of the induced electromotive force of the secondary winding.
1 turns on, and at the same time, the current I D starts to flow. If all the coils provided in the primary circuit of the main transformer 5 are reset during the off period of the main switch 3, that is, in all the coils in the primary circuit during the previous on period. If the stored magnetic energy is dissipated during the current off period, then during the next on period, FIG.
As shown in (a), the current ID rises from zero. However, on the contrary, if the magnetic energy stored in the immediately preceding ON period remains undissipated by the end of the current OFF period, the primary current rises sharply in the next ON period, and therefore 2 The next current also sharply rises as shown in FIG. 9 (b). Further, due to the resonance generated in the primary circuit by the coil 2 and the capacitor 4, the rise of the secondary current, and thus the rectified current I D , also has a sinusoidal waveform as shown in FIG. 9B. Stand up.
【0042】調節回路40が用いられる場合には、電流
ID はスイッチング制御回路42によって、図9の点線
で示されているように、任意の同期信号に同期して流れ
始め、差動増幅器45の出力がトランジスタ30のベー
ス・エミッタスレショルド電圧を越えたとき、スイッチ
ング制御ユニット25の優先的な制御により電流IDが
阻止される。ここで優先的な制御とは、図8において、
トランジスタ30がオン状態になると、MOSFET2
1のゲート・ソース間が短絡される。したがって、MO
SFET21はスイッチング制御回路42の制御から遮
断され、スイッチング制御ユニット25の制御によりオ
フ状態になるという意味である。When the regulation circuit 40 is used, the current I D begins to flow by the switching control circuit 42 in synchronism with any synchronization signal, as shown by the dotted line in FIG. Current exceeds the base-emitter threshold voltage of transistor 30, the preferential control of switching control unit 25 blocks current I D. Here, the priority control means that in FIG.
When the transistor 30 is turned on, the MOSFET 2
The gate and source of 1 are short-circuited. Therefore, MO
This means that the SFET 21 is cut off from the control of the switching control circuit 42 and turned off by the control of the switching control unit 25.
【0043】周知のように、DC−DCフォワードコン
バータにおいては、主スイッチ3のオン期間中、電流I
D は時刻tの1次関数として変化する。いま、I0 を初
期電流、すなわち、主スイッチ3がターンオンした時に
おける電流ID の値であるとし、kを電流ID の時刻t
に関する勾配であるとすると、次式が成立つ。As is well known, in the DC-DC forward converter, during the ON period of the main switch 3, the current I
D changes as a linear function of time t. Now, let I 0 be the initial current, that is, the value of the current I D when the main switch 3 is turned on, and let k be the time t of the current I D.
If it is a gradient with respect to, the following equation holds.
【0044】[0044]
【数6】ID =IO +kt (6) 図2(c)について既に述べたように、kは次式で表わ
される。## EQU6 ## I D = I O + kt (6) As described above with reference to FIG. 2C, k is represented by the following equation.
【0045】[0045]
【数7】k=(E2 −VO −VF )/Le (7) 調節回路から負荷に供給される電力は次式で与えられ
る。Equation 7] k = (E 2 -V O -V F) / L e (7) power supplied from the conditioning circuit to the load is given by the following equation.
【0046】[0046]
【数8】P=f∫ID VO dt (8)
ここでfはスイッチング周波数であり、積分は図9に示
されている時刻t1 からt2 まで行われる。出力電圧V
O はほぼ一定であるから電力Pは次式で与えられる。[Formula 8] P = f∫I D V O dt (8)
Here, f is the switching frequency, and the integration is performed from time t 1 to time t 2 shown in FIG. Output voltage V
Since O is almost constant, the power P is given by the following equation.
【0047】[0047]
【数9】 P=(TON+TOFF )-1VO A (9) =[2(TON+TOFF )]-1(ID1+ID2)(t2 −t1 )(10) ここでAはID −t平面の、時刻t1 とt2 の間の面積
を表わす。式(10)において、ID2およびt2 はスイ
ッチング制御回路25,44によって偏差信号に依存し
て自動的に選択され、ID1は時刻t1 から式(6)によ
って定まる。したがって電力Pは出力VO の偏差を最小
にするように調節される。[Equation 9] P = (T ON + T OFF ) −1 VO A (9) = [2 (T ON + T OFF )] −1 (I D1 + I D2 ) (t 2 −t 1 ) (10) where A represents the area of the I D -t plane between times t 1 and t 2 . In the equation (10), I D2 and t 2 are automatically selected by the switching control circuits 25 and 44 depending on the deviation signal, and I D1 is determined by the equation (6) from time t 1 . Therefore, the power P is adjusted to minimize the deviation of the output V O.
【0048】図10は本発明の応用例を示す。この実施
例は、本発明のスナバ回路と調節回路20または40を
適用した多出力電圧共振DC−DCフォワードコンバー
タの回路である。コンバータは2つの出力をもつ1石式
電圧共振DC−DCフォワードコンバータである。主出
力回路60は図1のスナバ回路を備え、主出力回路の出
力はループ制御回路14を経て主スイッチ3のスイッチ
ングを制御するために帰還される。補助出力回路61は
図6および図8に示されている調節回路20または40
を備え、この調節回路によって補助出力は主出力から独
立に調節される。FIG. 10 shows an application example of the present invention. This embodiment is a circuit of a multi-output voltage resonant DC-DC forward converter to which the snubber circuit of the present invention and the adjusting circuit 20 or 40 are applied. The converter is a monolithic voltage resonant DC-DC forward converter with two outputs. The main output circuit 60 comprises the snubber circuit of FIG. 1, and the output of the main output circuit is fed back via the loop control circuit 14 to control the switching of the main switch 3. The auxiliary output circuit 61 is the regulating circuit 20 or 40 shown in FIGS.
And the auxiliary output is adjusted independently of the main output by this adjusting circuit.
【0049】図11には本発明の他の応用例が示されて
いる。この実施例においては、主スイッチ3を駆動する
駆動回路63が多出力回路から独立して主トランスの1
次回路に設けられている。多出力回路の各々は、固有の
調節回路20または40を有し、他の回路から独立して
調節された出力をそれぞれ負荷に供給する。FIG. 11 shows another application example of the present invention. In this embodiment, the drive circuit 63 for driving the main switch 3 is independent of the multi-output circuit and is the main transformer 1
It is provided in the next circuit. Each of the multiple output circuits has its own regulation circuit 20 or 40 to provide the regulated output to the load, respectively, independently of the other circuits.
【0050】[0050]
【発明の効果】以上説明したように本発明のDC−DC
コンバータは次の効果をもつ。 1.本発明の第1のDC−DCコンバータであるスナバ
回路付き電圧共振DC−DCフォワードコンバータは、
2次電流の負荷への供給が阻止されている期間に主トラ
ンスの2次巻線を流れる誘導電流のエネルギーをスナバ
回路のコンデンサに静電エネルギーとして蓄積すること
により、(a)主スイッチに印加される電圧の波形を截
頭正弦波形にすることができ、それによって、低電圧、
低オン抵抗のスイッチ素子を主スイッチとして用いるこ
とができ、(b)整流用ダイオードがオフ状態になった
とき、該ダイオードに印加される逆電圧の立上がりの勾
配を緩やかにすることができ、それによって逆回復電流
による電力損失を低減することができ、(c)さらに、
スナバ回路のコンデンサに蓄積された電荷をコイルを通
して負荷へ放電することにより、コンデンサの静電エネ
ルギーを有効に使用することができる。 2.本発明の第2のDC−DCコンバータである出力電
圧の調節回路を有する多出力DC−DCコンバータは、
負荷へ供給する2次電流のオンおよびオフスイッチング
のうち、第1のスイッチングは主スイッチの動作と所定
の位相関係をもって行い、第2のスイッチングは、絶対
値信号の値が偏差信号の減少関数として定まる閾値を越
えるとき行うことにより、電力を損失することなく、負
荷への電流供給時間を各スイッチング周期毎に制御する
ことができ、それによって出力電圧の偏差を補償するこ
とができる。As described above, the DC-DC of the present invention
The converter has the following effects. 1. A voltage resonance DC-DC forward converter with a snubber circuit, which is a first DC-DC converter of the present invention,
By storing the energy of the induced current flowing through the secondary winding of the main transformer as electrostatic energy in the capacitor of the snubber circuit while the supply of the secondary current to the load is blocked, (a) it is applied to the main switch. The waveform of the applied voltage can be a truncated sine wave, so that the low voltage,
A switch element having a low on-resistance can be used as a main switch, and (b) when the rectifying diode is turned off, the rising slope of the reverse voltage applied to the diode can be made gentle, and The power loss due to the reverse recovery current can be reduced by (c)
By discharging the electric charge accumulated in the capacitor of the snubber circuit to the load through the coil, the electrostatic energy of the capacitor can be effectively used. 2. A multi-output DC-DC converter having an output voltage adjusting circuit which is a second DC-DC converter of the present invention,
Of the on / off switching of the secondary current supplied to the load, the first switching is performed with a predetermined phase relationship with the operation of the main switch, and the second switching is performed by using the absolute value signal as a decreasing function of the deviation signal. By performing the operation when the threshold value is exceeded, it is possible to control the current supply time to the load for each switching cycle without loss of electric power, thereby compensating the deviation of the output voltage.
【図1】本発明のスナバ回路を備えた電圧共振DC−D
Cフォワードコンバータの回路図である。FIG. 1 is a voltage resonant DC-D equipped with the snubber circuit of the present invention.
It is a circuit diagram of a C forward converter.
【図2】本発明のスナバ回路の動作を説明するための各
部の信号のタイムチャートである。FIG. 2 is a time chart of signals of various parts for explaining the operation of the snubber circuit of the present invention.
【図3】2次共振回路が導通している期間における電圧
共振DC−DCフォワードコンバータの2次側から見た
等価回路である。FIG. 3 is an equivalent circuit seen from the secondary side of the voltage resonant DC-DC forward converter during a period when the secondary resonant circuit is conducting.
【図4】本発明のスナバ回路を用いた半波形電圧共振D
C−DCフォワードコンバータである。FIG. 4 is a half waveform voltage resonance D using the snubber circuit of the present invention.
It is a C-DC forward converter.
【図5】本発明のスナバ回路を用いた全波形電圧共振D
C−DCフォワードコンバータである。FIG. 5 is a full waveform voltage resonance D using the snubber circuit of the present invention.
It is a C-DC forward converter.
【図6】本発明の調節回路の第1の実施例の回路図であ
る。FIG. 6 is a circuit diagram of a first embodiment of the adjusting circuit of the present invention.
【図7】図6の調節回路の変形例の回路図である。FIG. 7 is a circuit diagram of a modified example of the adjustment circuit of FIG.
【図8】本発明の調節回路の第2の実施例の回路図であ
る。FIG. 8 is a circuit diagram of a second embodiment of the adjusting circuit of the present invention.
【図9】図6,図8の調節回路から出力された電流ID
のタイムチャートである。9 is a current I D output from the adjusting circuit of FIGS. 6 and 8;
Is a time chart of.
【図10】本発明のスナバ回路と調節回路を適用した多
出力電圧共振DC−DCフォワードコンバータの構成図
である。FIG. 10 is a configuration diagram of a multi-output voltage resonant DC-DC forward converter to which the snubber circuit and the adjusting circuit of the present invention are applied.
【図11】本発明の調節回路を各出力回路に備え、主ス
イッチは出力回路から独立に駆動される多出力型電圧共
振DC−DCフォワードコンバータである。FIG. 11 is a multi-output type voltage resonant DC-DC forward converter in which each output circuit is provided with the adjusting circuit of the present invention, and the main switch is driven independently from the output circuit.
【図12】1石式電圧共振DC−DCフォワードコンバ
ータの従来例の回路図である。FIG. 12 is a circuit diagram of a conventional example of a one-stone voltage resonance DC-DC forward converter.
【図13】多出力1石式電圧共振DC−DCフォワード
コンバータの従来例の構成図である。FIG. 13 is a configuration diagram of a conventional example of a multi-output single-stone voltage resonance DC-DC forward converter.
1 DC電源 2 入力コンデンサ 3 主スイッチ 4 共振用コンデンサ 5 主トランス 6 1次巻線 7 2次巻線 8 コンデンサ 9 ダイオード 10 コイル 11 整流ダイオード 12 出力コンデンサ 13 負荷 14 ループ制御回路 15 リーケージインダクタンス 20,40 調節回路 21,31 MOSFET 23 シリーズドロッパ抵抗 24,44 比較回路 25 スイッチング制御回路(スイッチング制御ユニ
ット) 26 シャントレギュレータ素子 27,28,29,32 抵抗 30 トランジスタ 41 パルストランス 42 スイッチング制御回路 43 電流・電圧変換回路 45 差動増幅器 46 電流トランス1 DC Power Supply 2 Input Capacitor 3 Main Switch 4 Resonance Capacitor 5 Main Transformer 6 Primary Winding 7 Secondary Winding 8 Capacitor 9 Diode 10 Coil 11 Rectifying Diode 12 Output Capacitor 13 Load 14 Loop Control Circuit 15 Leakage Inductance 20, 40 Regulator circuit 21, 31 MOSFET 23 series dropper resistor 24, 44 comparison circuit 25 switching control circuit (switching control unit) 26 shunt regulator element 27, 28, 29, 32 resistor 30 transistor 41 pulse transformer 42 switching control circuit 43 current / voltage conversion Circuit 45 Differential amplifier 46 Current transformer
Claims (7)
接続されて成り、主トランスの2次巻線の両端に接続さ
れて該2次巻線と共に第1のダイオードの順方向に共振
電流を導通する共振回路を形成する直列回路と、 前記コンデンサに蓄積されている電荷を前記第1のダイ
オードのオフ期間に放電する放電手段とを有し、第1の
ダイオードの順方向は、前記2次巻線から整流用の第2
のダイオードを経て平滑回路へ2次電流が供給されてい
る期間には、前記共振電流の導通が阻止されるように定
められているスナバ手段を有する電圧共振型DC−DC
フォワードコンバータ。1. A capacitor and a first diode are connected in series and connected to both ends of a secondary winding of a main transformer to conduct a resonance current in the forward direction of the first diode together with the secondary winding. A series circuit that forms a resonant circuit that operates and a discharging unit that discharges the charge accumulated in the capacitor during the off period of the first diode, and the forward direction of the first diode is the secondary winding. Second for rectification from wire
Voltage resonance type DC-DC having snubber means that is determined so that conduction of the resonance current is blocked during the period in which the secondary current is supplied to the smoothing circuit via the diode.
Forward converter.
ードの接続点と平滑回路との間に接続される誘導素子を
有する請求項1に記載のコンバータ。2. The converter according to claim 1, wherein the discharging means has an inductive element connected between the connection point of the capacitor and the first diode and the smoothing circuit.
次巻線から負荷へ供給される2次電流を切換えるスイッ
チ手段と、 DC−DCコンバータの主スイッチのスイッチング動作
と所定の位相関係をもって前記スイッチ手段が第1のス
イッチ状態をとるように、該スイッチ手段を制御する第
1のスイッチング制御手段と、 前記2次電流と同じ変化をする電圧信号を発生する電流
・電圧変換手段と、 出力回路の出力電圧の、設定値に対する偏差に対応する
偏差信号を出力する比較手段と、 前記スイッチ手段が第1のスイッチング状態に遷移した
ときの電圧信号を第1の電圧信号とするとき、現在の電
圧信号と第1の電圧信号との差の絶対値を表わす絶対値
信号が偏差信号の減少関数として定まる閾値を越えると
き、前記スイッチ手段が第2のスイッチング状態をとる
ように該スイッチ手段を制御する第2のスイッチング制
御手段とを有する出力電圧調節手段を備えている少くと
も1つの出力回路を有する多出力DC−DCコンバー
タ。3. A main transformer 2 of a DC-DC converter.
Switch means for switching the secondary current supplied from the secondary winding to the load, and the switch means so as to take the first switch state with a predetermined phase relationship with the switching operation of the main switch of the DC-DC converter. A first switching control means for controlling the means, a current / voltage conversion means for generating a voltage signal that changes the same as the secondary current, and a deviation signal corresponding to the deviation of the output voltage of the output circuit from the set value. Comparing means for outputting and the absolute value of the difference between the current voltage signal and the first voltage signal when the voltage signal when the switching means transits to the first switching state is the first voltage signal. When the absolute value signal exceeds a threshold determined as a decreasing function of the deviation signal, the switch means is controlled so as to assume the second switching state. A multi-output DC-DC converter having at least one output circuit, the output voltage adjusting means having a second switching control means.
の和が所定の定数であるように定められる請求項3に記
載の多出力DC−DCコンバータ。4. The multi-output DC-DC converter according to claim 3, wherein the threshold value of the absolute value signal is determined such that the sum of the threshold value and the deviation signal is a predetermined constant.
スタを有し、絶対値信号と偏差信号の和が該トランジス
タのベース・エミッタ間に印加され、所定の定数がベー
ス・エミッタスレショルド電圧である請求項4に記載の
多出力DC−DCコンバータ。5. The second switching control means has a transistor, the sum of the absolute value signal and the deviation signal is applied between the base and emitter of the transistor, and the predetermined constant is the base-emitter threshold voltage. 4. The multi-output DC-DC converter described in 4.
独立に動作する駆動手段によって駆動される請求項3に
記載の多出力DC−DCコンバータ。6. The multi-output DC-DC converter according to claim 3, wherein the main switch is driven by driving means that operates independently for any output circuit.
バータであり、出力回路の1つが請求項1に記載のスナ
バ手段を備えた主出力回路である請求項3に記載の多出
力DC−DCコンバータ。7. A multi-output DC-DC converter according to claim 3, wherein the converter is a voltage resonance type forward converter, and one of the output circuits is a main output circuit provided with the snubber means according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18394392A JP2996014B2 (en) | 1991-07-12 | 1992-07-10 | DC-DC converter |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17270391 | 1991-07-12 | ||
| JP3-172703 | 1991-07-12 | ||
| JP3-211400 | 1991-07-30 | ||
| JP21140091 | 1991-07-30 | ||
| JP21140191 | 1991-07-30 | ||
| JP3-211401 | 1991-07-30 | ||
| JP18394392A JP2996014B2 (en) | 1991-07-12 | 1992-07-10 | DC-DC converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05191973A true JPH05191973A (en) | 1993-07-30 |
| JP2996014B2 JP2996014B2 (en) | 1999-12-27 |
Family
ID=27474458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18394392A Expired - Lifetime JP2996014B2 (en) | 1991-07-12 | 1992-07-10 | DC-DC converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2996014B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002027753A (en) * | 2000-07-07 | 2002-01-25 | Matsushita Electric Ind Co Ltd | Switching power supply circuit |
| WO2002073784A1 (en) * | 2001-03-09 | 2002-09-19 | Sony Corporation | Switching power source circuit |
| JP2006211880A (en) * | 2005-01-31 | 2006-08-10 | Tdk Corp | Switching power unit |
| JP2016067198A (en) * | 2014-09-17 | 2016-04-28 | 株式会社リコー | Inverter device |
| JP2017221101A (en) * | 2016-06-10 | 2017-12-14 | パワー・インテグレーションズ・インコーポレーテッド | Power supply unit with power factor correction and output reference type energy storage device |
| CN110098747A (en) * | 2019-06-18 | 2019-08-06 | 杭州弘易科技有限公司 | The inverse excitation type converter of the current compensation branch containing output |
| CN112134447A (en) * | 2019-06-24 | 2020-12-25 | 尼得科智动株式会社 | Switching power supply device |
-
1992
- 1992-07-10 JP JP18394392A patent/JP2996014B2/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002027753A (en) * | 2000-07-07 | 2002-01-25 | Matsushita Electric Ind Co Ltd | Switching power supply circuit |
| WO2002073784A1 (en) * | 2001-03-09 | 2002-09-19 | Sony Corporation | Switching power source circuit |
| JP2006211880A (en) * | 2005-01-31 | 2006-08-10 | Tdk Corp | Switching power unit |
| JP2016067198A (en) * | 2014-09-17 | 2016-04-28 | 株式会社リコー | Inverter device |
| JP2017221101A (en) * | 2016-06-10 | 2017-12-14 | パワー・インテグレーションズ・インコーポレーテッド | Power supply unit with power factor correction and output reference type energy storage device |
| CN110098747A (en) * | 2019-06-18 | 2019-08-06 | 杭州弘易科技有限公司 | The inverse excitation type converter of the current compensation branch containing output |
| CN112134447A (en) * | 2019-06-24 | 2020-12-25 | 尼得科智动株式会社 | Switching power supply device |
| CN112134447B (en) * | 2019-06-24 | 2023-07-25 | 尼得科智动株式会社 | Switching power supply device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2996014B2 (en) | 1999-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5278748A (en) | Voltage-resonant DC-DC converter | |
| US6288920B1 (en) | Drive compensation circuit for synchronous rectifier and method of operating the same | |
| US5420777A (en) | Switching type DC-DC converter having increasing conversion efficiency at light load | |
| US5424933A (en) | Resonant forward converter circuit with control circuit for controlling switching transistor on and off times | |
| US6501193B1 (en) | Power converter having regulated dual outputs | |
| JP2845188B2 (en) | DC-DC converter | |
| US6366474B1 (en) | Switching power supplies incorporating power factor correction and/or switching at resonant transition | |
| US5781419A (en) | Soft switching DC-to-DC converter with coupled inductors | |
| Xi et al. | A forward converter topology with independently and precisely regulated multiple outputs | |
| US5508904A (en) | Switching regulator having superimposing chopping-wave voltage forming circuit | |
| US20100165672A1 (en) | Valley-mode switching schemes for switching power converters | |
| US7272021B2 (en) | Power converter with isolated and regulated stages | |
| WO2016127176A1 (en) | Soft switching flyback converter | |
| US20100220500A1 (en) | Power converter and method for controlling power converter | |
| US6188588B1 (en) | Switching controller and method for operating a flyback converter in a critically continuous conduction mode | |
| US11418121B2 (en) | Auxiliary converter to provide operating power for a controller | |
| JP3475892B2 (en) | Switching power supply | |
| US20250364911A1 (en) | Power converter controller with branch switch | |
| US7872879B2 (en) | Switched mode power converter and method of operation thereof | |
| US20060274559A1 (en) | Multi-output DC-DC converter with increased power efficiency and power density | |
| US6407934B1 (en) | DC/DC switching power supply with optimally timed synchronous rectifier | |
| US20240186903A1 (en) | Power converter controller with bias drive circuit for bias supply | |
| US5831838A (en) | Resonant fly-forward converter circuit | |
| US5920473A (en) | Dc-to-Dc power converter with integrated magnetic power transformer | |
| JP2003299354A (en) | Synchronous rectifier circuit for flyback converter |