JPH05196646A - 波形表示蓄積回路 - Google Patents

Abstract

(57)【要約】 【目的】波形を蓄積して表示する際に、時間軸が変化し
ても画面全体の輝度が変化しない波形表示蓄積回路を実
現すること。 【構成】画像メモリと、初期時間データ発生回路と、画
像メモリからのデータを入力し、変更値設定手段と、画
像メモリにデータを書き込む際のアドレスを外部からの
制御で発生する書込みアドレス発生回路と、前記画像メ
モリから表示の為のデータを読みだす際のアドレスを発
生する表示アドレス発生手段と、前記画像メモリでのデ
ータを変更するアドレスを発生させる疑似乱数発生手段
と、 前記画像メモリから表示の為のデータを入力し表
示の際のデータに相当する信号に変換するデータ変換手
段と、画像メモリからの輝度の変更を行うことが可能な
信号として出力する表示輝度制御回路とを設け、取り込
み時間がちがう波形を蓄積して表示するとき、その時間
差による輝度の階調の段階が時間軸の変化が生じた際に
も滑らかであることと特徴とする波形表示蓄積回路であ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、取り込み時間が異なる
波形を蓄積して表示するとき、その時間差を輝度の階調
の変化として表示する波形表示蓄積回路に関する。

【０００２】

【従来の技術】まず波形の時間変化を蓄積し、時間変化
を輝度の変化等で表示する方法の概念を説明する。この
場合は、図２に示す構造の画像メモリの各アドレスに格
納されているデータが各画素のデータとなり、このデー
タは時間情報すなわち輝度の階調をしめす情報となる。
なお、画素とは表示手段特にデジタルＣＲＴの表示の最
小単位をいい、図３に示すようなものである。よって、
このような波形表示にあたっては図２に示すように、画
像メモリの各ビット毎にリフレッシュメモリ８１〜８ｍ
をメモリ空間として考える。このデータを読み出し、デ
ータに従って輝度を定める。

【０００３】従来の複数の時間に取り込んだ波形を重ね
合わせて表示するいわゆる蓄積表示と呼ばれるものは以
下のような動作である。画素に対応する画像メモリの各
々のアドレスには、その画素を表示させるか否かの情報
とその書き込まれた時間の情報を同時に書込み、表示に
あたってはこの書き込まれた時間と読み出し時間の差
で、輝度の階調の変化を表していた。この技術について
は本出願人による特開平１−３１８９６６により詳しく
記されている。このような構成では、時間の経過によ
り、現在の時間の情報が突然変化すると、前述した書き
込まれた時間と読み出し時間の差が突然変化することに
なり、従って輝度が突然変化することになる。

【０００４】

【発明が解決しようとする課題】このため、波形の時間
変化を蓄積して表示している時に画面全体の輝度が変化
し、表示画面の観測者から見て不自然な印象になるとい
う問題があった。従って本発明の目的は、波形を蓄積し
て表示する際に、時間経過にともなう画面全体の輝度の
急激な変化のない回路を実現するものである。

【０００５】

【課題を解決するための手段】本発明は、２次元に配列
された複数の表示画素のデータが格納されている画像メ
モリと、前記画像メモリに入力するデータ信号を選択す
るための選択手段と、前記選択手段にデータ信号を入力
するための初期時間データ発生回路と、前記画像メモリ
からのデータを入力し、前記選択手段にデータ信号を入
力するための変更値設定手段と、前記画像メモリにデー
タを書き込む際のアドレスを外部からの制御で発生する
書込みアドレス発生回路と、前記画像メモリから表示の
為のデータを読みだす際のアドレスを発生する記事乱数
発生手段と、前記画像メモリでのデータを変更するアド
レスを発生させる疑似乱数発生手段と、前記書込みアド
レス発生回路からの信号と表示アドレス発生手段と疑似
乱数発生手段からの信号を切り換えて画像メモリに出力
する切換手段と、前記画像メモリから表示の為のデータ
を入力し表示の際のデータに相当する信号に変換するデ
ータ変換手段と、前記変換手段からの信号を表示におけ
る輝度の変更を行うことが可能な信号として出力する表
示輝度制御回路と、前記表示輝度制御回路からの信号を
もとに表示を行う表示手段を設け、取り込み時間がちが
う波形を蓄積して表示するとき、その時間差による輝度
の階調の段階が滑らかであることを特徴とする波形表示
蓄積回路である。

【０００６】

【作用】画像メモリに書き込むデータを、常に最初に書
き込むときは最大の輝度で表示するようなデータにし、
条件に従ってそのデータを書換えてゆき、段々輝度の階
調が変化するようにしたため、時間の変化等に伴った画
面全体の輝度の階調の急激な変動がなく表示される。

【０００７】

【実施例】以下本発明を図面を用いて詳細に説明する。
図１は本発明の基本的構成図である。図１において、１
は初期時間データ発生回路で、この出力データ信号は切
換手段７を介して画像メモリ８のデータ端子に入力され
る。２は変更値設定手段で、レジスタ２１と時間データ
変更回路２２から構成される。レジスタ２１は、時間デ
ータ変更回路２２からの出力データ信号を一時データを
保持し、選択手段６を介して画像メモリ８からのデータ
端子に入力する。時間データ変更回路２２は、画像メモ
リ８からの疑似乱数発生手段３により指定されたアドレ
スのデータを入力し、その値を増加等してレジスタ２１
に出力する。この時間データ変更回路２２は、加算もし
くは減算機能をもつ組み合わせ論理またはカウンタより
実現されるものである。疑似乱数発生手段３は、シフト
レジスタと排他論理和回路から成るＭ系列符号発生器等
で具体化するものである。この出力は切換手段７を介し
て画像メモリ８のアドレス端子に入力する。４は書込ア
ドレス発生回路で、波形を構成する位置の仮想のＸ，Ｙ
座標のデータを外部から入力し、その仮想のＸ，Ｙ座標
のデータを格納する画像メモリ８のアドレスを作成し、
切換手段７を介して画像メモリ８のアドレス端子に入力
する。５は表示アドレス発生手段で、画像メモリ８のど
のアドレスのデータを表示させるかを定めるものであ
る。この発生したアドレスは切換手段７を介して画像メ
モリ８のアドレス端子に入力する。選択手段６は初期時
間データ発生回路１からの信号と変更値設定手段２から
のデータ信号を選択して出力する。切換手段７は疑似乱
数発生手段３と書込アドレス発生回路４と表示アドレス
発生手段５からのアドレス信号を選択して出力する。画
像メモリ８は、リフレッシュメモリ８１〜８ｍから構成
される。９はデータ変換手段で、リフレッシュメモリ８
１〜８ｍのｍビットのデータをシリアル信号に変換する
ものであり、シフトレジスタ９１〜９ｍから構成され
る。一般には画像メモリ８とデータ変換手段９とをあわ
せてシリアル出力ポートを持つＤＲＡＭにて実現してい
る。このＤＲＡＭ（すなわち画像メモリ８内のリフレッ
シュメモリ８１〜８ｍ）の各アドレスは表示器の画素位
置に対応し、そのアドレスに書かれたデータは画素に波
形を書き込んでからの時間に対応する。すなわち同一ア
ドレスにおける、リフレッシュメモリ８１〜８ｍのｍビ
ットのデータで、その画素位置の時間軸データを表して
いる。ここではデータ変換手段９からのシリアル出力
は、表示輝度制御回路１０を介して表示手段１１に出力
され表示が行われる。

【０００８】このような構成の動作を説明する。尚、説
明にあたって、図２に画像メモリ８の構造を示す。画像
メモリ８は、リフレシュメモリ８１〜８ｍ前述したよう
にリフレシュメモリ８１〜８ｍの各アドレスは、表示の
位置に対応している。そのアドレスのデータは始めて点
がうたれてからの時間に対応している。そのデータがｍ
ビットであれば２^m種類の時間データを記憶できる。時
間を表す数値は２進数にかぎらず任意の符号系を利用で
きるが、ここでは、以下４ビット２進数として説明す
る。

【０００９】まず、理解のために装置全体の動作を説明
する。この装置では表示（画像メモリ８に格納されてい
る複数時間の波形データを読出し、シリアルデータにし
て表示手段１１にて描画する動作）、書込み（外部のＣ
ＰＵ等から入力される波形データを、画面上の仮想のＸ
軸、Ｙ軸での位置その描画すべきか否かとその書き込ま
れた時刻とのデータとして、画像メモリ８の該当するア
ドレスに格納する動作）、消去（画像メモリ８のアドレ
スに於ける、時間データの変更すなわち強制的な輝度の
変更等）の動作を画像メモリ８の動作タイミングが競合
しないように調停しながら、時分割もしくは並列処理に
て行うものである。この調停方法というのは、画像処理
におけるフレーム同期あるいは水平同期（以下、ＣＲＴ
の動作タイミングと呼ぶ）もしくはＣＰＵからの基準ク
ロックなどを用いて、同期、分周したりしたタイミング
で行うもので、従来より普通に行われている方法と同様
のものである。

【００１０】表示の動作は以下に述べるようなものであ
る。ＣＲＴの動作タイミングに合わせて、表示アドレス
発生回路５が画像メモリ８のアドレスを作成し、切換手
段７の選択を表示アドレス発生回路５にし、このアドレ
スは画像メモリ８のアドレス端子に入力される。画像メ
モリ８では、このアドレスのデータを読出し、データ変
換手段９に出力する。データ変換手段９では、データの
各々をシフトレジスタ９１〜９ｍにてシリアルデータに
変換し、順次表示輝度制御回路１０に出力する。表示輝
度制御回路１０では、データ変換手段９から入力された
データをもとに、輝度に相当する電圧を作り、表示手段
１１（ＣＲＴ等）に入力する。通常ＣＲＴにおいては、
輝度は入力される表示の信号の電圧によって定められる
から、時間データによる輝度の階調の変化を表示するこ
とができる。

【００１１】書込みの動作は以下に述べるようなもので
ある。書込みアドレス発生回路４に、表示をすべき波形
の点のＸ，Ｙ座標を入力し、画像メモリ８におけるアド
レスを作成する。このアドレスに、初期時間データ発生
回路１からから出力されるデータの値を、画像メモリ８
では書き込む。選択手段６では、初期時間データ変更回
路１のデータを出力するように切り換えられ、切換手段
７では、書込アドレス発生回路５のアドレスを出力する
ように切り換えられている。このときのデータの値につ
いて分かりやすく説明する。４ビット２進数であるが、
簡単のために数値は１０進数とし、”０”のように表記
する。例えば、データ”０”が入力されているときは、
輝度が一番高い階調で、一番新しい波形であることが理
解される。また、データ”１５”が入力されているとき
は、そこの描画はされない。なお、このデータの書換え
については後述する。

【００１２】消去の動作は以下に述べるようなものであ
る。疑似乱数発生手段３で発生した乱数もしくは書込み
の時間に依存する数をアドレスとする。乱数に依存した
アドレスとは、波形が表示されている部分（画素）をラ
ンダムに選択して、その部分の輝度を一階調さげるもの
である。この動作により、霧が消えるように人工的でな
い消え方の波形表示が行えることになる。疑似乱数発生
手段３から出力したアドレスのデータを時間データ変更
回路２２に入力する。

【００１３】時間データ変更回路２２では、入力した時
間データが最大値”１５”の場合は”１５”を出力し、
入力した時間データが”１５”未満の場合は、その入力
した時間データの値に”１”加算した値をレジスタ２１
に出力する。レジスタ２１は、データバス上での競合を
避けるために再度画像メモリ９に書き込むための時間デ
ータを一時格納する。この時間データは選択手段５を介
して、リフレッシュメモリの同一アドレスに書き込まれ
る。なお、実施例では、時間データ変更回路２２とレジ
スタ２１と別の構成にして、説明したが、レジスタ２１
と時間データ変更回路２２と共に用いることは、カウン
タの動作と同様であり、この部分をまとめてカウンタと
して実現することもできる。

【００１４】このような、動作により、選択された１つ
の点（アドレス）に付いての１段階の消去処理（階調を
１段階さげること、最終の輝度の階調であれば消去の動
作といえる）を行ったことになる。このため、次の表示
動作で画像メモリ９から、データを読み出したときには
変更された時間データを読み出すことになる。その１点
がＣＲＴに表示されてから、完全に消すためには１５
（時間の種類−１）回同一の点について同様の処理を行
う必要がある。ランダムなアドレスのみで消去する場
合、疑似乱数の同期がリフレッシュメモリ９１〜９ｎの
画素数に一致していれば、画素数×１５回以上、画素数
×１６回以下の処理で消去される。ここでは、例えば１
usに１回の消去動作を５１２×５１２の画素を有し、そ
の時間データ（輝度の階調）が４ビットであるところの
画面において実行する。このときの表示波形の消去時間
は、その画素数が最新に表示されてから、 ５１２×５１２×１５×１us＝３．９３秒 から ５１２×５１２×１６×１us＝４．１９秒 の程度の時間になる。すなわち、最初に波形が表示され
てから３．９３秒から４．１９秒でその波形が消えるこ
とになる。なお、より早く消すには、より高速な消去動
作を行う。初期時間データを変更して、利用する時間の
種類を減らす。時間データの値が大きい時の輝度を未使
用の画素の輝度に一致させ見えなくさせる。等の方法が
あり、、より遅く消すには平均的な消去動作の時間間隔
を広げる等の方法がある。

【００１５】画像メモリ８の書込み、及び読出の動作と
それに伴ったデータについて説明する。初期設定では、
画像メモリ８の各々のアドレスのデータには”１５”が
格納されている。”１５”は４ビットで表せる数の最大
の値であり、この値は波形データがなにも書かれていな
い、あるいは全て消去されてしまった時の値である。こ
のとき、初期時間データ発生回路は”０”を発生するも
のとする。すなわち、その画素が表示するものとなった
時に画像メモリ８に書込みアドレス発生回路４から出力
されたアドレスに書き込むデータを必ず”０”にするも
のである。

【００１６】次にこの画像メモリに格納されているデー
タは前述したような方法で（輝度の階調を落としたい画
素のデータを読みだして変更してゆくことで）現在の時
刻変化にかかわる輝度の不連続な変化を防ぐことがで
き、かつランダムな輝度の消去が行える。

【００１７】尚、画像メモリ８をリフレッシュメモリ８
１のみの１ビット構成にもできる。このとき、点は書か
れているか、いないかのどちらか一方であるから、輝度
の階調の変化はなく、疑似乱数発生手段３にて発生した
アドレスを用いるとするとランダムに波形が消去されて
ゆく効果が得られる。この時の動作は、前述の画像メモ
リ８での読み出したアドレスのデータが１であればその
ままにし、０であれば１に変更するというものである。
この場合データをカウントするという動作をせずにその
まま１にする、すなわちデータをクリアするということ
でよいので、変更値設定手段２の構成がもっと簡単にな
る。

【００１８】

【発明の効果】以上説明したことから明らかなように、
本発明によれば、消去動作によって輝度のデータは画面
の一部しか変化しないため、画面全体の輝度の不自然な
変化がない。

【図面の簡単な説明】

【図１】本発明の構成図である。

【図２】本発明の画像メモリの説明図である。

【図３】表示画面の説明図である。

【符号の説明】

１ 初期時間データ発生回路 ２ 変更値設定手段 ３ 疑似乱数発生手段 ４ 書込アドレス発生回路 ５ 表示アドレス発生手段 ６ 選択手段 ７ 切換手段 ８ データ変換手段 ９ 画像メモリ １０ 表示輝度制御回路 １１ 表示手段

Claims (2)

【特許請求の範囲】
1. 【請求項１】表示画像に１対１に対応する２次元配列の
   アドレスを有し、各アドレスには時間データが格納され
   る画像メモリと、 前記画像メモリに入力するデータ信号を選択するための
   選択手段と、 前記選択手段にデータ信号を入力するための初期時間デ
   ータ発生回路と、 前記画像メモリからのデータを入力し、データ処理をし
   た後に前記選択手段にデータ信号を入力するための変更
   値設定手段と、 前記画像メモリにデータを書き込む際のアドレスを外部
   からの制御で発生する書込みアドレス発生回路と、 前記画像メモリから表示の為のデータを読みだす際のア
   ドレスを発生する表示アドレス発生手段と、 前記書込みアドレス発生回路からの信号と表示アドレス
   発生手段からの信号を切り換えて画像メモリに出力する
   切換手段と、 前記画像メモリから表示の為のデータを入力し表示の際
   のデータに相当する信号に変換するデータ変換手段と、 前記変換手段からの信号を表示における輝度の変更を行
   うことが可能な信号として出力する表示輝度制御回路
   と、 前記表示輝度制御回路からの信号をもとに表示を行う表
   示手段を設け、取り込み時間がちがう波形を蓄積して表
   示するとき、その時間差による輝度の階調の段階が滑ら
   かであること特徴とする波形表示蓄積回路。
2. 【請求項２】請求項（１）の波形表示蓄積回路におい
   て、 前記画像メモリでのデータを変更するアドレスを発生さ
   せる疑似乱数発生手段とを設け、 請求項（１）の波形表示蓄積回路における選択手段は疑
   似乱数発生手段と、書込みアドレス発生回路と、表示ア
   ドレス発生手段からの信号を選択する手段となる波形表
   示蓄積回路。