JPH05196660A - Current detection circuit - Google Patents
Current detection circuitInfo
- Publication number
- JPH05196660A JPH05196660A JP4008853A JP885392A JPH05196660A JP H05196660 A JPH05196660 A JP H05196660A JP 4008853 A JP4008853 A JP 4008853A JP 885392 A JP885392 A JP 885392A JP H05196660 A JPH05196660 A JP H05196660A
- Authority
- JP
- Japan
- Prior art keywords
- current
- base
- collector
- npn transistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 18
- 238000010586 diagram Methods 0.000 description 7
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は電流検出回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current detection circuit.
【０００２】[0002]
【従来の技術】従来の電流検出回路は、図３に示される
ように、端子６０より入力される被検出電流Ｉに対応し
て、ＮＰＮトランジスタ２７および３２〜３６と、ＰＮ
Ｐトランジスタ２８〜３１と、抵抗３７および３８とを
備えて構成される。端子６０より入力される被検出電流
Ｉが、エミッタ面積比が同一のＮＰＮトランジスタ２７
および３２より成るカレントミラー回路に入力されて、
ＮＰＮトランジスタ３２のコレクタに出力される。一
方、基準電流Ｉ03は、エミッタ面積比の異なる二つのＮ
ＰＮトランジスタ３４および３５のベース・エミッタ間
に生じるバンドギャップ電圧と、抵抗３７により生じた
定電流と、ＰＮＰトランジスタ２８、２９、３０および
３１により構成されるカレントミラー回路により与えら
れ、ＮＰＮトランジスタ３２のコレクタに供給される。
この場合における被検出電流Ｉと基準電流Ｉ03との大小
関係がＩ＜Ｉ03の時には、ＮＰＮトランジスタ３３が導
通状態となり、また、Ｉ＞Ｉ03の時には、ＮＰＮトラン
ジスタ３３が遮断状態となり、被検出電流Ｉの大きさ
が、基準電流Ｉ03と比較されて検出される。2. Description of the Related Art A conventional current detection circuit, as shown in FIG. 3, corresponds to a detected current I inputted from a terminal 60, NPN transistors 27 and 32 to 36, and PN.
It is configured to include P transistors 28 to 31 and resistors 37 and 38. The detected current I input from the terminal 60 has the same emitter area ratio as the NPN transistor 27.
And a current mirror circuit composed of 32,
It is output to the collector of the NPN transistor 32. On the other hand, the reference current I 03 is applied to two Ns having different emitter area ratios.
The bandgap voltage generated between the base and emitter of the PN transistors 34 and 35, the constant current generated by the resistor 37, and the current mirror circuit constituted by the PNP transistors 28, 29, 30 and 31 are provided, and Supplied to the collector.
In this case, when the magnitude relationship between the detected current I and the reference current I 03 is I <I 03 , the NPN transistor 33 is in the conductive state, and when I> I 03 , the NPN transistor 33 is in the cutoff state. The magnitude of the detection current I is compared with the reference current I 03 and detected.
【０００３】図４に示されるのは、この被検出電流Ｉと
基準電流Ｉ03との関係をグラフ化した図であるが、被検
出電流Ｉと基準電流Ｉ03との交点、即ちＩ＝Ｉ03の点が
電流検出のしきい値となる。[0003] Shown in FIG. 4 is a view showing a graph of a relationship between the current to be detected I and the reference current I 03, the intersection between the object to be detected current I and the reference current I 03, i.e. I = I Point 03 is the current detection threshold.
【０００４】[0004]
【発明が解決しようとする課題】上述した従来の電流検
出回路においては、被検出電流と基準電流を比較する回
路とは独立して、基準電流を発生させる回路が余分に必
要となり、これにより、回路素子数が多くなるという欠
点があるとともに、被検出電流の量には無関係に常時基
準電流が流れる状態となり、消費電流が増大するという
欠点がある。In the above-mentioned conventional current detection circuit, an extra circuit for generating the reference current is required independently of the circuit for comparing the detected current with the reference current, which results in In addition to the drawback that the number of circuit elements is large, there is the drawback that the reference current always flows regardless of the amount of detected current, resulting in an increase in current consumption.
【０００５】[0005]
【課題を解決するための手段】第１の発明の電流検出回
路は、コレクタとベースが連結されて被検出電流の入力
端子に接続され、エミッタが接地電位に接続される第１
のＮＰＮトランジスタと、ベースが前記第１のＮＰＮト
ランジスタのベースに接続され、エミッタが抵抗を介し
て接地電位に接続される第２のＮＰＮトランジスタと、
ベースが前記第１のＮＰＮトランジスタのベースに接続
され、エミッタが接地電位に接続される第３のＮＰＮト
ランジスタと、コレクタが電流検出用の出力端子に接続
され、ベースが前記第３のＮＰＮトランジスタのコレク
タに接続されて、エミッタが接地電位に接続される第４
のＮＰＮトランジスタと、エミッタが高電位電源に接続
され、ベースとコレクタが連結されて前記第２のＮＰＮ
トランジスタのコレクタに接続される第１のＰＮＰトラ
ンジスタと、エミッタが高電位電源に接続され、ベース
が前記第１のＰＮＰトランジスタのベースに接続され
て、コレクタが前記第３のＮＰＮトランジスタのコレク
タに接続される第２のＰＮＰトランジスタとを備えて構
成される。In the current detection circuit of the first invention, a collector and a base are connected to each other and connected to an input terminal of a current to be detected, and an emitter is connected to a ground potential.
An NPN transistor, and a second NPN transistor whose base is connected to the base of the first NPN transistor and whose emitter is connected to the ground potential through a resistor,
A base is connected to the base of the first NPN transistor, an emitter is connected to a ground potential, and a collector is connected to an output terminal for current detection, and a base is connected to the third NPN transistor. Fourth connected to the collector and the emitter to ground potential
The NPN transistor and the emitter are connected to a high potential power source, and the base and the collector are connected to each other to provide the second NPN transistor.
A first PNP transistor connected to the collector of the transistor, an emitter connected to a high potential power supply, a base connected to the base of the first PNP transistor, and a collector connected to the collector of the third NPN transistor. And a second PNP transistor configured as described above.
【０００６】また、第２の発明の電流検出回路は、コレ
クタとベースが連結されて被検出電流の入力端子に接続
され、エミッタが接地電位に接続される第１のＮＰＮト
ランジスタと、ベースが前記第１のＮＰＮトランジスタ
のベースに接続され、エミッタが接地電位に接続される
第２のＮＰＮトランジスタと、ベースが前記第１のＮＰ
Ｎトランジスタのベースに接続され、エミッタが抵抗を
介して接地電位に接続される第３のＮＰＮトランジスタ
と、コレクタが電流検出用の出力端子に接続され、ベー
スが前記第３のＮＰＮトランジスタのコレクタに接続さ
れて、エミッタが接地電位に接続される第４のＮＰＮト
ランジスタと、エミッタが高電位電源に接続され、ベー
スとコレクタが連結されて前記第２のＮＰＮトランジス
タのコレクタに接続される第１のＰＮＰトランジスタ
と、エミッタが高電位電源に接続され、ベースが前記第
１のＰＮＰトランジスタのベースに接続されて、コレク
タが前記第３のＮＰＮトランジスタのコレクタに接続さ
れる第２のＰＮＰトランジスタとを備えて構成される。In the current detecting circuit of the second invention, the collector and the base are connected to each other to be connected to the input terminal of the current to be detected, and the emitter is connected to the ground potential. A second NPN transistor having a base connected to the base of the first NPN transistor and an emitter connected to the ground potential; and a base having the first NP.
A third NPN transistor connected to the base of the N transistor, the emitter of which is connected to the ground potential through a resistor, and the collector of which is connected to the output terminal for current detection, and the base of which is connected to the collector of the third NPN transistor. A fourth NPN transistor connected to the ground potential, a fourth NPN transistor connected to the ground potential, a first NPN transistor connected to the high potential power supply and connected to the collector of the second NPN transistor to connect the base and collector. A PNP transistor, and a second PNP transistor having an emitter connected to a high potential power source, a base connected to the base of the first PNP transistor, and a collector connected to a collector of the third NPN transistor. Consists of
【０００７】また、第３の発明の電流検出回路は、コレ
クタとベースが連結されて被検出電流の入力端子に接続
され、エミッタが接地電位に接続される第１のＮＰＮト
ランジスタと、ベースが前記第１のＮＰＮトランジスタ
のベースに接続され、エミッタが接地電位に接続される
第２のＮＰＮトランジスタと、ベースが前記第１のＮＰ
Ｎトランジスタのベースに接続され、エミッタが第１の
抵抗を介して接地電位に接続される第３のＮＰＮトラン
ジスタと、ベースが前記第１のＮＰＮトランジスタのベ
ースに接続され、エミッタが第２の抵抗を介して接地電
位に接続される第４のＮＰＮトランジスタと、ベースが
前記第４のＮＰＮトランジスタのコレクタに接続され、
エミッタが接地電位に接続される第５のＮＰＮトランジ
スタと、コレクタが電流検出用の出力端子に接続され、
ベースが前記第５のＮＰＮトランジスタのコレクタに接
続されて、エミッタが接地電位に接続される第６のＮＰ
Ｎトランジスタと、エミッタが高電位電源に接続され、
ベースとコレクタが連結されて前記第２のＮＰＮトラン
ジスタのコレクタに接続される第１のＰＮＰトランジス
タと、エミッタが高電位電源に接続され、ベースが前記
第１のＰＮＰトランジスタのベースに接続されて、コレ
クタが前記第３および第５のＮＰＮトランジスタのコレ
クタに接続される第２のＰＮＰトランジスタと、エミッ
タが高電位電源に接続され、ベースが前記第１のＰＮＰ
トランジスタのベースに接続されて、コレクタが前記第
４のＮＰＮトランジスタのコレクタならびに前記第５の
ＮＰＮトランジスタのベースにに接続される第３のＰＮ
Ｐトランジスタとを備えて構成される。Further, in the current detection circuit of the third invention, the collector and the base are connected to each other to be connected to the input terminal of the current to be detected, and the emitter is connected to the ground potential. A second NPN transistor having a base connected to the base of the first NPN transistor and an emitter connected to the ground potential; and a base having the first NP.
A third NPN transistor connected to the base of the N-transistor, the emitter of which is connected to the ground potential through the first resistor; and a base of which is connected to the base of the first NPN transistor and an emitter of which is the second resistor. A fourth NPN transistor connected to the ground potential via a base, and a base connected to the collector of the fourth NPN transistor,
A fifth NPN transistor having an emitter connected to the ground potential, and a collector connected to an output terminal for current detection,
A sixth NP whose base is connected to the collector of the fifth NPN transistor and whose emitter is connected to the ground potential.
The N-transistor and the emitter are connected to the high potential power supply,
A first PNP transistor having a base and a collector connected to each other and connected to a collector of the second NPN transistor; an emitter connected to a high potential power supply; and a base connected to a base of the first PNP transistor, A second PNP transistor having a collector connected to the collectors of the third and fifth NPN transistors, an emitter connected to a high potential power source, and a base connected to the first PNP transistor.
A third PN connected to the base of the transistor and having a collector connected to the collector of the fourth NPN transistor as well as the base of the fifth NPN transistor.
And a P-transistor.
【０００８】[0008]
【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【０００９】図１（ａ）は本発明の第１の実施例を示す
回路図である。図１（ａ）に示されるように、本実施例
は、ＮＰＮトランジスタ１および４〜６と、ＰＮＰトラ
ンジスタ２および３と、抵抗７とを備えて構成される。FIG. 1A is a circuit diagram showing a first embodiment of the present invention. As shown in FIG. 1A, this embodiment includes NPN transistors 1 and 4 to 6, PNP transistors 2 and 3, and a resistor 7.
【００１０】図１（ａ）において、端子５１より入力さ
れる被検出電流Ｉに対応して、ＮＰＮトランジスタ１お
よび５と、ＰＮＰトランジスタ２および３のエミッタ面
積比を同一にすると、被検出電流Ｉは、ＮＰＮトランジ
スタ１および５より成る第１のカレントミラー回路に入
力されて、その出力としては、被検出電流Ｉと同一の電
流値を有する第１の出力電流Ｉ1 （Ｉ1 ＝Ｉ）として出
力される。一方、エミッタ面積比の異なるＮＰＮトラン
ジスタ１および４より成るバンドギャップ回路に被検出
電流Ｉが入力されて、ＮＰＮトランジスタ４の出力電流
としては、これらのＮＰＮトランジスタ１および４のエ
ミッタ面積比を１：ｎとして、次式にて与えられる第２
の出力電流Ｉ2 が出力される。In FIG. 1A, if the emitter area ratios of the NPN transistors 1 and 5 and the PNP transistors 2 and 3 are made to correspond to the detected current I input from the terminal 51, the detected current I Is input to a first current mirror circuit composed of NPN transistors 1 and 5, and the output thereof is a first output current I 1 (I 1 = I) having the same current value as the detected current I. Is output. On the other hand, the detected current I is input to a bandgap circuit composed of NPN transistors 1 and 4 having different emitter area ratios, and the output current of the NPN transistor 4 has an emitter area ratio of these NPN transistors 1 and 4 of 1: The second given by the following equation as n
Output current I 2 of is output.
【００１１】 Ｉ2 ＝（ｋＴ／ｑＲ7 ）ｌn （ｎＩ1 ／Ｉ2 ） ＝（ｋＴ／ｑＲ7 ）ｌn （ｎＩ／Ｉ2 ）………………（１） ここで、ｋはポルツマン定数、Ｔは絶対温度、ｑは電子
の電荷、Ｒ7 は抵抗７の抵抗値である。[0011] I 2 = (kT / qR 7 ) l n (nI 1 / I 2) = (kT / qR 7) l n (nI / I 2) .................. (1) where, k is Poltzmann constant, T is absolute temperature, q is electron charge, and R 7 is resistance value of the resistor 7.
【００１２】上記の（１）式をグラフにて示した図が図
２（ａ）である。即ち、第２の出力電流Ｉ2 は、ＰＮＰ
トランジスタ２および３より成るカレントミラー回路に
より反転されて、ＰＮＰトランジスタ３のコレクタ電流
として、ＮＰＮトランジスタ５のコレクタとＮＰＮトラ
ンジスタ６のベースとの接続点に供給される。FIG. 2A is a graph showing the above equation (1). That is, the second output current I 2 is PNP
It is inverted by the current mirror circuit formed of the transistors 2 and 3 and supplied as the collector current of the PNP transistor 3 to the connection point between the collector of the NPN transistor 5 and the base of the NPN transistor 6.
【００１３】図２（ａ）において、Ｉ1 ＝Ｉ2 となる点
の電流値をＩ12とすると、このＩ12は次式により与えら
れる。In FIG. 2A, assuming that the current value at the point where I 1 = I 2 is I 12 , this I 12 is given by the following equation.
【００１４】 Ｉ12＝（ｋＴ／ｑＲ7 ）ｌn ｎ …………………………（２） 上記の電流値Ｉ12を境界値として、被検出電流Ｉ（＝Ｉ
1 ）と第２の出力電流Ｉ2 との関係がＩ＜Ｉ12の場合に
はＩ＜Ｉ2 であり、また、Ｉ＞Ｉ12の場合にはＩ＞Ｉ2
であることが分かる。従って、図１におけるＮＰＮトラ
ンジスタ６は、被検出電流ＩがＩ＜Ｉ12の場合には導通
状態となり、被検出電流ＩがＩ＞Ｉ12の場合には遮断状
態となって、上記の（２）式により表わされる基準電流
Ｉ12と比較して電流値の検出を行うことができる。[0014] I 12 = (kT / qR 7 ) l n n .............................. (2) the current value I 12 as a boundary value, the detected current I (= I
1 ) and the second output current I 2 satisfy I <I 2 when I <I 12 , and I> I 2 when I> I 12.
It turns out that Therefore, the NPN transistor 6 in FIG. 1 is in a conductive state when the detected current I is I <I 12 , and is in a cutoff state when the detected current I is I> I 12. The current value can be detected by comparing with the reference current I 12 represented by the equation.
【００１５】次に、図１（ｂ）は、本発明の第２の実施
例を示すブロック図である。図１（ｂ）に示されるよう
に、本実施例は、ＮＰＮトランジスタ８および１１〜１
３と、ＰＮＰトランジスタ９および１０と、抵抗１４と
を備えて構成される。Next, FIG. 1B is a block diagram showing a second embodiment of the present invention. As shown in FIG. 1B, the present embodiment has NPN transistors 8 and 11-1.
3, PNP transistors 9 and 10, and a resistor 14.
【００１６】図１（ｂ）において、端子５４より入力さ
れる被検出電流Ｉに対応して、第１のカレントミラー回
路を形成するＮＰＮトランジスタ８および１１と、第２
のカレントミラー回路を形成するＰＮＰトランジスタ９
および１０のエミッタ面積比を同一にすると、被検出電
流Ｉ（＝Ｉ1 ）は、ＮＰＮトランジスタ８および１１よ
り成る第１のカレントミラー回路と、ＰＮＰトランジス
タ９および１０により形成される第２のカレントミラー
回路を介して、ＰＮＰトランジスタ１０のコレクタ電流
として、ＮＰＮトランジスタ１２のコレクタとＮＰＮト
ランジスタ１３のベースの接続点に供給される。一方、
異なるエミッタ面積比のＮＰＮトランジスタ８および１
２より成るバンドギャップ回路に被検出電流Ｉが入力さ
れて、ＮＰＮトランジスタ１２の出力電流としては、こ
れらのＮＰＮトランジスタ８および１２のエミッタ面積
比を１：ｎとして、第２の出力電流Ｉ2 が出力される。In FIG. 1B, NPN transistors 8 and 11 forming a first current mirror circuit corresponding to a detected current I input from a terminal 54, and a second
PNP transistor 9 forming a current mirror circuit of
When the emitter area ratios of 10 and 10 are the same, the detected current I (= I 1 ) is the second current formed by the first current mirror circuit composed of the NPN transistors 8 and 11 and the second current formed by the PNP transistors 9 and 10. The collector current of the PNP transistor 10 is supplied to the connection point between the collector of the NPN transistor 12 and the base of the NPN transistor 13 via the mirror circuit. on the other hand,
NPN transistors 8 and 1 with different emitter area ratios
The detected current I is input to the bandgap circuit composed of two, and the output current of the NPN transistor 12 is the second output current I 2 with the emitter area ratio of these NPN transistors 8 and 12 being 1: n. Is output.
【００１７】これらの被検出電流Ｉ（＝Ｉ1 ）および第
２の出力電流Ｉ2 は、前述の第１の実施例における
（１）式および（２）式と同様にして与えられる。従っ
て、図１（ｂ）におけるＮＰＮトランジスタ１３は、被
検出電流ＩがＩ＞Ｉ12の場合には導通状態となり、被検
出電流ＩがＩ＜Ｉ12の場合には遮断状態となって、上記
の（２）式により表わされる基準電流Ｉ12と比較して電
流値の検出を行うことができる。The detected current I (= I 1 ) and the second output current I 2 are given in the same manner as the equations (1) and (2) in the first embodiment. Therefore, the NPN transistor 13 in FIG. 1B is in the conducting state when the detected current I is I> I 12 , and is in the cutoff state when the detected current I is I <I 12. The current value can be detected by comparing with the reference current I 12 represented by the equation (2).
【００１８】次に、図１（ｃ）は、本発明の第３の実施
例を示すブロック図である。図１（ｃ）に示されるよう
に、本実施例は、抵抗１５、２５および２６と、ＮＰＮ
トランジスタ１６および２０〜２４と、ＰＮＰトランジ
スタ１７〜１９とを備えて構成される。Next, FIG. 1C is a block diagram showing a third embodiment of the present invention. As shown in FIG. 1C, in this embodiment, the resistors 15, 25 and 26 and the NPN are connected.
Transistors 16 and 20 to 24 and PNP transistors 17 to 19 are provided.
【００１９】図１（ｃ）において、端子５８に供給され
る電源電圧をＶccとして、被検出電流Ｉは、ＮＰＮトラ
ンジスタ１６のベース・エミッタ間電圧をＶBE16、抵抗
１５の抵抗値をＲ15とすると、次式にて与えられる。In FIG. 1C, with the power supply voltage supplied to the terminal 58 as V cc , the current I to be detected has a base-emitter voltage of the NPN transistor 16 as V BE16 and a resistance value of the resistor 15 as R 15. Then, it is given by the following equation.
【００２０】 Ｉ＝（Ｖcc−ＶBE16）／Ｒ15 …………………………（３） 従って、被検出電流Ｉは電源電圧Ｖccに比例し、図２
（ｂ）のグラフに示されるように変化する。今、第１の
カレントミラー回路を形成するＮＰＮトランジスタ１６
および２０と、第２のカレントミラー回路を形成するＰ
ＮＰトランジスタ１７、１８および１９のエミッタ面積
比を同一にすると、端子５７より入力された被検出電流
Ｉは、ＮＰＮトランジスタ１６および２０より成る第１
のカレントミラー回路と、ＰＮＰトランジスタ１７、１
８および１９より成る第２のカレントミラー回路を介し
て、ＰＮＰトランジスタ１８およびＮＰＮトランジスタ
１９のコレクタ電流として出力され、ＰＮＰトランジス
タ１８のコレクタ電流はＮＰＮトランジスタ２１および
２３のコレクタと、ＮＰＮトランジスタ２４のベースの
接続点に供給され、また、ＰＮＰトランジスタ１９のコ
レクタ電流はＮＰＮトランジスタ２２のコレクタとＮＰ
Ｎトランジスタ２３のベースの接続点に供給される。一
方、エミッタ面積比の異なるＮＰＮトランジスタ１６、
２１および２２より成るバンドギャップ回路に入力され
る被検出電流Ｉに対応して、ＮＰＮトランジスタ１６、
２１および２２のエミッタ面積比を１：ｎ1 ：ｎ2 とす
ると、ＮＰＮトランジスタ２１のコレクタに出力される
第２の出力電流Ｉ2 と、ＮＰＮトランジスタ２２のコレ
クタに出力される第３の出力電流Ｉ3 は、抵抗２５およ
び２６の抵抗値をＲ25およびＲ26として、それぞれ次式
にて与えられる。I = (V cc −V BE16 ) / R 15 (3) Therefore, the detected current I is proportional to the power supply voltage V cc , as shown in FIG.
It changes as shown in the graph of (b). Now, the NPN transistor 16 forming the first current mirror circuit
And 20, and P forming a second current mirror circuit.
When the emitter area ratios of the NP transistors 17, 18 and 19 are the same, the detected current I input from the terminal 57 is the first current composed of the NPN transistors 16 and 20.
Current mirror circuit and PNP transistors 17 and 1
It is output as the collector current of the PNP transistor 18 and the NPN transistor 19 through the second current mirror circuit composed of 8 and 19, and the collector current of the PNP transistor 18 is the collector of the NPN transistors 21 and 23 and the base of the NPN transistor 24. , And the collector current of the PNP transistor 19 is supplied to the collector of the NPN transistor 22 and NP.
It is supplied to the connection point of the base of the N transistor 23. On the other hand, NPN transistors 16 having different emitter area ratios,
The NPN transistor 16, corresponding to the detected current I input to the bandgap circuit composed of 21 and 22,
Assuming that the emitter area ratio of 21 and 22 is 1: n 1 : n 2 , the second output current I 2 output to the collector of the NPN transistor 21 and the third output current I 2 output to the collector of the NPN transistor 22. I 3 is given by the following equations, where the resistance values of the resistors 25 and 26 are R 25 and R 26 , respectively.
【００２１】 Ｉ2 ＝（ｋＴ／ｑＲ25）ｌn （ｎ1 Ｉ1 ／Ｉ2 ） ＝（ｋＴ／ｑＲ25）ｌn （ｎ1 Ｉ／Ｉ2 ）…………（４） Ｉ3 ＝（ｋＴ／ｑＲ26）ｌn （ｎ2 Ｉ1 ／Ｉ3 ） ＝（ｋＴ／ｑＲ26）ｌn （ｎ2 Ｉ／Ｉ3 ）…………（５） 上式において、Ｉ1 ＝Ｉ2 の時の第１の基準電流Ｉ
12は、（４）式より次式にて与えられる。[0021] I 2 = (kT / qR 25 ) l n (n 1 I 1 / I 2) = (kT / qR 25) l n (n 1 I / I 2) ............ (4) I 3 = in (kT / qR 26) l n (n 2 I 1 / I 3) = (kT / qR 26) l n (n 2 I / I 3) ............ (5) above equation, I 1 = I 2 The first reference current I when
12 is given by the following equation from the equation (4).
【００２２】 Ｉ12＝（ｋＴ／ｑＲ25）ｌn （ｎ1 ）……………………（６） 同様に、Ｉ1 ＝Ｉ3 の時の第２の基準電流Ｉ13は、
（５）式より次式にて与えられる。[0022] I 12 = (kT / qR 25 ) l n (n 1) ........................ (6) Similarly, the second reference current I 13 in the case of I 1 = I 3 is
It is given by the following equation from the equation (5).
【００２３】 Ｉ13＝（ｋＴ／ｑＲ26）ｌn （ｎ2 ）……………………（７） 上式において、抵抗２５および２６の抵抗値に関してＲ
25＞Ｒ26とし、ＮＰＮトランジスタ２１のエミッタ面積
ｎ1 と、ＮＰＮトランジスタ２２のエミッタ面積比ｎ2
との大小関係についてｎ1 ≦ｎ2 とすると、第１および
第２の基準電流Ｉ2 およびＩ3 の関係についても、当然
Ｉ2 ＜Ｉ3 となる。これらの電流の関係をグラフにて示
したのが図２（ｃ）である。[0023] In I 13 = (kT / qR 26 ) l n (n 2) ........................ (7) the above equation, with respect to the resistance value of the resistor 25 and 26 R
25 > R 26 , the emitter area ratio n 1 of the NPN transistor 21 and the emitter area ratio n 2 of the NPN transistor 22 are set.
Assuming that n 1 ≤n 2 with respect to the magnitude relationship with, the relationship between the first and second reference currents I 2 and I 3 naturally satisfies I 2 <I 3 . FIG. 2C shows the relationship between these currents in a graph.
【００２４】従って、Ｉ1 ＜Ｉ12の時には、ＮＰＮトラ
ンジスタ２３および２４は遮断状態となり、Ｉ12＜Ｉ1
＜Ｉ3 の時には、ＮＰＮトランジスタ２３が遮断状態と
なり、ＮＰＮトランジスタ２４は導通状態となって、Ｉ
3 ＜Ｉ1 の時にはＮＰＮトランジスタ２３が導通状態で
ＮＰＮトランジスタ２４が遮断状態となる。Therefore, when I 1 <I 12 , NPN transistors 23 and 24 are cut off, and I 12 <I 1
When <I 3 , the NPN transistor 23 is turned off, the NPN transistor 24 is turned on, and I
When 3 <I 1 , the NPN transistor 23 is conductive and the NPN transistor 24 is cut off.
【００２５】このように、上記の（６）式および（７）
式にて表わされる第１および第２の基準電流Ｉ12および
Ｉ13とを比較することにより、電流値の検出を行うこと
ができる。また、被検出電流Ｉ（＝Ｉ1 ）は、上記の
（３）式により示されるように、電源電圧に比例するの
で、電源電圧がＩ12＜Ｉ1 ＜Ｉ3 の関係を満たす場合に
は、端子５９において検出することが可能となり、電源
投入時におけるリセット・パルス発生回路等に対して適
用可能である。Thus, the above equations (6) and (7) are
The current value can be detected by comparing the first and second reference currents I 12 and I 13 represented by the formula. Further, since the detected current I (= I 1 ) is proportional to the power supply voltage as shown by the above formula (3), when the power supply voltage satisfies the relation of I 12 <I 1 <I 3 , , And can be detected at the terminal 59, and can be applied to a reset / pulse generation circuit or the like when the power is turned on.
【００２６】なお、カレントミラー回路を形成するトラ
ンジスタのエミッタ面積比は、必ずしも１に設定する必
要はなく、任意の面積比においても、本発明が有効に適
用されることは云うまでもない。It is needless to say that the emitter area ratio of the transistors forming the current mirror circuit does not necessarily have to be set to 1, and the present invention can be effectively applied to any area ratio.
【００２７】[0027]
【発明の効果】以上説明したように、本発明は、電流検
出の基準となる基準電流を、被検出電流と電流密度の異
なるトランジスタのベース・エミッタ間に生じたバンド
ギャップ電圧と抵抗とにより発生させることにより、単
独にて基準電流を発生させる回路が不要となり、少ない
回路素子数により構成することができるという効果があ
り、また、被検出電流が無い場合には回路電流が無為に
流れることがなくなり、消費電流を削減することができ
るという効果がある。As described above, according to the present invention, the reference current, which is the reference for current detection, is generated by the bandgap voltage and the resistance generated between the base and emitter of the transistor whose current density is different from that of the current to be detected. By doing so, there is no need for a circuit that independently generates a reference current, and there is an effect that it is possible to configure with a small number of circuit elements. Moreover, if there is no detected current, the circuit current may flow unnecessarily. There is an advantage that the current consumption can be reduced.
【図１】本発明の第１、第２および第３の実施例を示す
回路図である。FIG. 1 is a circuit diagram showing first, second and third embodiments of the present invention.
【図２】前記実施例における電流関係のグラフを示す図
である。FIG. 2 is a diagram showing a graph of a current relationship in the example.
【図３】従来例を示す回路図である。FIG. 3 is a circuit diagram showing a conventional example.
【図４】従来例における電流関係のグラフを示す図であ
る。FIG. 4 is a diagram showing a graph of a current relationship in a conventional example.
１、４〜６、８、１１〜１３、１６、２０〜２４、２
７、３２〜３６ ＮＰＮトランジスタ ２、３、９、１０、１７〜１９、２８〜３１ ＰＮＰ
トランジスタ ７、１４、１５、２５、２６、３７、３８ 抵抗1, 4-6, 8, 11-13, 16, 20-24, 2
7, 32-36 NPN transistors 2, 3, 9, 10, 17-19, 28-31 PNP
Transistors 7, 14, 15, 25, 26, 37, 38 Resistors
Claims (3)
流の入力端子に接続され、エミッタが接地電位に接続さ
れる第１のＮＰＮトランジスタと、 ベースが前記第１のＮＰＮトランジスタのベースに接続
され、エミッタが抵抗を介して接地電位に接続される第
２のＮＰＮトランジスタと、 ベースが前記第１のＮＰＮトランジスタのベースに接続
され、エミッタが接地電位に接続される第３のＮＰＮト
ランジスタと、 コレクタが電流検出用の出力端子に接続され、ベースが
前記第３のＮＰＮトランジスタのコレクタに接続され
て、エミッタが接地電位に接続される第４のＮＰＮトラ
ンジスタと、 エミッタが高電位電源に接続され、ベースとコレクタが
連結されて前記第２のＮＰＮトランジスタのコレクタに
接続される第１のＰＮＰトランジスタと、 エミッタが高電位電源に接続され、ベースが前記第１の
ＰＮＰトランジスタのベースに接続されて、コレクタが
前記第３のＮＰＮトランジスタのコレクタに接続される
第２のＰＮＰトランジスタと、 を備えることを特徴とする電流検出回路。1. A first NPN transistor having a collector and a base connected to each other and connected to an input terminal for a current to be detected, and an emitter connected to a ground potential; and a base connected to a base of the first NPN transistor. A second NPN transistor whose emitter is connected to the ground potential via a resistor, a third NPN transistor whose base is connected to the base of the first NPN transistor, and whose emitter is connected to the ground potential; Is connected to the output terminal for current detection, the base is connected to the collector of the third NPN transistor, the emitter is connected to the ground potential, and the emitter is connected to the high potential power source. A first PNP transistor having a base and a collector connected to each other and connected to a collector of the second NPN transistor. A second PNP transistor having an emitter connected to a high potential power supply, a base connected to a base of the first PNP transistor, and a collector connected to a collector of the third NPN transistor. Current detection circuit characterized by.
流の入力端子に接続され、エミッタが接地電位に接続さ
れる第１のＮＰＮトランジスタと、 ベースが前記第１のＮＰＮトランジスタのベースに接続
され、エミッタが接地電位に接続される第２のＮＰＮト
ランジスタと、 ベースが前記第１のＮＰＮトランジスタのベースに接続
され、エミッタが抵抗を介して接地電位に接続される第
３のＮＰＮトランジスタと、 コレクタが電流検出用の出力端子に接続され、ベースが
前記第３のＮＰＮトランジスタのコレクタに接続され
て、エミッタが接地電位に接続される第４のＮＰＮトラ
ンジスタと、 エミッタが高電位電源に接続され、ベースとコレクタが
連結されて前記第２のＮＰＮトランジスタのコレクタに
接続される第１のＰＮＰトランジスタと、 エミッタが高電位電源に接続され、ベースが前記第１の
ＰＮＰトランジスタのベースに接続されて、コレクタが
前記第３のＮＰＮトランジスタのコレクタに接続される
第２のＰＮＰトランジスタと、 を備えることを特徴とする電流検出回路。2. A first NPN transistor having a collector and a base connected to each other and connected to an input terminal for a detected current, and an emitter connected to a ground potential, and a base connected to a base of the first NPN transistor. A second NPN transistor whose emitter is connected to ground potential, a third NPN transistor whose base is connected to the base of the first NPN transistor, and whose emitter is connected to ground potential through a resistor; Is connected to an output terminal for current detection, a base is connected to a collector of the third NPN transistor, an emitter is connected to a ground potential, and an emitter is connected to a high potential power source. A first PNP transistor having a base and a collector connected to each other and connected to a collector of the second NPN transistor. A second PNP transistor having an emitter connected to a high potential power supply, a base connected to a base of the first PNP transistor, and a collector connected to a collector of the third NPN transistor. Current detection circuit characterized by.
流の入力端子に接続され、エミッタが接地電位に接続さ
れる第１のＮＰＮトランジスタと、 ベースが前記第１のＮＰＮトランジスタのベースに接続
され、エミッタが接地電位に接続される第２のＮＰＮト
ランジスタと、 ベースが前記第１のＮＰＮトランジスタのベースに接続
され、エミッタが第１の抵抗を介して接地電位に接続さ
れる第３のＮＰＮトランジスタと、 ベースが前記第１のＮＰＮトランジスタのベースに接続
され、エミッタが第２の抵抗を介して接地電位に接続さ
れる第４のＮＰＮトランジスタと、 ベースが前記第４のＮＰＮトランジスタのコレクタに接
続され、エミッタが接地電位に接続される第５のＮＰＮ
トランジスタと、 コレクタが電流検出用の出力端子に接続され、ベースが
前記第５のＮＰＮトランジスタのコレクタに接続され
て、エミッタが接地電位に接続される第６のＮＰＮトラ
ンジスタと、 エミッタが高電位電源に接続され、ベースとコレクタが
連結されて前記第２のＮＰＮトランジスタのコレクタに
接続される第１のＰＮＰトランジスタと、 エミッタが高電位電源に接続され、ベースが前記第１の
ＰＮＰトランジスタのベースに接続されて、コレクタが
前記第３および第５のＮＰＮトランジスタのコレクタに
接続される第２のＰＮＰトランジスタと、 エミッタが高電位電源に接続され、ベースが前記第１の
ＰＮＰトランジスタのベースに接続されて、コレクタが
前記第４のＮＰＮトランジスタのコレクタならびに前記
第５のＮＰＮトランジスタのベースに接続される第３の
ＰＮＰトランジスタと、 を備えることを特徴とする電流検出回路。3. A first NPN transistor having a collector and a base connected to each other and connected to an input terminal for a detected current, and an emitter connected to a ground potential, and a base connected to a base of the first NPN transistor. A second NPN transistor whose emitter is connected to the ground potential, and a third NPN transistor whose base is connected to the base of the first NPN transistor and whose emitter is connected to the ground potential via the first resistor. A fourth NPN transistor having a base connected to the base of the first NPN transistor and an emitter connected to the ground potential via a second resistor; and a base connected to the collector of the fourth NPN transistor. And a fifth NPN whose emitter is connected to ground potential
A transistor, a sixth NPN transistor having a collector connected to the output terminal for current detection, a base connected to the collector of the fifth NPN transistor, and an emitter connected to the ground potential; and an emitter having a high potential power supply. A first PNP transistor having a base connected to the collector and a collector connected to the collector of the second NPN transistor; and an emitter connected to a high potential power source, and a base connected to the base of the first PNP transistor. A second PNP transistor connected to the collectors of the third and fifth NPN transistors, an emitter connected to a high potential power supply, and a base connected to the base of the first PNP transistor. The collector of the fourth NPN transistor and the collector of the fifth NPN transistor. A third PNP transistor connected to the base of the transistor, and a current detecting circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4008853A JP2845654B2 (en) | 1992-01-22 | 1992-01-22 | Current detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4008853A JP2845654B2 (en) | 1992-01-22 | 1992-01-22 | Current detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05196660A true JPH05196660A (en) | 1993-08-06 |
| JP2845654B2 JP2845654B2 (en) | 1999-01-13 |
Family
ID=11704296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4008853A Expired - Lifetime JP2845654B2 (en) | 1992-01-22 | 1992-01-22 | Current detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2845654B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003520965A (en) * | 2000-01-19 | 2003-07-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Voltage level detection circuit |
| WO2006075739A1 (en) * | 2005-01-17 | 2006-07-20 | Rohm Co., Ltd | Current detecting circuit |
| US7786765B2 (en) * | 2007-02-20 | 2010-08-31 | Analog Devices, Inc. | Low voltage shutdown circuit |
| CN103197121A (en) * | 2013-04-03 | 2013-07-10 | 矽力杰半导体技术(杭州)有限公司 | Current detection circuit and switch-type regulator provided with same |
| CN103217567A (en) * | 2013-04-19 | 2013-07-24 | 华为技术有限公司 | Current detection method and power detection circuit |
| JP2013187675A (en) * | 2012-03-07 | 2013-09-19 | Toshiba Corp | Light reception circuit |
| CN103837732A (en) * | 2014-03-21 | 2014-06-04 | 上海富欣智能交通控制有限公司 | Passive current detecting circuit |
-
1992
- 1992-01-22 JP JP4008853A patent/JP2845654B2/en not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003520965A (en) * | 2000-01-19 | 2003-07-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Voltage level detection circuit |
| WO2006075739A1 (en) * | 2005-01-17 | 2006-07-20 | Rohm Co., Ltd | Current detecting circuit |
| US7723975B2 (en) | 2005-01-17 | 2010-05-25 | Rohm Co., Ltd. | Current detecting circuit |
| US7786765B2 (en) * | 2007-02-20 | 2010-08-31 | Analog Devices, Inc. | Low voltage shutdown circuit |
| JP2013187675A (en) * | 2012-03-07 | 2013-09-19 | Toshiba Corp | Light reception circuit |
| CN103197121A (en) * | 2013-04-03 | 2013-07-10 | 矽力杰半导体技术(杭州)有限公司 | Current detection circuit and switch-type regulator provided with same |
| CN103217567A (en) * | 2013-04-19 | 2013-07-24 | 华为技术有限公司 | Current detection method and power detection circuit |
| CN103837732A (en) * | 2014-03-21 | 2014-06-04 | 上海富欣智能交通控制有限公司 | Passive current detecting circuit |
| CN103837732B (en) * | 2014-03-21 | 2017-07-18 | 上海富欣智能交通控制有限公司 | Passive current detection circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2845654B2 (en) | 1999-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0265409A (en) | Voltage clamp differential single end comparator | |
| JPS60501035A (en) | Comparator circuit with reduced input bias current | |
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| JP2845654B2 (en) | Current detection circuit | |
| JP3347896B2 (en) | Constant voltage source circuit | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JP3322600B2 (en) | Current adjustment circuit | |
| US4758773A (en) | Switching device | |
| JPH0642252Y2 (en) | Constant voltage circuit | |
| JP2829773B2 (en) | Comparator circuit | |
| JPH06236219A (en) | Constant current circuit | |
| JPH0477329B2 (en) | ||
| JPH0535351A (en) | Constant current circuit | |
| JPS6297363A (en) | Reference-voltage generating circuit | |
| JPH0789304B2 (en) | Reference voltage circuit | |
| JPH0518288B2 (en) | ||
| JPH0330828B2 (en) | ||
| JP2980783B2 (en) | Current detection circuit and constant voltage power supply circuit using the same | |
| JPS645369Y2 (en) | ||
| JPH0534886B2 (en) | ||
| JPH0677783A (en) | Hysteresis amplifier | |
| JPH0570850B2 (en) | ||
| JPH0611107B2 (en) | Switching circuit | |
| JPS60120548A (en) | Reference voltage generator circuit | |
| JP2002196832A (en) | Reference voltage generating circuit and regulated current circuit using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981006 |