JPH05196680A - 断線誤動作防止回路 - Google Patents
断線誤動作防止回路Info
- Publication number
- JPH05196680A JPH05196680A JP4009857A JP985792A JPH05196680A JP H05196680 A JPH05196680 A JP H05196680A JP 4009857 A JP4009857 A JP 4009857A JP 985792 A JP985792 A JP 985792A JP H05196680 A JPH05196680 A JP H05196680A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- disconnection
- output
- malfunction prevention
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【目的】 複数の論理回路を有する半導体集積回路の内
部断線を検出して、この半導体集積回路を含む電装ユニ
ットの誤動作を防止する。 【構成】 論理回路１，２間の信号線３の断線を検知す
る断線検知回路４と、この断線検知回路の出力によって
作動される誤動作防止手段５とを半導体集積回路内に設
ける。
部断線を検出して、この半導体集積回路を含む電装ユニ
ットの誤動作を防止する。 【構成】 論理回路１，２間の信号線３の断線を検知す
る断線検知回路４と、この断線検知回路の出力によって
作動される誤動作防止手段５とを半導体集積回路内に設
ける。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路内の論
理回路間の断線故障を検出して誤動作を防止する断線誤
動作防止回路に関する。
理回路間の断線故障を検出して誤動作を防止する断線誤
動作防止回路に関する。
【０００２】
【従来の技術】従来から半導体集積回路（以下「ＩＣ」
と呼ぶ）内部の断線故障は、例えば特開平１−１９９１
７１号公報に開示されているように、そのＩＣの外部か
ら検知していた。そのために、故障検知に時間を要した
り、このＩＣによって制御される電装ユニットに誤動作
および異常消費電流を発生していた。それは、ＩＣの内
部断線による貫通電流がきわめて微弱であったり、ＩＣ
としての最終的な出力が偶然に正常な出力と一致してい
る場合があるためである。すなわち、ＩＣの内部断線が
検知されないままその電装ユニットが非常に危険な状態
で使用されている場合も起り得ていたのである。
と呼ぶ）内部の断線故障は、例えば特開平１−１９９１
７１号公報に開示されているように、そのＩＣの外部か
ら検知していた。そのために、故障検知に時間を要した
り、このＩＣによって制御される電装ユニットに誤動作
および異常消費電流を発生していた。それは、ＩＣの内
部断線による貫通電流がきわめて微弱であったり、ＩＣ
としての最終的な出力が偶然に正常な出力と一致してい
る場合があるためである。すなわち、ＩＣの内部断線が
検知されないままその電装ユニットが非常に危険な状態
で使用されている場合も起り得ていたのである。
【０００３】このような課題に鑑み、本発明は、ＩＣの
内部断線による電装ユニットの危険な状態での使用を回
避することができる断線誤動作防止回路を提供すること
を目的とする。
内部断線による電装ユニットの危険な状態での使用を回
避することができる断線誤動作防止回路を提供すること
を目的とする。
【０００４】
【課題を解決するための手段】本発明による断線誤動作
防止回路は、複数の論理回路を有するＩＣ内に、論理回
路間の断線を検知する断線検知回路と、この断線検知回
路の出力によって作動される誤動作防止手段とを設けた
ことを特徴とする。
防止回路は、複数の論理回路を有するＩＣ内に、論理回
路間の断線を検知する断線検知回路と、この断線検知回
路の出力によって作動される誤動作防止手段とを設けた
ことを特徴とする。
【０００５】上記断線検知回路は、前段論理回路の出力
と、後段論理回路の入力との不一致の検出に基づいて作
動するものよりなる。
と、後段論理回路の入力との不一致の検出に基づいて作
動するものよりなる。
【０００６】また、上記誤動作防止手段は、ＩＣ内の論
理回路の動作を停止させる手段を有する。
理回路の動作を停止させる手段を有する。
【０００７】さらに、上記誤動作防止手段は、このＩＣ
によって制御されるユニットに停止信号を出力する手段
を有する。
によって制御されるユニットに停止信号を出力する手段
を有する。
【０００８】
【作用および効果】本発明によれば、ＩＣの内部断線に
よる電装部品の危険な状態での使用が回避できる。ま
た、本回路から出力される停止信号を使用することによ
って、電装ユニット内にフォールトトレラントシステム
を電装ユニット内に組込むことが容易となる。
よる電装部品の危険な状態での使用が回避できる。ま
た、本回路から出力される停止信号を使用することによ
って、電装ユニット内にフォールトトレラントシステム
を電装ユニット内に組込むことが容易となる。
【０００９】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００１０】図１において、Ｐ−ＭＯＳトランジスタＴ
ｒ１とＮ−ＭＯＳトランジスタＴｒ２とによって構成さ
れたＣＭＯＳインバータである前段論理回路１の出力端
と、同様にＰ−ＭＯＳトランジスタＴｒ３とＮ−ＭＯＳ
トランジスタＴｒ４とによって構成されたＣＭＯＳイン
バータである後段論理回路２の入力端とが信号線３によ
って接続されており、この信号線３の断線を検知するた
めに、信号線３に対して並列に接続された断線検知回路
と、上記信号線３が断線した場合に、後段論理回路２の
Ｐ−ＭＯＳトランジスタＴｒ３とＮ−ＭＯＳトランジス
タＴｒ４とが同時に“ＯＮ”状態となって、異常な貫通
電流が流れるのを防止する異常貫通電流防止回路５とが
設けられている。
ｒ１とＮ−ＭＯＳトランジスタＴｒ２とによって構成さ
れたＣＭＯＳインバータである前段論理回路１の出力端
と、同様にＰ−ＭＯＳトランジスタＴｒ３とＮ−ＭＯＳ
トランジスタＴｒ４とによって構成されたＣＭＯＳイン
バータである後段論理回路２の入力端とが信号線３によ
って接続されており、この信号線３の断線を検知するた
めに、信号線３に対して並列に接続された断線検知回路
と、上記信号線３が断線した場合に、後段論理回路２の
Ｐ−ＭＯＳトランジスタＴｒ３とＮ−ＭＯＳトランジス
タＴｒ４とが同時に“ＯＮ”状態となって、異常な貫通
電流が流れるのを防止する異常貫通電流防止回路５とが
設けられている。
【００１１】断線検知回路４は、前段論理回路１の出力
ａと、入力断線被モニタ回路である後段論理回路２の入
力ｂとをそれぞれ入力として、これら２つの入力の不一
致を検出する回路であり、図２に示すように、排他的論
理和回路６（以下「ＥＯＲゲート」と呼ぶ）と、このＥ
ＯＲゲート６の出力がＤ端子とＣＫ端子との双方に入力
されるＤラッチ７とにより構成されている。
ａと、入力断線被モニタ回路である後段論理回路２の入
力ｂとをそれぞれ入力として、これら２つの入力の不一
致を検出する回路であり、図２に示すように、排他的論
理和回路６（以下「ＥＯＲゲート」と呼ぶ）と、このＥ
ＯＲゲート６の出力がＤ端子とＣＫ端子との双方に入力
されるＤラッチ７とにより構成されている。
【００１２】図２において、まず初めに、入力ａ，ｂが
一致している場合は、ａ，ｂを比較しているＥＯＲゲー
ト６の出力が“Ｌ”のままであるため、Ｄラッチ７のＱ
端子の出力（すなわちストップ信号“Ｈ”イネーブル）
は、“Ｌ”状態のままであり、正常動作状態となってい
る。
一致している場合は、ａ，ｂを比較しているＥＯＲゲー
ト６の出力が“Ｌ”のままであるため、Ｄラッチ７のＱ
端子の出力（すなわちストップ信号“Ｈ”イネーブル）
は、“Ｌ”状態のままであり、正常動作状態となってい
る。
【００１３】一方、入力ａ，ｂが不一致の場合は、ＥＯ
Ｒゲート６の出力が“Ｈ”となり、それがＤラッチ７で
ラッチされ、直ちにストップ信号として出力され続け
る。このストップ信号は、Ｄラッチ７により形成される
ので、ひとたび出力されれば、貫通電流防止回路５によ
り、ノードｂの電圧が電源電圧レベルに固定されても出
力され続ける（勿論ＥＯＲゲート６の出力は“Ｌ”に戻
る）。
Ｒゲート６の出力が“Ｈ”となり、それがＤラッチ７で
ラッチされ、直ちにストップ信号として出力され続け
る。このストップ信号は、Ｄラッチ７により形成される
ので、ひとたび出力されれば、貫通電流防止回路５によ
り、ノードｂの電圧が電源電圧レベルに固定されても出
力され続ける（勿論ＥＯＲゲート６の出力は“Ｌ”に戻
る）。
【００１４】また、このストップ信号は半導体集積回路
の出力端子のうちの１つから外部へ導出されて、この半
導体集積回路によって制御される電装ユニットの動作を
停止させる機能も有する。
の出力端子のうちの１つから外部へ導出されて、この半
導体集積回路によって制御される電装ユニットの動作を
停止させる機能も有する。
【００１５】図３は貫通電流防止回路５の一例構成を示
す図である。この回路５は、入力断線被モニタ回路であ
る後段論理回路２の入力ｂをその入力とし、入力ｂの電
位レベルが電源電圧レベルとグラウンドレベルとの中間
レベルにあるときに、入力ｂのレベルを電源電圧レベル
に引上げるカレントミラー回路であり、Ｐ−ＭＯＳトラ
ンジスタＴｒ５，Ｔｒ６と、Ｎ−ＭＯＳトランジスタＴ
ｒ７，Ｔｒ８とによって構成されている。
す図である。この回路５は、入力断線被モニタ回路であ
る後段論理回路２の入力ｂをその入力とし、入力ｂの電
位レベルが電源電圧レベルとグラウンドレベルとの中間
レベルにあるときに、入力ｂのレベルを電源電圧レベル
に引上げるカレントミラー回路であり、Ｐ−ＭＯＳトラ
ンジスタＴｒ５，Ｔｒ６と、Ｎ−ＭＯＳトランジスタＴ
ｒ７，Ｔｒ８とによって構成されている。
【００１６】次に異常貫通電流防止回路５の動作につい
て説明すると、まず信号線３が断線していないときに
は、この異常貫通電流防止回路５のイネーブル信号であ
る断線検知回路４の出力（すなわちストップ信号）が
“Ｌ”であるため、Ｎ−ＭＯＳトランジスタＴｒ７，Ｔ
ｒ８は“ＯＦＦ”状態である。したがって、互いに接続
されたＰ−ＭＯＳトランジスタＴｒ５，Ｔｒ６のゲート
の電位ｃは、これらトランジスタＴｒ５，Ｔｒ６をＯＦ
Ｆさせる電位において安定している。すなわち、信号線
３の非断線状態では、異常貫通電流防止回路５は動作し
ない。
て説明すると、まず信号線３が断線していないときに
は、この異常貫通電流防止回路５のイネーブル信号であ
る断線検知回路４の出力（すなわちストップ信号）が
“Ｌ”であるため、Ｎ−ＭＯＳトランジスタＴｒ７，Ｔ
ｒ８は“ＯＦＦ”状態である。したがって、互いに接続
されたＰ−ＭＯＳトランジスタＴｒ５，Ｔｒ６のゲート
の電位ｃは、これらトランジスタＴｒ５，Ｔｒ６をＯＦ
Ｆさせる電位において安定している。すなわち、信号線
３の非断線状態では、異常貫通電流防止回路５は動作し
ない。
【００１７】一方、信号線３が断線した場合には、上述
のストップ信号が“Ｈ”となり、さらに入力ｂの電位が
電源電圧レベルとグラウンドレベルとの中間レベルにな
り、回路５はイネーブル状態となる。すなわち、Ｎ−Ｍ
ＯＳトランジスタＴｒ７およびＴｒ８がともに“ＯＮ”
状態となり、電位ｃのレベルが低下する。したがって、
Ｐ−ＭＯＳトランジスタＴｒ５およびＴｒ６が“ＯＮ”
状態になり、トランジスタＴｒ６を通じて入力ｂのレベ
ルが電源電圧レベルに引上げられる。このように入力ｂ
が電源電圧レベルに固定されることで、後段論理回路２
を流れる貫通電流が消滅する。
のストップ信号が“Ｈ”となり、さらに入力ｂの電位が
電源電圧レベルとグラウンドレベルとの中間レベルにな
り、回路５はイネーブル状態となる。すなわち、Ｎ−Ｍ
ＯＳトランジスタＴｒ７およびＴｒ８がともに“ＯＮ”
状態となり、電位ｃのレベルが低下する。したがって、
Ｐ−ＭＯＳトランジスタＴｒ５およびＴｒ６が“ＯＮ”
状態になり、トランジスタＴｒ６を通じて入力ｂのレベ
ルが電源電圧レベルに引上げられる。このように入力ｂ
が電源電圧レベルに固定されることで、後段論理回路２
を流れる貫通電流が消滅する。
【００１８】すなわち、図３の回路によれば、信号線３
の断線によって、後段論理回路２の入力ｂが電源電圧と
グラウンドレベルとの間でふらついている場合に、その
レベルを電源電圧に固定し、後段論理回路２に異常な貫
通電流が流れるのを防止できるから、後段論理回路２以
降の回路の誤動作も併せて防止することができる。
の断線によって、後段論理回路２の入力ｂが電源電圧と
グラウンドレベルとの間でふらついている場合に、その
レベルを電源電圧に固定し、後段論理回路２に異常な貫
通電流が流れるのを防止できるから、後段論理回路２以
降の回路の誤動作も併せて防止することができる。
【００１９】なお、本実施例における異常貫通電流防止
回路５は、信号線３が断線したときに後段論理回路２の
入力ｂを電源電圧に固定するように構成されているが、
上記入力ｂをグラウンドレベルに固定する機能を有する
ものに上記回路５を代えてもよいことは言うまでもな
い。
回路５は、信号線３が断線したときに後段論理回路２の
入力ｂを電源電圧に固定するように構成されているが、
上記入力ｂをグラウンドレベルに固定する機能を有する
ものに上記回路５を代えてもよいことは言うまでもな
い。
【図１】本発明による断線誤動作防止回路のブロック図
【図２】断線検知回路の回路図
【図３】異常貫通電流防止回路の回路図
１ 前段論理回路 ２ 後段論理回路 ３ 信号線 ４ 断線検知回路 ５ 異常貫通電流防止回路 ６ ＥＯＲゲート ７ Ｄラッチ
Claims (4)
- 【請求項１】 複数の論理回路を有する半導体集積回路
内に、前記論理回路間の断線を検知する断線検知回路
と、この断線検知回路の出力によって作動される誤動作
防止手段とが設けられてなることを特徴とする断線誤動
作防止回路。 - 【請求項２】 前記断線検知回路は、前段論理回路の出
力と、後段論理回路の入力との不一致の検出に基づいて
作動するものよりなることを特徴とする請求項１記載の
断線誤動作防止回路。 - 【請求項３】 前記誤動作防止手段は、前記半導体集積
回路内の論理回路の動作を停止させる手段を有すること
を特徴とする請求項１記載の断線誤動作防止回路。 - 【請求項４】 前記誤動作防止手段は、前記半導体集積
回路によって制御されるユニットに停止信号を出力する
手段を有することを特徴とする請求項１記載の断線誤動
作防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4009857A JPH05196680A (ja) | 1992-01-23 | 1992-01-23 | 断線誤動作防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4009857A JPH05196680A (ja) | 1992-01-23 | 1992-01-23 | 断線誤動作防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05196680A true JPH05196680A (ja) | 1993-08-06 |
Family
ID=11731808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4009857A Pending JPH05196680A (ja) | 1992-01-23 | 1992-01-23 | 断線誤動作防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05196680A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011257278A (ja) * | 2010-06-09 | 2011-12-22 | Fujitsu Ltd | 半導体集積回路 |
| US10608290B2 (en) | 2014-11-27 | 2020-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Flexible battery and electronic device |
-
1992
- 1992-01-23 JP JP4009857A patent/JPH05196680A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011257278A (ja) * | 2010-06-09 | 2011-12-22 | Fujitsu Ltd | 半導体集積回路 |
| US10608290B2 (en) | 2014-11-27 | 2020-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Flexible battery and electronic device |
| US10886572B2 (en) | 2014-11-27 | 2021-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Flexible battery and electronic device |
| US11670807B2 (en) | 2014-11-27 | 2023-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Flexible battery and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7884646B1 (en) | No stress level shifter | |
| US7525271B2 (en) | Motor driving circuit having low current consumption under a standby mode | |
| JPH05149980A (ja) | シヤツトオフオプシヨンを有する耐ノイズ性低電圧ブラウンアウト検知器 | |
| US9493127B2 (en) | Electrical control system | |
| JP6612583B2 (ja) | 開放・天絡検出回路 | |
| US8159800B2 (en) | Semiconductor device | |
| EP0690542B1 (en) | Latent fault detection in a redundant power supply | |
| US7724047B2 (en) | Semiconductor integrated circuit driving external FET and power supply incorporating the same | |
| US5101119A (en) | CMOS type input buffer circuit for semiconductor device and semiconductor device with the same | |
| JP4451442B2 (ja) | 電力低下及び過電圧トレランスを有するバスホールド回路 | |
| JP4050292B2 (ja) | 電子制御装置 | |
| JPH05196680A (ja) | 断線誤動作防止回路 | |
| JPH05315931A (ja) | レベルシフト回路 | |
| US7755432B1 (en) | Short circuit protection circuits and methods | |
| JP4882710B2 (ja) | 負荷駆動装置の故障検出装置および負荷駆動用ｉｃ | |
| JP3875984B2 (ja) | 複数の電源を有する電子システムのための過渡電圧検出回路 | |
| US6219808B1 (en) | Semiconductor device capable of carrying out high speed fault detecting test | |
| CN210390788U (zh) | 车辆故障时关断电路及其车辆 | |
| JP2540765B2 (ja) | 誤動作防止テスト回路 | |
| KR950010949B1 (ko) | 전송선로의 이상검출회로 | |
| JP2016050893A (ja) | 検出回路及び半導体装置 | |
| JP3152000B2 (ja) | パワートランジスタ保護回路 | |
| CN216926996U (zh) | 供电保护装置 | |
| KR100266666B1 (ko) | 번-인 판정회로 | |
| JP3865408B2 (ja) | バス導線及びバスインタフェース回路を具えている回路 |