JPH05315931A - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPH05315931A JPH05315931A JP3296900A JP29690091A JPH05315931A JP H05315931 A JPH05315931 A JP H05315931A JP 3296900 A JP3296900 A JP 3296900A JP 29690091 A JP29690091 A JP 29690091A JP H05315931 A JPH05315931 A JP H05315931A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level shifting
- voltage source
- vcc
- shifting circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】低電圧源系の回路を高電圧源系の回路に変換す
るレベルシフト回路において、低電圧源の異常上昇を検
知してレベルシフト回路を停止させる。 【構成】低電圧源の異常上昇を検知する検知回路を有
し、高電圧源とレベルトシヘト回路との間にゲートを検
知回路の出力に接続したＰチャネルトランジスタＱＰ１
を設け、かつ、レベルシフト回路の出力端とグランドの
間に同じくゲートを検知回路の出力に接続したＮチャネ
ルトランジスタＱＮ１を設けている。 【効果】システムの異常等により低電圧源が定格異常に
上昇したとき、レベルシフト回路に供給される電源を切
断して貫通電流の発生を防ぎ、高電圧源系の回路の電位
を固定し異常動作を防ぐ。
るレベルシフト回路において、低電圧源の異常上昇を検
知してレベルシフト回路を停止させる。 【構成】低電圧源の異常上昇を検知する検知回路を有
し、高電圧源とレベルトシヘト回路との間にゲートを検
知回路の出力に接続したＰチャネルトランジスタＱＰ１
を設け、かつ、レベルシフト回路の出力端とグランドの
間に同じくゲートを検知回路の出力に接続したＮチャネ
ルトランジスタＱＮ１を設けている。 【効果】システムの異常等により低電圧源が定格異常に
上昇したとき、レベルシフト回路に供給される電源を切
断して貫通電流の発生を防ぎ、高電圧源系の回路の電位
を固定し異常動作を防ぐ。
Description
【０００１】
【産業上の利用分野】本発明はレベルシフト回路に関す
る。
る。
【０００２】
【従来の技術】図３は従来のレベルシフト回路を用いた
ドライバ回路の一例を示す回路図である。入力端Ｔは低
電圧源（以後ＶＣＣと記す）をソースとするインバータ
２の入力に接続され、さらにこのインバータ２の出力が
同じくＶＣＣをソースとするインバータ３に入力されて
いる。これら２つのインバータ２，３の出力がレベルシ
フト回路を構成する２つのＮチャネル型絶縁ゲート電界
効果トランジスタ（以下、Ｎチャネルトランジスタとい
う）Ｑ２，Ｑ４のゲートに接続されている。レベルシフ
ト回路は高電圧源（以後ＶＤＤと記す）とグランド間に
Ｐチャネル型絶縁ゲート電界効果トランジスタ（以下、
Ｐチャネルトランジスタという）Ｑ１とＮチャネルトラ
ンジスタＱ２、ＰチャネルトランジスタＱ３とＮチャネ
ルトランジスタＱ４が各々直列に接続される構成となっ
ており、ＰチャネルトランジスタＱ１のゲートにはＰチ
ャネルトランジスタＱ３とＮチャネルトランジスタＱ４
の接続点Ｔ１が接続され、一方Ｐチャネルトランジスタ
Ｑ３のゲートにはＰチャネルトランジスタＱ１とＮチャ
ネルトランジスタＱ２の接続点Ｔ２が接続されている。
ドライバ回路の一例を示す回路図である。入力端Ｔは低
電圧源（以後ＶＣＣと記す）をソースとするインバータ
２の入力に接続され、さらにこのインバータ２の出力が
同じくＶＣＣをソースとするインバータ３に入力されて
いる。これら２つのインバータ２，３の出力がレベルシ
フト回路を構成する２つのＮチャネル型絶縁ゲート電界
効果トランジスタ（以下、Ｎチャネルトランジスタとい
う）Ｑ２，Ｑ４のゲートに接続されている。レベルシフ
ト回路は高電圧源（以後ＶＤＤと記す）とグランド間に
Ｐチャネル型絶縁ゲート電界効果トランジスタ（以下、
Ｐチャネルトランジスタという）Ｑ１とＮチャネルトラ
ンジスタＱ２、ＰチャネルトランジスタＱ３とＮチャネ
ルトランジスタＱ４が各々直列に接続される構成となっ
ており、ＰチャネルトランジスタＱ１のゲートにはＰチ
ャネルトランジスタＱ３とＮチャネルトランジスタＱ４
の接続点Ｔ１が接続され、一方Ｐチャネルトランジスタ
Ｑ３のゲートにはＰチャネルトランジスタＱ１とＮチャ
ネルトランジスタＱ２の接続点Ｔ２が接続されている。
【０００３】レベルシフト回路の出力Ｔ１はＶＤＤをソ
ースとするインバータ４を経て、そのドレインが出力端
子５に接続されたＰチャネルトランジスタＱ５のゲート
に入力される。ここでレベルシフト回路以降のトランジ
スタＱ１〜Ｑ５、インバータ４には高電圧が印加される
ため高耐圧設計となっている。
ースとするインバータ４を経て、そのドレインが出力端
子５に接続されたＰチャネルトランジスタＱ５のゲート
に入力される。ここでレベルシフト回路以降のトランジ
スタＱ１〜Ｑ５、インバータ４には高電圧が印加される
ため高耐圧設計となっている。
【０００４】動作としては入力端Ｔに入力されたＶＣＣ
レベルの信号がレベルシフト回路によってＶＤＤレベル
の信号に変換され、ＩＣの出力端子５には入力端Ｔが０
のときハイ・インピーダンス、Ｔが１すなわちＶＣＣの
とき１すなわちＶＤＤが出力される。
レベルの信号がレベルシフト回路によってＶＤＤレベル
の信号に変換され、ＩＣの出力端子５には入力端Ｔが０
のときハイ・インピーダンス、Ｔが１すなわちＶＣＣの
とき１すなわちＶＤＤが出力される。
【０００５】図５の波形図に示すようにＶＣＣが異常に
上昇すると（時刻ｔo ）、ＶＣＣ系のトランジスタがブ
レークダウンし、Ｔ１の電位は不定となりＴ１１レベル
となる（図５（ｃ））。出力端子５はこの信号レベルに
よりオンまたはオフする（図５（ｄ））。
上昇すると（時刻ｔo ）、ＶＣＣ系のトランジスタがブ
レークダウンし、Ｔ１の電位は不定となりＴ１１レベル
となる（図５（ｃ））。出力端子５はこの信号レベルに
よりオンまたはオフする（図５（ｄ））。
【０００６】
【発明が解決しようとする課題】一般に自動車内で使用
される２電源を有するＩＣには、バッテリーからの高電
圧源と、それを３端子レギュレータ等で降圧した低電圧
源が用いられる。
される２電源を有するＩＣには、バッテリーからの高電
圧源と、それを３端子レギュレータ等で降圧した低電圧
源が用いられる。
【０００７】３端子レギュレータの異常により低電圧源
が上昇し低電圧源系のトランジスタの耐圧を越えると、
トランジスタはブレークダウンしてその出力は不足とな
る。
が上昇し低電圧源系のトランジスタの耐圧を越えると、
トランジスタはブレークダウンしてその出力は不足とな
る。
【０００８】レベルシフト回路の入力も不足となるため
貫通電流が発生し、レベルシフト回路の出力、さらにＩ
Ｃの出力端子も不定となってシステム全体に異常を引き
起こすという問題点があった。
貫通電流が発生し、レベルシフト回路の出力、さらにＩ
Ｃの出力端子も不定となってシステム全体に異常を引き
起こすという問題点があった。
【０００９】
【課題を解決するための手段】本発明のレベルシフト回
路は、低電圧源を監視し、異常な上昇を検知する検知回
路と、その信号を受けて異常発生時にレベルシフト回路
の動作を停止し電位を固定するゲート回路を備えてい
る。
路は、低電圧源を監視し、異常な上昇を検知する検知回
路と、その信号を受けて異常発生時にレベルシフト回路
の動作を停止し電位を固定するゲート回路を備えてい
る。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の回路図である。図３
の従来のレベルシフト回路に対して低電圧源（ＶＣＣ）
を監視してその異常上昇を検知する検知回路１０と、そ
の出力をゲートに受ける２つのトランジスタＱＰ１，Ｑ
Ｎ１が追加してゲート回路を構成する。Ｎチャネルトラ
ンジスタＱＮ１はグランドとレベルシフト回路の出力端
Ｔ１との間に接続されＶＣＣに異常が検出された場合に
オンし、出力端Ｔ１をグランドに固定する。これにより
出力端子５はハイ・インピーダンス状態に初期化され
る。一方レベルシフト回路の２つのＰチャネルトランジ
スタＱ１，Ｑ３のソースはＰチャネルトランジスタＱＰ
１を介してＶＤＤと接続されＶＣＣが異常時にはＱＰ１
がオフすることによってレベルシフト回路はＶＤＤから
切り離され電流が流れなくなる。
る。図１は本発明の第１の実施例の回路図である。図３
の従来のレベルシフト回路に対して低電圧源（ＶＣＣ）
を監視してその異常上昇を検知する検知回路１０と、そ
の出力をゲートに受ける２つのトランジスタＱＰ１，Ｑ
Ｎ１が追加してゲート回路を構成する。Ｎチャネルトラ
ンジスタＱＮ１はグランドとレベルシフト回路の出力端
Ｔ１との間に接続されＶＣＣに異常が検出された場合に
オンし、出力端Ｔ１をグランドに固定する。これにより
出力端子５はハイ・インピーダンス状態に初期化され
る。一方レベルシフト回路の２つのＰチャネルトランジ
スタＱ１，Ｑ３のソースはＰチャネルトランジスタＱＰ
１を介してＶＤＤと接続されＶＣＣが異常時にはＱＰ１
がオフすることによってレベルシフト回路はＶＤＤから
切り離され電流が流れなくなる。
【００１１】以上、記述した通り貫通電流を防ぎ、出力
を初期化、固定できる。
を初期化、固定できる。
【００１２】図２は本発明の第２の実施例を示す回路図
である。
である。
【００１３】図３に対してＮチャネルトランジスタＱＮ
１，ＱＮ２が追加されてゲート回路を構成する。Ｎチャ
ネルトランジスタＱＮ２はＮチャネルトランジスタＱ２
のゲートに接続されＶＣＣ以上検知時にオンして、ＱＮ
２をオフ状態にし貫通電流を防ぐ。一方Ｎチャネルトラ
ンジスタＱＮ１は図１の第１の実施例と同様である。以
上のようにして図１と同様の効果を得られる。
１，ＱＮ２が追加されてゲート回路を構成する。Ｎチャ
ネルトランジスタＱＮ２はＮチャネルトランジスタＱ２
のゲートに接続されＶＣＣ以上検知時にオンして、ＱＮ
２をオフ状態にし貫通電流を防ぐ。一方Ｎチャネルトラ
ンジスタＱＮ１は図１の第１の実施例と同様である。以
上のようにして図１と同様の効果を得られる。
【００１４】尚ＶＣＣ異常検知回路は図４に一例を示す
ようにコンパレータ６を用いて容易に構成できる。ＶＤ
Ｄとグランド間に直列に接続された２つの抵抗Ｒ１，Ｒ
２による分圧を利用して、コンパレータの（−）側入力
にはＶＣＣ定格以上の検知したいレベルを入力しておけ
ば良い。（＋）側入力Ｖ５にＶＣＣ又はそれに応じた電
圧が入力される。
ようにコンパレータ６を用いて容易に構成できる。ＶＤ
Ｄとグランド間に直列に接続された２つの抵抗Ｒ１，Ｒ
２による分圧を利用して、コンパレータの（−）側入力
にはＶＣＣ定格以上の検知したいレベルを入力しておけ
ば良い。（＋）側入力Ｖ５にＶＣＣ又はそれに応じた電
圧が入力される。
【００１５】先に従来技術の不都合を説明した図５を用
いて、本発明のレベルシフト回路の動作を説明する。
いて、本発明のレベルシフト回路の動作を説明する。
【００１６】時刻ｔo においてＶＣＣが異常検知レベル
を越すと（図５（ａ））、検知回路１０の出力信号が１
すなわちＶＤＤ（図５（ｂ））になり、それによりＴ１
は０に固定され（図５（ｃ））、出力端子５はハイ・イ
ンピーダンス（図５（ｄ））となる。
を越すと（図５（ａ））、検知回路１０の出力信号が１
すなわちＶＤＤ（図５（ｂ））になり、それによりＴ１
は０に固定され（図５（ｃ））、出力端子５はハイ・イ
ンピーダンス（図５（ｄ））となる。
【００１７】
【発明の効果】以上説明した様に本発明は電源系統の故
障などによる低電圧源の異常上昇を検知し、その場合に
レベルシフト回路の電位を固定するゲート回路を設けた
ので、貫通電流を防ぎ、高電圧源系の回路を安定化でき
るという効果を有している。
障などによる低電圧源の異常上昇を検知し、その場合に
レベルシフト回路の電位を固定するゲート回路を設けた
ので、貫通電流を防ぎ、高電圧源系の回路を安定化でき
るという効果を有している。
【図１】本発明の第１の実施例を示す回路図。
【図２】本発明は第２の実施例を示す回路図。
【図３】従来技術を示す回路図。
【図４】図１および図２で示した低電圧源異常検出回路
の一例の回路図。
の一例の回路図。
【図５】従来技術および本発明のレベルシフト回路の動
作を示す波形図。
作を示す波形図。
２，３，４ インバータ ５ 出力端子 ６ コンパレータ １０ 低電圧源異常検出力回路 Ｑ１，Ｑ３，Ｑ５，ＱＰ１ Ｐチャネルトランジスタ Ｑ２，Ｑ４，ＱＮ１，ＱＮ２ Ｎチャネルトランジス
タ Ｔ 入力端 Ｔ１，Ｔ２ レベルシフト回路の出力端 ＶＤＤ 高電圧源 ＶＣＣ 低電圧源
タ Ｔ 入力端 Ｔ１，Ｔ２ レベルシフト回路の出力端 ＶＤＤ 高電圧源 ＶＣＣ 低電圧源
Claims (1)
- 【請求項１】 低電圧源系の回路を高電圧源の回路に変
換するレベルシフト回路において、前記低電圧源の定格
以上の上昇を検知する検知回路と、前記検知回路の信号
を受けてレベルシフト回路の電位を固定するゲート回路
とを有することを特徴とするレベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3296900A JPH05315931A (ja) | 1991-11-13 | 1991-11-13 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3296900A JPH05315931A (ja) | 1991-11-13 | 1991-11-13 | レベルシフト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315931A true JPH05315931A (ja) | 1993-11-26 |
Family
ID=17839616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3296900A Pending JPH05315931A (ja) | 1991-11-13 | 1991-11-13 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315931A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107832A (en) * | 1999-02-05 | 2000-08-22 | Mitsubishi Denki Kabushiki Kaisha | Input/output circuit |
| US6545521B2 (en) * | 2001-06-29 | 2003-04-08 | International Business Machines Corporation | Low skew, power sequence independent CMOS receiver device |
| JP2004048377A (ja) * | 2002-07-11 | 2004-02-12 | Renesas Technology Corp | レベルシフタ回路 |
| JP2005323195A (ja) * | 2004-05-10 | 2005-11-17 | Texas Instr Japan Ltd | レベルシフト回路 |
| US6985022B2 (en) | 2001-08-31 | 2006-01-10 | Renesas Technology Corp. | Semiconductor device |
| US7005908B2 (en) * | 2003-01-13 | 2006-02-28 | Samsung Electronics Co., Ltd. | Voltage level shift circuit and power supply detection circuit |
| JP2007116388A (ja) * | 2005-10-20 | 2007-05-10 | Nec Electronics Corp | 半導体装置 |
| JP2008096473A (ja) * | 2006-10-06 | 2008-04-24 | Hitachi Displays Ltd | 表示装置 |
| SG143089A1 (en) * | 2006-11-22 | 2008-06-27 | Hui Feng Lin | Structure of a cap of a chopstick |
| JP2009081805A (ja) * | 2007-09-27 | 2009-04-16 | Oki Semiconductor Co Ltd | レベルシフタ回路 |
| US7759976B2 (en) | 2006-08-24 | 2010-07-20 | Fujitsu Semiconductor Limited | Level shift circuit |
-
1991
- 1991-11-13 JP JP3296900A patent/JPH05315931A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107832A (en) * | 1999-02-05 | 2000-08-22 | Mitsubishi Denki Kabushiki Kaisha | Input/output circuit |
| US6545521B2 (en) * | 2001-06-29 | 2003-04-08 | International Business Machines Corporation | Low skew, power sequence independent CMOS receiver device |
| US6985022B2 (en) | 2001-08-31 | 2006-01-10 | Renesas Technology Corp. | Semiconductor device |
| US7375574B2 (en) | 2001-08-31 | 2008-05-20 | Renesas Technology Corporation | Semiconductor device |
| JP2004048377A (ja) * | 2002-07-11 | 2004-02-12 | Renesas Technology Corp | レベルシフタ回路 |
| US7005908B2 (en) * | 2003-01-13 | 2006-02-28 | Samsung Electronics Co., Ltd. | Voltage level shift circuit and power supply detection circuit |
| JP2005323195A (ja) * | 2004-05-10 | 2005-11-17 | Texas Instr Japan Ltd | レベルシフト回路 |
| JP2007116388A (ja) * | 2005-10-20 | 2007-05-10 | Nec Electronics Corp | 半導体装置 |
| US7759976B2 (en) | 2006-08-24 | 2010-07-20 | Fujitsu Semiconductor Limited | Level shift circuit |
| JP2008096473A (ja) * | 2006-10-06 | 2008-04-24 | Hitachi Displays Ltd | 表示装置 |
| SG143089A1 (en) * | 2006-11-22 | 2008-06-27 | Hui Feng Lin | Structure of a cap of a chopstick |
| JP2009081805A (ja) * | 2007-09-27 | 2009-04-16 | Oki Semiconductor Co Ltd | レベルシフタ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950702760A (ko) | 자체 디세이블용 파워-업 검출 회로(selt-disabling power-up detection circutt) | |
| US8400185B2 (en) | Driving circuit with zero current shutdown and a driving method thereof | |
| KR100213845B1 (ko) | 집적 전원 공급 모니터회로 | |
| JP2004312231A (ja) | 半導体集積回路装置 | |
| US7034581B2 (en) | Voltage detecting circuit | |
| JPH05315931A (ja) | レベルシフト回路 | |
| US8159800B2 (en) | Semiconductor device | |
| JP6612583B2 (ja) | 開放・天絡検出回路 | |
| KR102863306B1 (ko) | 볼티지 디텍터 | |
| US6211709B1 (en) | Pulse generating apparatus | |
| JPS6260851B2 (ja) | ||
| JPH10322185A (ja) | 半導体集積回路装置 | |
| JPH06347337A (ja) | 温度検出回路 | |
| US20030071661A1 (en) | Input circuit | |
| JP2000088907A (ja) | 負荷診断回路 | |
| US6219808B1 (en) | Semiconductor device capable of carrying out high speed fault detecting test | |
| JP2540765B2 (ja) | 誤動作防止テスト回路 | |
| JP3911268B2 (ja) | レベルシフト回路 | |
| JP4007250B2 (ja) | パワーオンリセット回路装置 | |
| JPH08233914A (ja) | マイクロコントローラのテスト回路 | |
| JP2927847B2 (ja) | 半導体装置 | |
| JPH03229314A (ja) | 電力用半導体装置 | |
| JPH0697796A (ja) | パワーオンリセット回路 | |
| JPS62116012A (ja) | 信号断検出回路 | |
| JPS61173518A (ja) | 信号断検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010424 |