JPH05198497A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05198497A JPH05198497A JP815692A JP815692A JPH05198497A JP H05198497 A JPH05198497 A JP H05198497A JP 815692 A JP815692 A JP 815692A JP 815692 A JP815692 A JP 815692A JP H05198497 A JPH05198497 A JP H05198497A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- rough
- manufacturing
- mask
- pattern portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 拡散層製造用のマスクを用いる半導体装置の
製造方法に関し、良好な形状の微細なレジスト膜と、良
好な形状の粗なレジスト膜の形成とを確実に行うことを
目的とする。 【構成】 半導体基板４上のレジスト膜３をエッチング
により形成する粗なレジスト膜3bの形状に相当する粗な
パターン部1bと、粗なパターン部1b以外の全領域に微細
パターン部1aを設けた拡散層製造用のマスクＡを用いて
レジスト膜３を露光し、微細なレジスト膜3aを形成する
エッチング条件によりレジスト膜３をエッチングする工
程と、粗なパターン部1bと同じ形状の粗なパターン部2b
と、半導体基板４上のレジスト膜３をエッチングにより
形成する微細なレジスト膜3aの領域に相当する遮蔽パタ
ーン部2aとを設けた拡散層製造用のマスクＢを用いてレ
ジスト膜３を露光し、粗なレジスト膜3bを形成するエッ
チング条件によりレジスト膜３をエッチングする工程と
を含むように構成する。
製造方法に関し、良好な形状の微細なレジスト膜と、良
好な形状の粗なレジスト膜の形成とを確実に行うことを
目的とする。 【構成】 半導体基板４上のレジスト膜３をエッチング
により形成する粗なレジスト膜3bの形状に相当する粗な
パターン部1bと、粗なパターン部1b以外の全領域に微細
パターン部1aを設けた拡散層製造用のマスクＡを用いて
レジスト膜３を露光し、微細なレジスト膜3aを形成する
エッチング条件によりレジスト膜３をエッチングする工
程と、粗なパターン部1bと同じ形状の粗なパターン部2b
と、半導体基板４上のレジスト膜３をエッチングにより
形成する微細なレジスト膜3aの領域に相当する遮蔽パタ
ーン部2aとを設けた拡散層製造用のマスクＢを用いてレ
ジスト膜３を露光し、粗なレジスト膜3bを形成するエッ
チング条件によりレジスト膜３をエッチングする工程と
を含むように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造工程
における拡散層製造用のマスクを用いる半導体装置の製
造方法に関するものである。
における拡散層製造用のマスクを用いる半導体装置の製
造方法に関するものである。
【０００２】半導体装置の製造工程において拡散層の製
造に用いるレジスト膜を形成する際に、このレジスト膜
を露光するマスクのパターンが、微細パターン部と粗な
パターン部とが混在する構成を有している場合に、一定
の条件で同時にエッチングを行って微細なレジスト膜も
粗なレジスト膜もともに良好な状態でエッチングにより
形成することが困難である。
造に用いるレジスト膜を形成する際に、このレジスト膜
を露光するマスクのパターンが、微細パターン部と粗な
パターン部とが混在する構成を有している場合に、一定
の条件で同時にエッチングを行って微細なレジスト膜も
粗なレジスト膜もともに良好な状態でエッチングにより
形成することが困難である。
【０００３】以上のような状況から、微細なレジスト膜
も粗なレジスト膜もともに良好な状態でエッチングによ
り形成することが可能な半導体装置の製造方法が要望さ
れている。
も粗なレジスト膜もともに良好な状態でエッチングによ
り形成することが可能な半導体装置の製造方法が要望さ
れている。
【０００４】
【従来の技術】従来の拡散層製造用マスクについて図４
により、このマスクを用いる半導体装置の製造方法につ
いて図５により詳細に説明する。
により、このマスクを用いる半導体装置の製造方法につ
いて図５により詳細に説明する。
【０００５】図４は従来の拡散層製造用マスクを模式的
に示す図、図５は従来の拡散層製造用マスクを用いる半
導体装置の製造方法を示す図である。従来の拡散層製造
用マスクは図４に示すようなガラス基板11c の表面に微
細パターン部11aと粗なパターン部11bとが混在して形成
されているマスク11である。
に示す図、図５は従来の拡散層製造用マスクを用いる半
導体装置の製造方法を示す図である。従来の拡散層製造
用マスクは図４に示すようなガラス基板11c の表面に微
細パターン部11aと粗なパターン部11bとが混在して形成
されているマスク11である。
【０００６】この微細パターン部11a は、図５に示すよ
うに半導体基板14の表面に形成したレジスト膜13をエッ
チングにより形成する微細なレジスト膜13a の形状に相
当する形状を有しており、この粗なパターン11b は半導
体基板14の表面に形成したレジスト膜13をエッチングに
より形成する粗なレジスト膜13b の形状に相当する形状
を有している。
うに半導体基板14の表面に形成したレジスト膜13をエッ
チングにより形成する微細なレジスト膜13a の形状に相
当する形状を有しており、この粗なパターン11b は半導
体基板14の表面に形成したレジスト膜13をエッチングに
より形成する粗なレジスト膜13b の形状に相当する形状
を有している。
【０００７】この拡散層製造用マスクを用いて半導体装
置を製造する場合に、図５に示すように半導体基板14の
表面に形成したポジレジストからなるレジスト膜13の表
面にこの拡散層製造用のマスク11を載置して露光する
と、図５において網かけした部分のレジスト膜13は遮光
され、その他の部分は露光される。
置を製造する場合に、図５に示すように半導体基板14の
表面に形成したポジレジストからなるレジスト膜13の表
面にこの拡散層製造用のマスク11を載置して露光する
と、図５において網かけした部分のレジスト膜13は遮光
され、その他の部分は露光される。
【０００８】このレジスト膜13の現像を、微細なレジス
ト膜13a が良好な状態で現像される条件で現像すると、
粗なレジスト膜13b の周辺部が図５に示すように残り良
好な状態では現像されない。
ト膜13a が良好な状態で現像される条件で現像すると、
粗なレジスト膜13b の周辺部が図５に示すように残り良
好な状態では現像されない。
【０００９】逆にこのレジスト膜13の現像を、粗なレジ
スト膜13b が良好な状態で現像される条件で現像する
と、微細なレジスト膜13a の現像が進み過ぎて微細なレ
ジスト膜13a がオーバーエッチングされる。
スト膜13b が良好な状態で現像される条件で現像する
と、微細なレジスト膜13a の現像が進み過ぎて微細なレ
ジスト膜13a がオーバーエッチングされる。
【００１０】
【発明が解決しようとする課題】以上説明したマスクの
パターンに微細パターン部と粗なパターン部とが混在し
ている従来の拡散層製造用マスクを用いてレジスト膜を
露光し、一定の条件で同時にエッチングを行うと、微細
なレジスト膜か或いは粗なレジスト膜のどちらかが良好
な状態でエッチングにより形成することが困難になると
いう問題点があった。
パターンに微細パターン部と粗なパターン部とが混在し
ている従来の拡散層製造用マスクを用いてレジスト膜を
露光し、一定の条件で同時にエッチングを行うと、微細
なレジスト膜か或いは粗なレジスト膜のどちらかが良好
な状態でエッチングにより形成することが困難になると
いう問題点があった。
【００１１】本発明は以上のような状況から、良好な形
状の微細なレジスト膜の形成と良好な形状の粗なレジス
ト膜の形成とを確実に行うことが可能となる半導体装置
の製造方法の提供を目的としたものである。
状の微細なレジスト膜の形成と良好な形状の粗なレジス
ト膜の形成とを確実に行うことが可能となる半導体装置
の製造方法の提供を目的としたものである。
【００１２】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の表面に形成したレジスト膜をエ
ッチングにより形成する粗なレジスト膜の形状に相当す
る形状を有する粗なパターン部と、この粗なパターン部
以外の全領域に微細パターン部を設けた拡散層製造用の
マスクＡを用いてこのレジスト膜を露光し、このレジス
ト膜の微細なレジスト膜を形成するエッチング条件によ
りこのレジスト膜をエッチングする工程と、この粗なパ
ターン部と同じ形状の粗なパターン部と、この半導体基
板の表面に形成したレジスト膜をエッチングにより形成
する微細なレジスト膜の領域に相当する形状の遮蔽パタ
ーン部とを設けた拡散層製造用のマスクＢを用いてこの
レジスト膜を露光し、このレジスト膜の粗なレジスト膜
を形成するエッチング条件によりこのレジスト膜をエッ
チングする工程とを含むように構成する。
造方法は、半導体基板の表面に形成したレジスト膜をエ
ッチングにより形成する粗なレジスト膜の形状に相当す
る形状を有する粗なパターン部と、この粗なパターン部
以外の全領域に微細パターン部を設けた拡散層製造用の
マスクＡを用いてこのレジスト膜を露光し、このレジス
ト膜の微細なレジスト膜を形成するエッチング条件によ
りこのレジスト膜をエッチングする工程と、この粗なパ
ターン部と同じ形状の粗なパターン部と、この半導体基
板の表面に形成したレジスト膜をエッチングにより形成
する微細なレジスト膜の領域に相当する形状の遮蔽パタ
ーン部とを設けた拡散層製造用のマスクＢを用いてこの
レジスト膜を露光し、このレジスト膜の粗なレジスト膜
を形成するエッチング条件によりこのレジスト膜をエッ
チングする工程とを含むように構成する。
【００１３】
【作用】即ち本発明においては、図３(a) に示すように
マスクＡを用いて半導体基板４の表面に形成したレジス
ト膜３を露光し、このレジスト膜３の微細なレジスト膜
3aを良好な形状に形成するエッチング条件によりこのレ
ジスト膜３をエッチングすると、微細なレジスト膜3aを
正確に形成することが可能であり、粗なレジスト膜3bの
周辺部の形状は不安定な形状になるが、図３(b) に示す
ようにマスクＢを用いてこのレジスト膜３を露光し、こ
のレジスト膜３の粗なレジスト膜3bを良好な形状に形成
するエッチング条件によりこのレジスト膜３をエッチン
グすると、微細なレジスト膜3aは露光しないでそのまま
にしておいて、粗なレジスト膜3bを正確に形成すること
が可能となる。
マスクＡを用いて半導体基板４の表面に形成したレジス
ト膜３を露光し、このレジスト膜３の微細なレジスト膜
3aを良好な形状に形成するエッチング条件によりこのレ
ジスト膜３をエッチングすると、微細なレジスト膜3aを
正確に形成することが可能であり、粗なレジスト膜3bの
周辺部の形状は不安定な形状になるが、図３(b) に示す
ようにマスクＢを用いてこのレジスト膜３を露光し、こ
のレジスト膜３の粗なレジスト膜3bを良好な形状に形成
するエッチング条件によりこのレジスト膜３をエッチン
グすると、微細なレジスト膜3aは露光しないでそのまま
にしておいて、粗なレジスト膜3bを正確に形成すること
が可能となる。
【００１４】
【実施例】以下図１〜図３により本発明の一実施例の拡
散層製造用マスクを用いる半導体装置の製造方法につい
て詳細に説明する。
散層製造用マスクを用いる半導体装置の製造方法につい
て詳細に説明する。
【００１５】図１は本発明による一実施例の半導体装置
の製造方法に用いる拡散層製造用マスクＡを示す図、図
２は本発明による一実施例の半導体装置の製造方法に用
いる拡散層製造用マスクＢを示す図、図３は本発明によ
る一実施例の半導体装置の製造方法を工程順に示す図で
ある。
の製造方法に用いる拡散層製造用マスクＡを示す図、図
２は本発明による一実施例の半導体装置の製造方法に用
いる拡散層製造用マスクＢを示す図、図３は本発明によ
る一実施例の半導体装置の製造方法を工程順に示す図で
ある。
【００１６】本発明による一実施例の半導体装置の製造
方法に用いる拡散層製造用マスクは、図１に示すような
ガラス基板1cの表面に微細パターン部1aと粗なパターン
部1bとが混在して形成されているマスクＡ１と、図２に
示すようなガラス基板2cの表面に遮蔽パターン部2aと粗
なパターン2bとが混在して形成されているマスクＢ２と
からなる拡散層製造用マスクである。
方法に用いる拡散層製造用マスクは、図１に示すような
ガラス基板1cの表面に微細パターン部1aと粗なパターン
部1bとが混在して形成されているマスクＡ１と、図２に
示すようなガラス基板2cの表面に遮蔽パターン部2aと粗
なパターン2bとが混在して形成されているマスクＢ２と
からなる拡散層製造用マスクである。
【００１７】図１の粗なパターン部1bと図２の粗なパタ
ーン部2bとは従来のマスクの粗なパターン部と同一のパ
ターンであり、図１の微細パターン部1aは従来のマスク
の微細パターン部と同じパターンであるが、形成されて
いる領域は広範囲に及んでおり、図２の遮蔽パターン部
2aは従来のマスクの微細パターン部11a の領域を被覆す
るパターンである。
ーン部2bとは従来のマスクの粗なパターン部と同一のパ
ターンであり、図１の微細パターン部1aは従来のマスク
の微細パターン部と同じパターンであるが、形成されて
いる領域は広範囲に及んでおり、図２の遮蔽パターン部
2aは従来のマスクの微細パターン部11a の領域を被覆す
るパターンである。
【００１８】図１の微細パターン部1aは、図３に示す半
導体基板４の表面に形成したレジスト膜３をエッチング
により形成する微細なレジスト膜3aの形状に相当する形
状を有しており、図１の粗なパターン1bは、図３に示す
半導体基板４の表面に形成したレジスト膜３をエッチン
グにより形成する粗なレジスト膜3bの形状に相当する形
状を有している。
導体基板４の表面に形成したレジスト膜３をエッチング
により形成する微細なレジスト膜3aの形状に相当する形
状を有しており、図１の粗なパターン1bは、図３に示す
半導体基板４の表面に形成したレジスト膜３をエッチン
グにより形成する粗なレジスト膜3bの形状に相当する形
状を有している。
【００１９】この拡散層製造用マスクを用いて半導体装
置を製造する場合に、まず図３(a)に示すように半導体
基板４の表面に形成したポジレジストからなるレジスト
膜３の表面にこの拡散層製造用のマスクＡ１を載置して
露光すると、図３(a) において網かけした部分のレジス
ト膜３は遮光され、その他の部分は露光される。
置を製造する場合に、まず図３(a)に示すように半導体
基板４の表面に形成したポジレジストからなるレジスト
膜３の表面にこの拡散層製造用のマスクＡ１を載置して
露光すると、図３(a) において網かけした部分のレジス
ト膜３は遮光され、その他の部分は露光される。
【００２０】このレジスト膜３の現像を、微細なレジス
ト膜3aが良好な状態で現像される条件で現像すると微細
なレジスト膜3aは良好な形状に形成されるが、粗なレジ
スト膜3bの周辺部が図３(a) に示すように残り良好な状
態では現像されない。
ト膜3aが良好な状態で現像される条件で現像すると微細
なレジスト膜3aは良好な形状に形成されるが、粗なレジ
スト膜3bの周辺部が図３(a) に示すように残り良好な状
態では現像されない。
【００２１】つぎに図３(b) に示すように半導体基板４
の表面に形成したレジスト膜３の表面にこの拡散層製造
用のマスクＢ２を載置して露光すると、図３(b) におい
て網かけした部分のレジスト膜３は遮光され、その他の
部分は露光される。
の表面に形成したレジスト膜３の表面にこの拡散層製造
用のマスクＢ２を載置して露光すると、図３(b) におい
て網かけした部分のレジスト膜３は遮光され、その他の
部分は露光される。
【００２２】このレジスト膜３の現像を、粗なレジスト
膜3bが良好な状態で現像される条件で現像すると、微細
なレジスト膜3aは露光されていないので現像されずその
ままの状態に保たれ、粗なレジスト膜3bの周辺部に残っ
ていたレジスト膜が図に示すようにエッチングされて除
去され、粗なレジスト膜3bを良好な形状に形成すること
が可能となる。
膜3bが良好な状態で現像される条件で現像すると、微細
なレジスト膜3aは露光されていないので現像されずその
ままの状態に保たれ、粗なレジスト膜3bの周辺部に残っ
ていたレジスト膜が図に示すようにエッチングされて除
去され、粗なレジスト膜3bを良好な形状に形成すること
が可能となる。
【００２３】
【発明の効果】以上の説明から明らかなように、本発明
によれば極めて簡単な構成の二種類のマスクを用いるこ
とにより、レジスト膜の微細なレジスト膜のパターンも
粗なレジスト膜のパターンもともに良好な状態でエッチ
ングにより形成することが可能となる利点があり、著し
い品質向上の効果が期待できる拡散層製造用マスク及び
半導体装置の製造方法の提供が可能である。
によれば極めて簡単な構成の二種類のマスクを用いるこ
とにより、レジスト膜の微細なレジスト膜のパターンも
粗なレジスト膜のパターンもともに良好な状態でエッチ
ングにより形成することが可能となる利点があり、著し
い品質向上の効果が期待できる拡散層製造用マスク及び
半導体装置の製造方法の提供が可能である。
【図１】 本発明による一実施例の半導体装置の製造方
法に用いる拡散層製造用マスクＡを模式的に示す図、
法に用いる拡散層製造用マスクＡを模式的に示す図、
【図２】 本発明による一実施例の半導体装置の製造方
法に用いる拡散層製造用マスクＢを模式的に示す図、
法に用いる拡散層製造用マスクＢを模式的に示す図、
【図３】 本発明による一実施例の拡散層製造用マスク
を用いる半導体装置の製造方法を工程順に示す図
を用いる半導体装置の製造方法を工程順に示す図
【図４】 従来の拡散層製造用マスクを模式的に示す図
【図５】 従来の拡散層製造用マスクを用いる半導体装
置の製造方法を示す図
置の製造方法を示す図
１はマスクＡ、1aは微細パターン部、1bは粗なパターン
部、２はマスクＢ、2aは遮蔽パターン部、2bは粗なパタ
ーン部、３はレジスト膜、3aは微細なレジスト膜、3bは
粗なレジスト膜、４は半導体基板、
部、２はマスクＢ、2aは遮蔽パターン部、2bは粗なパタ
ーン部、３はレジスト膜、3aは微細なレジスト膜、3bは
粗なレジスト膜、４は半導体基板、
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/22 Ｔ 9278−4Ｍ 21/302 Ｊ 7353−4Ｍ 21/312 Ｍ 8518−4Ｍ
Claims (1)
- 【請求項１】 半導体基板(4) の表面に形成したレジス
ト膜(3) をエッチングにより形成する粗なレジスト膜(3
b)の形状に相当する形状を有する粗なパターン部(1b)
と、該粗なパターン部(1b)以外の全領域に微細パターン
部(1a)を設けた拡散層製造用のマスクＡ(1) を用いて前
記レジスト膜(3) を露光し、前記レジスト膜(3) の微細
なレジスト膜(3a)を形成するエッチング条件により前記
レジスト膜(3) をエッチングする工程と、 前記粗なパターン部(1b)と同じ形状の粗なパターン部(2
b)と、前記半導体基板(4) の表面に形成したレジスト膜
(3) をエッチングにより形成する微細なレジスト膜(3a)
の領域に相当する形状の遮蔽パターン部(2a)とを設けた
拡散層製造用のマスクＢ(2) を用いて前記レジスト膜
(3) を露光し、前記レジスト膜(3) の粗なレジスト膜(3
b)を形成するエッチング条件により前記レジスト膜(3)
をエッチングする工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP815692A JPH05198497A (ja) | 1992-01-21 | 1992-01-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP815692A JPH05198497A (ja) | 1992-01-21 | 1992-01-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05198497A true JPH05198497A (ja) | 1993-08-06 |
Family
ID=11685468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP815692A Withdrawn JPH05198497A (ja) | 1992-01-21 | 1992-01-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05198497A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997046914A1 (en) * | 1996-06-05 | 1997-12-11 | Hitachi, Ltd. | Method of manufacturing semiconductor integrated circuit device, photomask, and methods of manufacturing photomask |
| EP0999472A3 (en) * | 1998-10-29 | 2001-01-31 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for dry-etching half-tone phase-shift films, half-tone phase-shift photomasks and method for the preparation thereof, and semiconductor circuits and method for the fabrication thereof |
-
1992
- 1992-01-21 JP JP815692A patent/JPH05198497A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997046914A1 (en) * | 1996-06-05 | 1997-12-11 | Hitachi, Ltd. | Method of manufacturing semiconductor integrated circuit device, photomask, and methods of manufacturing photomask |
| EP0999472A3 (en) * | 1998-10-29 | 2001-01-31 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for dry-etching half-tone phase-shift films, half-tone phase-shift photomasks and method for the preparation thereof, and semiconductor circuits and method for the fabrication thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3721592A (en) | Etching method employing an etching mask while suppressing underetching | |
| EP0142639A2 (en) | Method for forming narrow images on semiconductor substrates | |
| US4343878A (en) | System for providing photomask alignment keys in semiconductor integrated circuit processing | |
| EP0072933A1 (en) | Method for photolithographic pattern generation in a photoresist layer | |
| JPH05343278A (ja) | 半導体装置の製造方法 | |
| JPH05198497A (ja) | 半導体装置の製造方法 | |
| US3607267A (en) | Precision alignment of photographic masks | |
| US3647445A (en) | Step and repeat photomask and method of using same | |
| US6730608B2 (en) | Full image exposure of field with alignment marks | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| EP0030117A1 (en) | Method of forming an opening in a negative resist film | |
| JPH03209711A (ja) | 半導体装置の製造方法 | |
| JPS62245251A (ja) | レジストパタ−ン形成方法 | |
| JPS6245026A (ja) | 半導体集積回路の写真製版方法 | |
| JP2715462B2 (ja) | レチクル及びこれを用いる半導体装置の製造方法 | |
| JPH0548928B2 (ja) | ||
| US3676126A (en) | Planar technique for producing semiconductor microcomponents | |
| JP2992171B2 (ja) | 半導体装置の製造方法 | |
| JPS58199525A (ja) | Ｘ線用マスク | |
| JPS6215854B2 (ja) | ||
| JPS60249347A (ja) | セミカスタムｉｃの製造方法 | |
| JPH07152139A (ja) | Ｉｃ製造方法 | |
| JPS6052514B2 (ja) | ペレツトの製造方法 | |
| JPS60217629A (ja) | 半導体装置の製造方法 | |
| JPH02226724A (ja) | 集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |