JPH02226724A - 集積回路装置の製造方法 - Google Patents
集積回路装置の製造方法Info
- Publication number
- JPH02226724A JPH02226724A JP1045367A JP4536789A JPH02226724A JP H02226724 A JPH02226724 A JP H02226724A JP 1045367 A JP1045367 A JP 1045367A JP 4536789 A JP4536789 A JP 4536789A JP H02226724 A JPH02226724 A JP H02226724A
- Authority
- JP
- Japan
- Prior art keywords
- region
- oxide film
- field oxide
- active element
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路装置の製造方法、特に、アクティブ
素子領域に対して段差のあるフィールド酸化膜領域に上
記アクティブ素子領域のデート電極形成と同時に同一材
料で形成する同一ノ４ターン幅の配線パターンの形成方
法に関する。
素子領域に対して段差のあるフィールド酸化膜領域に上
記アクティブ素子領域のデート電極形成と同時に同一材
料で形成する同一ノ４ターン幅の配線パターンの形成方
法に関する。
第３図（ａ） 、 （ｂ）はこの褌集積回路装置の一例
の設計構造の一部分を示す平面図、断面図である。
の設計構造の一部分を示す平面図、断面図である。
図においてｌはアクティブ素子領域、２はフィールド酸
化膜領域、３はゲート電極、４は配線パターン、５はメ
タル配線ノぐターン、６はソース、ドレイン拡散層であ
る。
化膜領域、３はゲート電極、４は配線パターン、５はメ
タル配線ノぐターン、６はソース、ドレイン拡散層であ
る。
第４図は従来の第３図に示す集積回路装置のケ゛−ト電
極３と配線１？ターン４の形成方法を示す。
極３と配線１？ターン４の形成方法を示す。
アクティブ素子領域ｌとこの領域１に対し段差のあるフ
ィールド酸化膜領域２が形成されたウェハ表面にゲート
電極材の導体層１１を形成する。
ィールド酸化膜領域２が形成されたウェハ表面にゲート
電極材の導体層１１を形成する。
この導体層１１の上にレゾストを表面が平坦化する厚さ
に塗布してレジスト層１２を形成する。
に塗布してレジスト層１２を形成する。
このレジスト層１２を第５図に示すようにアクティブ素
子領域ｌとフィールド酸化膜領域２に対スル・母ターン
幅が等しいフォトマスク１３を使用して露光、現像して
、感光されたレジスト１２をエツチング除去する。（図
はポー）型レジストの場合の例を示す。ネガ型レジスト
の場合はマスクデータが逆になる。） アクティブ素子領域１とフィールド酸化膜領域２に形成
されたレジストパターンをマスクに導体層１１をエツチ
ングし、レジストパターンを除去する。
子領域ｌとフィールド酸化膜領域２に対スル・母ターン
幅が等しいフォトマスク１３を使用して露光、現像して
、感光されたレジスト１２をエツチング除去する。（図
はポー）型レジストの場合の例を示す。ネガ型レジスト
の場合はマスクデータが逆になる。） アクティブ素子領域１とフィールド酸化膜領域２に形成
されたレジストパターンをマスクに導体層１１をエツチ
ングし、レジストパターンを除去する。
上記工程に従って、アクティブ素子領域１のケ゛−ト電
極３形成と同時にフィールド酸化膜領域２の配線・臂タ
ーン４を形成する。
極３形成と同時にフィールド酸化膜領域２の配線・臂タ
ーン４を形成する。
上記工程において、レジスト層１２をマスクを介して露
光、現像して、感光されたレジスト１２をエツチング除
去すると、形成されるレジスト・にターンはそれぞれ、
第６図に示すように、断面が台形状になる。
光、現像して、感光されたレジスト１２をエツチング除
去すると、形成されるレジスト・にターンはそれぞれ、
第６図に示すように、断面が台形状になる。
エツチングテーパは、レジストの材質、露光時間、現像
時間で決まるもので、マスクのｉ９ターン幅ｔに対し、
導体層１１上のレジストパターンのパターン幅は、アク
ティブ素子領域１ではｔ＋２Δｔ２２゜フィールド酸化
膜領域２ではｔ＋２Δｔ４．となり、この２つの領域の
レジストパターンのパターン幅の差２（Δｔ２□−Δｔ
１．）は、アクティブ素子領域１とフィールド酸化膜領
域２の段差Δｈとエツチングチー・ぐの角αの関係ｆ（
α、Δｈ）で表わすことができる。
時間で決まるもので、マスクのｉ９ターン幅ｔに対し、
導体層１１上のレジストパターンのパターン幅は、アク
ティブ素子領域１ではｔ＋２Δｔ２２゜フィールド酸化
膜領域２ではｔ＋２Δｔ４．となり、この２つの領域の
レジストパターンのパターン幅の差２（Δｔ２□−Δｔ
１．）は、アクティブ素子領域１とフィールド酸化膜領
域２の段差Δｈとエツチングチー・ぐの角αの関係ｆ（
α、Δｈ）で表わすことができる。
上記のように、同一パターン幅のマスクラ使用したとき
は、アクティブ素子領域１とフィールド酸化膜領域２の
導体層１１のエツチングマスクとなるレジストノＪ？タ
ーンのパターンＩ［Ｋ ｆ（α、Δｈ） Ｏ差ができる
。
は、アクティブ素子領域１とフィールド酸化膜領域２の
導体層１１のエツチングマスクとなるレジストノＪ？タ
ーンのパターンＩ［Ｋ ｆ（α、Δｈ） Ｏ差ができる
。
このため、アクティブ素子領域ｌのｆｆ−）電極３の７
４タ一ン幅が設計値ｔになるようにエツチングを行なう
と、第７図（ａ） ＃ （ｂｌに示すように、フィール
ド酸化膜領域２の配線）Ｊ？ターン４のパターン幅が設
計値ｔより細くなり、フィールド酸化膜領域２の配線パ
ターン４の・ぞターン幅が設計値ｔになるようにエツチ
ングを行なうと、第８図（ａｌ、ｂ）に示すように、ア
クティブ素子領域１のゲート電極３のパターン幅が設計
値ｔより太くなる。
４タ一ン幅が設計値ｔになるようにエツチングを行なう
と、第７図（ａ） ＃ （ｂｌに示すように、フィール
ド酸化膜領域２の配線）Ｊ？ターン４のパターン幅が設
計値ｔより細くなり、フィールド酸化膜領域２の配線パ
ターン４の・ぞターン幅が設計値ｔになるようにエツチ
ングを行なうと、第８図（ａｌ、ｂ）に示すように、ア
クティブ素子領域１のゲート電極３のパターン幅が設計
値ｔより太くなる。
すなわち、デート電極３が配線／母ターフ４のいずれか
のパターン幅が設計値からずれるという問題があった。
のパターン幅が設計値からずれるという問題があった。
本発明は上記の問題を解消するためになされたもので、
同一パターン幅のゲート電極と配線・臂ターンを形成す
る形成法を提供することを目的とする。
同一パターン幅のゲート電極と配線・臂ターンを形成す
る形成法を提供することを目的とする。
本発明の方法は、上記目的を達成するために、レジスト
層のツクターニングに使用するフォトマスクのアクティ
ブ素子領域とフィールド酸化膜領域に対するパターン幅
に関数ｆ（α、Δｈ）に相当する寸法差を付与し、双方
の領域に形成される１／ノストノやターンが同一パター
ン幅になるようにしたものである。
層のツクターニングに使用するフォトマスクのアクティ
ブ素子領域とフィールド酸化膜領域に対するパターン幅
に関数ｆ（α、Δｈ）に相当する寸法差を付与し、双方
の領域に形成される１／ノストノやターンが同一パター
ン幅になるようにしたものである。
第１図（、） 、 （ｂ）は本発明で使用するフォトマ
スクにおけるアクティブ素子領域とフィールド酸化膜領
域に対するマスクパターンの例を示し、第２図（ａ）
＊ （ｂ）はそれぞれ第１図（ａ） ＃ （ｂ）に示す
マスク・ンターンにより形成されるレジスト・リーンを
示す。
スクにおけるアクティブ素子領域とフィールド酸化膜領
域に対するマスクパターンの例を示し、第２図（ａ）
＊ （ｂ）はそれぞれ第１図（ａ） ＃ （ｂ）に示す
マスク・ンターンにより形成されるレジスト・リーンを
示す。
フォトマスクの／？ターン幅を変更したのみで、工程は
従来と同じである。
従来と同じである。
第１図（ａ）に示すフィールド酸化膜領域側の・やター
ン幅をｔ、アクティブ素子領域側のパターン幅ヲｔ−ｆ
（α、Δｈ）にしたマスクパターンを使用した場合の第
２図（ａｌに示すレジストツクターンでは、それぞれの
パターン幅’５５”４４は ｔ４４−〔ｔ−ｆ（α、Δｈ）：）−（ｚ−ｚ、） ＝
ｆ（α、Δｈ）から、’５３＝’４４ となり、第
２図（ｂ）に示すものにおいても同様にパターン幅’５
５ ”６６は’５５ ＝ｔ６６となる。
ン幅をｔ、アクティブ素子領域側のパターン幅ヲｔ−ｆ
（α、Δｈ）にしたマスクパターンを使用した場合の第
２図（ａｌに示すレジストツクターンでは、それぞれの
パターン幅’５５”４４は ｔ４４−〔ｔ−ｆ（α、Δｈ）：）−（ｚ−ｚ、） ＝
ｆ（α、Δｈ）から、’５３＝’４４ となり、第
２図（ｂ）に示すものにおいても同様にパターン幅’５
５ ”６６は’５５ ＝ｔ６６となる。
レジストパターン幅’５！Ｓ ＝’４４”５５ ＝’６
６はｔより大きいが、導体層１１のエツチングをつづけ
てゆくと、アクティブ素子領域のデート電極とフィール
ド酸化膜領域の配線ｄ’ターンのパターン幅を同時にｔ
にすることができる。
６はｔより大きいが、導体層１１のエツチングをつづけ
てゆくと、アクティブ素子領域のデート電極とフィール
ド酸化膜領域の配線ｄ’ターンのパターン幅を同時にｔ
にすることができる。
以上説明したように、本発明の方法によると、アクティ
ブ素子領域に対し段差のあるフィールド酸化膜領域の配
線ツクターンのノぐターン幅とゲート電極のノリーン幅
に設計値からのずれがなくなり、信頼性向上に寄与する
効果が大である。
ブ素子領域に対し段差のあるフィールド酸化膜領域の配
線ツクターンのノぐターン幅とゲート電極のノリーン幅
に設計値からのずれがなくなり、信頼性向上に寄与する
効果が大である。
第１図（ａ） 、 （ｂｌは本発明で使用するフォトマ
スクにおけるアクティブ素子領域とフィールド酸化膜領
域に対するマスクツやターンの例を示す平面図１、第２
図（ａ） 、 （ｂ）はそれぞれ第１図（！Ｌ） 、
（ｂ）に示すマスクパターンにより形成されるレジスト
／４’ターンを示す断面図、第３図（ａ） 、 （ｂ）
はこの糧集積回路装置の一例の設計構造の一部分を示す
平面図、断面図。 第４図は従来のこの種集積回路装置のケ゛−ト電極と配
線・９ターンの形成方法を示す断面図、第５図は第４図
に示す方法で使用するフォトマスクにおけるマスクパタ
ーンの例を示す平面図、第６図は第５図に示すマスクｉ
’？ターンにより形成されるレジストノやターンを示す
断面図、第７図（ａ） 、 （ｂ）、第８図（ａ） 、
（ｂ）はそれぞれ第６図に示すレジスト・母ターンを
マスクとするエツチングで形成されるゲート電極と配線
ｉ４ターンを示す平面図、断面図である。 １・・・アクティブ素子領域、２・・・フィールド酸化
膜領域、３・・・ゲート電極、４・・・配線パターンな
お図中同一符号は同一または相当する部分を示す。 （Ｑ） 第１図 １２図 （ａ） （ｂ） 第３図
スクにおけるアクティブ素子領域とフィールド酸化膜領
域に対するマスクツやターンの例を示す平面図１、第２
図（ａ） 、 （ｂ）はそれぞれ第１図（！Ｌ） 、
（ｂ）に示すマスクパターンにより形成されるレジスト
／４’ターンを示す断面図、第３図（ａ） 、 （ｂ）
はこの糧集積回路装置の一例の設計構造の一部分を示す
平面図、断面図。 第４図は従来のこの種集積回路装置のケ゛−ト電極と配
線・９ターンの形成方法を示す断面図、第５図は第４図
に示す方法で使用するフォトマスクにおけるマスクパタ
ーンの例を示す平面図、第６図は第５図に示すマスクｉ
’？ターンにより形成されるレジストノやターンを示す
断面図、第７図（ａ） 、 （ｂ）、第８図（ａ） 、
（ｂ）はそれぞれ第６図に示すレジスト・母ターンを
マスクとするエツチングで形成されるゲート電極と配線
ｉ４ターンを示す平面図、断面図である。 １・・・アクティブ素子領域、２・・・フィールド酸化
膜領域、３・・・ゲート電極、４・・・配線パターンな
お図中同一符号は同一または相当する部分を示す。 （Ｑ） 第１図 １２図 （ａ） （ｂ） 第３図
Claims (1)
- 【特許請求の範囲】 アクティブ素子領域に対して段差のあるフィールド酸化
膜領域に上記アクティブ素子領域のゲート電極と同一パ
ターン幅で同一材料の配線パターンを備えた集積回路装
置の製造方法において、アクティブ素子領域と該アクテ
ィブ素子領域に対して段差のあるフィールド酸化膜領域
が形成されたウェハ表面にゲート電極材料の導体層を形
成する工程と、 上記導体層上に表面が平坦化される厚さのレジスト層を
形成する工程と、 上記レジスト層を同一パターン幅のマスクを使用して露
光、現像したときに該レジスト層のエッチングテーパに
起因して生ずる上記アクティブ素子領域とフィールド酸
化膜領域に形成されるレジストパターンのパターン幅の
寸法差を考慮して上記アクティブ素子領域とフィールド
酸化膜領域に対するパターン幅を設定したフォトマスク
を使用して上記レジスト層を露光、現像して、上記アク
ティブ素子領域とフィールド酸化膜領域の所定の位置に
同一パターン幅のレジストパターンを形成する工程と、 上記レジストパターンをマスクに上記導体層をエッチン
グして上記アクティブ素子領域にゲート電極をフィール
ド酸化膜領域に配線パターンを形成する工程とを備えた
ことを特徴とする集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1045367A JPH02226724A (ja) | 1989-02-28 | 1989-02-28 | 集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1045367A JPH02226724A (ja) | 1989-02-28 | 1989-02-28 | 集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02226724A true JPH02226724A (ja) | 1990-09-10 |
Family
ID=12717303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1045367A Pending JPH02226724A (ja) | 1989-02-28 | 1989-02-28 | 集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02226724A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07135259A (ja) * | 1993-11-11 | 1995-05-23 | Nec Corp | 半導体装置とその製造方法 |
| JP2016502127A (ja) * | 2012-10-23 | 2016-01-21 | シーエスエムシー テクノロジーズ エフエイビー１ カンパニー リミテッド | 高段差斜面に基づくフォトリソグラフィ方法及びシステム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5791523A (en) * | 1980-11-28 | 1982-06-07 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1989
- 1989-02-28 JP JP1045367A patent/JPH02226724A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5791523A (en) * | 1980-11-28 | 1982-06-07 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07135259A (ja) * | 1993-11-11 | 1995-05-23 | Nec Corp | 半導体装置とその製造方法 |
| JP2016502127A (ja) * | 2012-10-23 | 2016-01-21 | シーエスエムシー テクノロジーズ エフエイビー１ カンパニー リミテッド | 高段差斜面に基づくフォトリソグラフィ方法及びシステム |
| US9939724B2 (en) | 2012-10-23 | 2018-04-10 | Csmc Technologies Fabi Co., Ltd. | Photolithography method and system based on high step slope |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5631112A (en) | Multiple exposure method for photo-exposing photosensitive layers upon high step height topography substrate layers | |
| JPS6318351A (ja) | パタ−ン形成用マスク | |
| JPH02226724A (ja) | 集積回路装置の製造方法 | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| KR0171919B1 (ko) | 노광마스크 | |
| JPH0548928B2 (ja) | ||
| JPS62194628A (ja) | 半導体装置の製造方法 | |
| JPS58209124A (ja) | レジストパタ−ン形成方法 | |
| JPS6221260A (ja) | 半導体装置の製造方法 | |
| JPH08213302A (ja) | 微細加工方法及びこの加工方法に用いる微細加工用フォトマスク | |
| KR0137997B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| JPH09213609A (ja) | 半導体装置の製造方法 | |
| JPH01102464A (ja) | フォトマスク | |
| JPH11184066A (ja) | フォトマスク及びコンタクトホール形成方法 | |
| JPH02213121A (ja) | フォトマスク及びフォトレジストの感光方法と、半導体装置の製造方法 | |
| JPS6328338B2 (ja) | ||
| JP2853471B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH08124826A (ja) | パターン形成方法 | |
| JPH0235448B2 (ja) | ||
| KR20020002652A (ko) | 반도체 소자의 마스크 제조방법 | |
| JPS61294821A (ja) | 微細パタン形成法 | |
| KR20000042879A (ko) | 위상 반전 마스크의 제조방법 | |
| JPH04348034A (ja) | 配線パターンの形成方法 | |
| JPH03266437A (ja) | 半導体装置の製造方法 | |
| JPH0274023A (ja) | 半導体装置の製造方法 |