JPH05198529A - 半導体結晶の作成方法 - Google Patents
半導体結晶の作成方法Info
- Publication number
- JPH05198529A JPH05198529A JP4007029A JP702992A JPH05198529A JP H05198529 A JPH05198529 A JP H05198529A JP 4007029 A JP4007029 A JP 4007029A JP 702992 A JP702992 A JP 702992A JP H05198529 A JPH05198529 A JP H05198529A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- metal
- metal layer
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【構成】２枚の半導体結晶基板上に金属層、半金属層又
はシリサイドのいずれかを形成し、前記２枚の半導体結
晶基板を、前記金属層、半金属層又はシリサイドが互い
に密着する状態で、所定値以下の真空中において、前記
金属層、半金属層又はシリサイドが反射高速電子線回折
等で層状に格子を組むことが確認される温度以上で加熱
することにより、２層の金属層、半金属層又はシリサイ
ドを接合させた半導体結晶の作成方法。 【効果】高い品質の層と界面を有する金属層、あるいは
半金属層の両側を半導体層で挟んだ結晶を作成すること
が可能になり、超高速電子素子などの実用化の道を開く
ものである。
はシリサイドのいずれかを形成し、前記２枚の半導体結
晶基板を、前記金属層、半金属層又はシリサイドが互い
に密着する状態で、所定値以下の真空中において、前記
金属層、半金属層又はシリサイドが反射高速電子線回折
等で層状に格子を組むことが確認される温度以上で加熱
することにより、２層の金属層、半金属層又はシリサイ
ドを接合させた半導体結晶の作成方法。 【効果】高い品質の層と界面を有する金属層、あるいは
半金属層の両側を半導体層で挟んだ結晶を作成すること
が可能になり、超高速電子素子などの実用化の道を開く
ものである。
Description
【０００１】
【産業上の利用分野】本発明は、金属層、半金属層又は
シリサイドの両側を半導体層で挟んだ構造を有する結晶
の作成方法に関する。
シリサイドの両側を半導体層で挟んだ構造を有する結晶
の作成方法に関する。
【０００２】
【従来の技術】近年、高度に発達した結晶成長技術によ
り、半導体基板の上に、組成の異なる半導体層を成長さ
せるヘテロ・エピタキシャル成長が可能になり、これを
使った半導体素子も実用化されている。例えば、高速で
動作するヘテロ・バイポーラ・トランジスターのエミッ
ター、ベース、コレクターは、それぞれ組成や伝導型が
異なる半導体を積層した結晶で作成されている。また、
高速スイッチング素子として注目されている、共鳴トン
ネル・ダイオードおよびトランジスターは、組成が異な
り、帯間遷移エネルギーが違う半導体を利用し、帯間エ
ネルギーが小さい井戸層を、帯間エネルギーが大きな障
壁層で挟んだ結晶で作成する。
り、半導体基板の上に、組成の異なる半導体層を成長さ
せるヘテロ・エピタキシャル成長が可能になり、これを
使った半導体素子も実用化されている。例えば、高速で
動作するヘテロ・バイポーラ・トランジスターのエミッ
ター、ベース、コレクターは、それぞれ組成や伝導型が
異なる半導体を積層した結晶で作成されている。また、
高速スイッチング素子として注目されている、共鳴トン
ネル・ダイオードおよびトランジスターは、組成が異な
り、帯間遷移エネルギーが違う半導体を利用し、帯間エ
ネルギーが小さい井戸層を、帯間エネルギーが大きな障
壁層で挟んだ結晶で作成する。
【０００３】これらの素子の動作速度を制限しているの
は、トランジスターの場合はベースの半導体の抵抗と電
極の接触抵抗であり、共鳴トンネリング・ダイオードで
は井戸層の半導体の抵抗と電極の接触抵抗である。これ
らの半導体層を、より抵抗が低い金属に置き換えること
が可能になれば、活性領域の低抵抗化と電極の接触抵抗
の低減が同時にはかられ、更に動作速度が早い素子を実
現することができる。
は、トランジスターの場合はベースの半導体の抵抗と電
極の接触抵抗であり、共鳴トンネリング・ダイオードで
は井戸層の半導体の抵抗と電極の接触抵抗である。これ
らの半導体層を、より抵抗が低い金属に置き換えること
が可能になれば、活性領域の低抵抗化と電極の接触抵抗
の低減が同時にはかられ、更に動作速度が早い素子を実
現することができる。
【０００４】このため、高真空中での分子線エピタキシ
ャル結晶成長方法（Molecular BeamEpitakxy法、略して
ＭＢＥ法） で、金属層を半導体層で挟む構造を作成す
る研究が進められている。従来の研究開発により、下地
の半導体結晶と原子間の間隔が近い金属結晶は、結晶軸
を揃えてエピタキシャルに成長させることが可能にな
り、半導体結晶と金属結晶の界面を原子オーダーで平坦
にして、半導体結晶上に高品質な金属結晶を作成するこ
とに成功している。
ャル結晶成長方法（Molecular BeamEpitakxy法、略して
ＭＢＥ法） で、金属層を半導体層で挟む構造を作成す
る研究が進められている。従来の研究開発により、下地
の半導体結晶と原子間の間隔が近い金属結晶は、結晶軸
を揃えてエピタキシャルに成長させることが可能にな
り、半導体結晶と金属結晶の界面を原子オーダーで平坦
にして、半導体結晶上に高品質な金属結晶を作成するこ
とに成功している。
【０００５】
【発明が解決しようとする課題】これに対して、金属層
の上に、高品質の半導体層を作成することはきわめて難
しく、これまでのところ、実用的な素子を作成するため
に充分な品質のものは出来ていない（参考文献、Z.H. C
hen, J. S. Smith, S. Margalit, A. Yariv, L.C. Chi
u:Japanese Journal of Applied Physics （1984）, Pa
rt 2, vol.23, No.4, p.L238-L240.）。この主な理由
は、半導体と金属では、その構成原子を結び付ける力が
本質的に異なるためである。半導体を構成する原子の間
では、隣合う原子が共通の電子２個ずつを介して結び付
き、大きな結合力と定まった方向性を持ついわゆる共有
結合を示す。これに対して金属では、金属を構成する原
子が互いに接近して、それぞれの原子が持つ電子が他の
原子の領域まで運動できる空間を広げることによって、
構成原子がばらばらの時より固体になることによって安
定状態を保つ、いわゆる金属結合であるため、一般に隣
合う原子同士の方向性が小さい。
の上に、高品質の半導体層を作成することはきわめて難
しく、これまでのところ、実用的な素子を作成するため
に充分な品質のものは出来ていない（参考文献、Z.H. C
hen, J. S. Smith, S. Margalit, A. Yariv, L.C. Chi
u:Japanese Journal of Applied Physics （1984）, Pa
rt 2, vol.23, No.4, p.L238-L240.）。この主な理由
は、半導体と金属では、その構成原子を結び付ける力が
本質的に異なるためである。半導体を構成する原子の間
では、隣合う原子が共通の電子２個ずつを介して結び付
き、大きな結合力と定まった方向性を持ついわゆる共有
結合を示す。これに対して金属では、金属を構成する原
子が互いに接近して、それぞれの原子が持つ電子が他の
原子の領域まで運動できる空間を広げることによって、
構成原子がばらばらの時より固体になることによって安
定状態を保つ、いわゆる金属結合であるため、一般に隣
合う原子同士の方向性が小さい。
【０００６】したがって、金属層の上に半導体層を積層
する際には、下地の金属が容易に変形してしまい、原子
オーダーで平坦で均一な半導体層を形成することが困難
になる。さらに、一般に、金属結晶の格子定数は半導体
結晶の格子定数より小さいこと、金属結晶の対称性は半
導体結晶の対称性より高いことなどは、金属結晶の上に
半導体結晶が乗る位置と方向に任意性を生じ、金属結晶
の上に均一な半導体結晶を形成することを困難にしてい
る。
する際には、下地の金属が容易に変形してしまい、原子
オーダーで平坦で均一な半導体層を形成することが困難
になる。さらに、一般に、金属結晶の格子定数は半導体
結晶の格子定数より小さいこと、金属結晶の対称性は半
導体結晶の対称性より高いことなどは、金属結晶の上に
半導体結晶が乗る位置と方向に任意性を生じ、金属結晶
の上に均一な半導体結晶を形成することを困難にしてい
る。
【０００７】このため、従来技術によると、半導体結晶
の上に良質の金属結晶を形成することは可能であった
が、その上に更に第二の半導体結晶を形成すると、第二
の半導体結晶の品質が悪く、このようにして作成した半
導体／金属／半導体構造結晶で、実用的な素子を作成す
るには到っていない（参考文献、S.M. Sze, "Physics o
f Semiconductor Devices" （John Wiley & sons, Inc.
New York, 1969）, p.587-613.）。
の上に良質の金属結晶を形成することは可能であった
が、その上に更に第二の半導体結晶を形成すると、第二
の半導体結晶の品質が悪く、このようにして作成した半
導体／金属／半導体構造結晶で、実用的な素子を作成す
るには到っていない（参考文献、S.M. Sze, "Physics o
f Semiconductor Devices" （John Wiley & sons, Inc.
New York, 1969）, p.587-613.）。
【０００８】本発明の目的は、以上のような困難を克服
して、金属層を半導体層で挟んだ、高品質な結晶を提供
することにある。更に、本発明の他の目的は、金属層の
みならず、半金属層又はシリサイドを半導体層で挟ん
だ、高品質な結晶を提供することにある。
して、金属層を半導体層で挟んだ、高品質な結晶を提供
することにある。更に、本発明の他の目的は、金属層の
みならず、半金属層又はシリサイドを半導体層で挟ん
だ、高品質な結晶を提供することにある。
【０００９】本発明の上記ならびに新規な特徴は、本明
細書の記述及び添付図面によって明らかにする。
細書の記述及び添付図面によって明らかにする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、まず、ＭＢＥ法で図１（ａ）に示すよう
に、結晶基板１の上に所望の半導体層２を積層し、次に
金属層３を積層させる。同様の方法で、図１（ｂ）に示
すように、結晶基板４の上に、所望の半導体層５を積層
し、次に、金属層６を積層させる。このようにして作成
した２枚の結晶の金属層３と６を密着させて加熱するこ
とにより、２枚の結晶は接合して、図２（ａ）のような
結晶ができる。
に、本発明は、まず、ＭＢＥ法で図１（ａ）に示すよう
に、結晶基板１の上に所望の半導体層２を積層し、次に
金属層３を積層させる。同様の方法で、図１（ｂ）に示
すように、結晶基板４の上に、所望の半導体層５を積層
し、次に、金属層６を積層させる。このようにして作成
した２枚の結晶の金属層３と６を密着させて加熱するこ
とにより、２枚の結晶は接合して、図２（ａ）のような
結晶ができる。
【００１１】前述のように、金属を構成する原子を結び
付けている力の原因は、各原子の外殻電子が固体金属中
に広がることによるため、金属と金属の面は、半導体と
半導体の面、あるいは、半導体と金属の面に比べて結合
しようとする活性度が高く、容易に接合する。しかし、
金属層を成長した後、結晶成長装置内で長時間放置する
と金属層の上に異種原子が付着し、金属間の接合が不完
全になり、良質の結晶が得られない。
付けている力の原因は、各原子の外殻電子が固体金属中
に広がることによるため、金属と金属の面は、半導体と
半導体の面、あるいは、半導体と金属の面に比べて結合
しようとする活性度が高く、容易に接合する。しかし、
金属層を成長した後、結晶成長装置内で長時間放置する
と金属層の上に異種原子が付着し、金属間の接合が不完
全になり、良質の結晶が得られない。
【００１２】接合に要する数十秒から、数十分の間に、
接合の品質を低下させない程度に金属表面の完全性を保
つためには、成長後に結晶を保持する場所の真空度を１
０-9ｔｏｒｒ以下にすることが必要である。特に、金属
層を構成する元素以外の元素による分圧を、この圧力以
下に保つことが重要である。また、接着する２層の金属
の界面の乱れを少なくするためには、成長した金属の表
面が平らで規則正しく配列していることが望ましく、こ
れは、反射高速電子線回折 （RHEED）像をモニターする
ことにより確認できる。
接合の品質を低下させない程度に金属表面の完全性を保
つためには、成長後に結晶を保持する場所の真空度を１
０-9ｔｏｒｒ以下にすることが必要である。特に、金属
層を構成する元素以外の元素による分圧を、この圧力以
下に保つことが重要である。また、接着する２層の金属
の界面の乱れを少なくするためには、成長した金属の表
面が平らで規則正しく配列していることが望ましく、こ
れは、反射高速電子線回折 （RHEED）像をモニターする
ことにより確認できる。
【００１３】一般に、このような状態（成長面方位、温
度、真空度等） では、金属原子の表面での移動がスム
ースに行われているため、このような条件下で金属層を
軽く密着させると２つの金属層の界面を大きく乱すこと
なく、２つの金属層は互いに引き合って密着する。これ
は、前述のように、金属を構成する原子は互いに引き合
う性質を持つため、清浄な表面を有する金属を真空中で
接触させると、表面張力が働き、多少の凹凸は、結合の
方向性が小さい金属表面の原子の移動で平滑化されるた
めである。
度、真空度等） では、金属原子の表面での移動がスム
ースに行われているため、このような条件下で金属層を
軽く密着させると２つの金属層の界面を大きく乱すこと
なく、２つの金属層は互いに引き合って密着する。これ
は、前述のように、金属を構成する原子は互いに引き合
う性質を持つため、清浄な表面を有する金属を真空中で
接触させると、表面張力が働き、多少の凹凸は、結合の
方向性が小さい金属表面の原子の移動で平滑化されるた
めである。
【００１４】このようにして作成した結晶では、金属層
を挟む半導体結晶の両端が基板結晶となっている。素子
の活性領域となる金属層とそれに接して成長させた半導
体層をフォトリソグラフィー等で微細加工する際に、厚
い基板結晶は障害となる。これを除去するためには、図
１の半導体層５の組成、あるいは不純物濃度を、結晶基
板４と異なるものとする。２枚の結晶の金属層を接着し
た後、結晶基板４と半導体層５の界面から数十マイクロ
メーターを残して、結晶基板４を研磨し、その後、結晶
基板４は溶解し、半導体層５は溶解しない溶液で残る結
晶基板４を除去する。
を挟む半導体結晶の両端が基板結晶となっている。素子
の活性領域となる金属層とそれに接して成長させた半導
体層をフォトリソグラフィー等で微細加工する際に、厚
い基板結晶は障害となる。これを除去するためには、図
１の半導体層５の組成、あるいは不純物濃度を、結晶基
板４と異なるものとする。２枚の結晶の金属層を接着し
た後、結晶基板４と半導体層５の界面から数十マイクロ
メーターを残して、結晶基板４を研磨し、その後、結晶
基板４は溶解し、半導体層５は溶解しない溶液で残る結
晶基板４を除去する。
【００１５】このような溶解液は、選択エッチング液と
して各種半導体についてよく知られている。以上のよう
にして、図２（ｂ）のような所望の半導体結晶を作成す
ることが出来る。
して各種半導体についてよく知られている。以上のよう
にして、図２（ｂ）のような所望の半導体結晶を作成す
ることが出来る。
【００１６】
【作用】本発明による半導体結晶は、新しいタイプの結
晶として様々な用途が考えられるが、特にバリスティッ
ク型電気素子への応用が有望である（参考文献、（J.M.
Poate, R.C. Dynes, IEEE Spectrum （1986）, vol.23,
No.2, p.38-42.）。
晶として様々な用途が考えられるが、特にバリスティッ
ク型電気素子への応用が有望である（参考文献、（J.M.
Poate, R.C. Dynes, IEEE Spectrum （1986）, vol.23,
No.2, p.38-42.）。
【００１７】この種の素子では、半導体で挟まれた金属
層を電子が散乱されることなく通過するため、非常に高
い速度で動作する素子を実現することができる。電子の
走行時間を小さくするために、金属層は薄いことが望ま
しいが、半導体と金属が形成する接合、いわゆるショッ
トキー接合の特性を安定にするためには、半導体上の金
属層の厚さを少なくとも、３原子層（約０．５ｎｍ）
以上とすることが望ましい。
層を電子が散乱されることなく通過するため、非常に高
い速度で動作する素子を実現することができる。電子の
走行時間を小さくするために、金属層は薄いことが望ま
しいが、半導体と金属が形成する接合、いわゆるショッ
トキー接合の特性を安定にするためには、半導体上の金
属層の厚さを少なくとも、３原子層（約０．５ｎｍ）
以上とすることが望ましい。
【００１８】さらに、接着する２つの金属層の表面に、
方向性を持つ半導体との結合の影響を大きく受けない金
属結合の性格を持つ、変形しやすい金属層を有すること
が望ましい。したがって、接合された金属層の厚さは、
全体として１ｎｍ以上とすることにより、良好な半導体
／金属／半導体接合を実現することができる。
方向性を持つ半導体との結合の影響を大きく受けない金
属結合の性格を持つ、変形しやすい金属層を有すること
が望ましい。したがって、接合された金属層の厚さは、
全体として１ｎｍ以上とすることにより、良好な半導体
／金属／半導体接合を実現することができる。
【００１９】一方、高速で動作する素子を実現するため
には、金属層を高速の電子が散乱されることなく通過す
ることが重要である。電子が金属中を散乱されることな
く動くことが出来る距離は平均自由行程とよばれ、金属
の種類、金属中の不純物や欠陥の濃度、温度などに依存
するが、室温では約５０ｎｍ以下である。したがって、
本発明にかかる半導体結晶は、金属層の厚さを、１ｎｍ
以上５０ｎｍ以下にすることが、実用上重要である。
には、金属層を高速の電子が散乱されることなく通過す
ることが重要である。電子が金属中を散乱されることな
く動くことが出来る距離は平均自由行程とよばれ、金属
の種類、金属中の不純物や欠陥の濃度、温度などに依存
するが、室温では約５０ｎｍ以下である。したがって、
本発明にかかる半導体結晶は、金属層の厚さを、１ｎｍ
以上５０ｎｍ以下にすることが、実用上重要である。
【００２０】本発明において特筆すべきことは、本発明
は接合する前の２枚の半導体結晶の格子定数が大きく異
なる場合においても適用できることである。従来のエピ
タキシャル成長技術では、一般に、格子定数が異なる結
晶を高い品質を保ったまま接合させることは困難であっ
た。前述の説明において、金属層３と金属層６は、その
格子定数が異なっても、強い接合を形成する。
は接合する前の２枚の半導体結晶の格子定数が大きく異
なる場合においても適用できることである。従来のエピ
タキシャル成長技術では、一般に、格子定数が異なる結
晶を高い品質を保ったまま接合させることは困難であっ
た。前述の説明において、金属層３と金属層６は、その
格子定数が異なっても、強い接合を形成する。
【００２１】これは、前述のように、金属原子間の結合
においては、接近した金属間を電子が動き回れることが
結合力の原因となっているため、格子の乱れは、原子の
再配列によって容易に調整されてしまうためである。こ
のような金属中の格子配列の乱れは電子の散乱の原因に
なるが、このような乱れが半導体中にある場合に比べる
と、その影響ははるかに少ない。
においては、接近した金属間を電子が動き回れることが
結合力の原因となっているため、格子の乱れは、原子の
再配列によって容易に調整されてしまうためである。こ
のような金属中の格子配列の乱れは電子の散乱の原因に
なるが、このような乱れが半導体中にある場合に比べる
と、その影響ははるかに少ない。
【００２２】半導体では電子の取り得るエネルギーに禁
制帯があり、格子の乱れにより禁制帯中にエネルギーの
準位が生じ、これが電子を捕獲する原因となるが、金属
には禁制帯がないため、格子の乱れは大きな散乱原因に
はならない。したがって、本発明による技術を利用する
ことにより、格子定数等の特性が大きく異なる半導体の
上に成長した２つの結晶を、金属層を介して、高い品質
を保ったまま接合することが出来る。
制帯があり、格子の乱れにより禁制帯中にエネルギーの
準位が生じ、これが電子を捕獲する原因となるが、金属
には禁制帯がないため、格子の乱れは大きな散乱原因に
はならない。したがって、本発明による技術を利用する
ことにより、格子定数等の特性が大きく異なる半導体の
上に成長した２つの結晶を、金属層を介して、高い品質
を保ったまま接合することが出来る。
【００２３】このことは、例えば、前述のメタル・ベー
ス・トランジスターを作成するに当たって、エミッター
用の半導体とコレクター用の半導体を任意に選択する自
由度を与えるという意味で非常に重要である。つまり、
エミッター用の帯間エネルギーが大きいことが望ましい
半導体の上には、これの上に高い品質で成長する特定の
金属層を成長させ、一方、コレクター用の、より帯間エ
ネルギーが小さいことが望ましい半導体の上には、その
上に高い品質で成長する別の金属層を成長させる。その
後に、これらの金属層を接合させることにより、電子の
大きな散乱要因となる半導体層中、および半導体／金属
界面には欠陥を持たない半導体／金属／半導体接合結晶
を実現することが出来る。
ス・トランジスターを作成するに当たって、エミッター
用の半導体とコレクター用の半導体を任意に選択する自
由度を与えるという意味で非常に重要である。つまり、
エミッター用の帯間エネルギーが大きいことが望ましい
半導体の上には、これの上に高い品質で成長する特定の
金属層を成長させ、一方、コレクター用の、より帯間エ
ネルギーが小さいことが望ましい半導体の上には、その
上に高い品質で成長する別の金属層を成長させる。その
後に、これらの金属層を接合させることにより、電子の
大きな散乱要因となる半導体層中、および半導体／金属
界面には欠陥を持たない半導体／金属／半導体接合結晶
を実現することが出来る。
【００２４】以上の説明では、金属を半導体で挟んだ構
造について説明したが、同様の技術を、金属を半金属ま
たはシリサイドに置き換えた場合についても適用するこ
とが可能である。なお、ここでいう半金属とは、金属と
同様の自由電子（正孔）をもつが、その密度が普通の金
属よりもはるかに小さい物質をいう。
造について説明したが、同様の技術を、金属を半金属ま
たはシリサイドに置き換えた場合についても適用するこ
とが可能である。なお、ここでいう半金属とは、金属と
同様の自由電子（正孔）をもつが、その密度が普通の金
属よりもはるかに小さい物質をいう。
【００２５】例えば、（１１１）面Ｓｉ結晶上には、高
品質のＮｉＳｉ2結晶を、また、（１００）面ＧａＡｓ
結晶上には、高品質のＥｒＡｓ結晶を成長させることが
可能であるが、ＮｉＳｉ2やＥｒＡｓは金属に匹敵する
高い伝導率を有する材料であることが知られている。ま
た、これらの半金属またはシリサイドでは、その構成元
素のひとつが下地の半導体の構成元素と共通であるため
に、良好な半導体との界面が構成できる。本発明による
技術は、このような材料へも適用することにより、更に
広い応用が可能となる。
品質のＮｉＳｉ2結晶を、また、（１００）面ＧａＡｓ
結晶上には、高品質のＥｒＡｓ結晶を成長させることが
可能であるが、ＮｉＳｉ2やＥｒＡｓは金属に匹敵する
高い伝導率を有する材料であることが知られている。ま
た、これらの半金属またはシリサイドでは、その構成元
素のひとつが下地の半導体の構成元素と共通であるため
に、良好な半導体との界面が構成できる。本発明による
技術は、このような材料へも適用することにより、更に
広い応用が可能となる。
【００２６】以下、本発明の構成について、実施例とと
もに説明する。
もに説明する。
【００２７】
【実施例】（実施例１）図３、図４は、実施例１を説明
する図で、ＧａＡｓ系メタル・ベース・トランジスター
の基本構造の作成方法を示したものである。まず、図３
（ａ）に示すように、面方位（１００）のｎ型ＧａＡｓ
結晶基板７の上に１μｍのｎ型ＧａＡｓ層８を積層さ
せ、次に、１〜２０ｎｍのＡｌ層９を積層させる。一
方、図３（ｂ）に示すように、面方位（１００）のｎ型
ＧａＡｓ結晶基板１０の上に、０．５μｍのｎ型Ａｌ0.
3Ｇａ0.7Ａｓ層１１を積層させ、１μｍのｎ型ＧａＡｓ
層１２および１〜２ｎｍの高濃度ドープｎ型ＧａＡｓ層
１３を積層させ、さらに１〜２０ｎｍのＡｌ層１４を積
層させる。
する図で、ＧａＡｓ系メタル・ベース・トランジスター
の基本構造の作成方法を示したものである。まず、図３
（ａ）に示すように、面方位（１００）のｎ型ＧａＡｓ
結晶基板７の上に１μｍのｎ型ＧａＡｓ層８を積層さ
せ、次に、１〜２０ｎｍのＡｌ層９を積層させる。一
方、図３（ｂ）に示すように、面方位（１００）のｎ型
ＧａＡｓ結晶基板１０の上に、０．５μｍのｎ型Ａｌ0.
3Ｇａ0.7Ａｓ層１１を積層させ、１μｍのｎ型ＧａＡｓ
層１２および１〜２ｎｍの高濃度ドープｎ型ＧａＡｓ層
１３を積層させ、さらに１〜２０ｎｍのＡｌ層１４を積
層させる。
【００２８】これら２枚の結晶の金属層９および１４を
１０-9ｔｏｒｒ以下の真空中で互いに密着させ、３００
〜４００°Ｃで２分間加熱することにより、図４（ａ）
に示すような結晶が出来る。この結晶を大気中に取り出
し、ｎ型ＧａＡｓ基板１０が３０μｍ以下になるまでラ
ッピングによって削り落とす。残りのＧａＡｓ基板層
は、ＧａＡｓを溶かし、Ａｌ0.3Ｇａ0.7Ａｓを溶かさな
い選択エッチング液（過酸化水素水Ｈ2Ｏ2：アンモニア
水ＮＨ4ＯＨ＝３０：１）により除去する。次に、Ａ
ｌ0.3Ｇａ0.7Ａｓ層１１を、Ａｌ0.3Ｇａ0.7Ａｓを溶か
し、ＧａＡｓを溶かさない選択的エッチング液（フッ酸
ＨＦ）により除去する。このようにして、図４（ｂ）に
示すような金属結晶層を挟み込んだ半導体結晶が、半導
体基板上に形成される。
１０-9ｔｏｒｒ以下の真空中で互いに密着させ、３００
〜４００°Ｃで２分間加熱することにより、図４（ａ）
に示すような結晶が出来る。この結晶を大気中に取り出
し、ｎ型ＧａＡｓ基板１０が３０μｍ以下になるまでラ
ッピングによって削り落とす。残りのＧａＡｓ基板層
は、ＧａＡｓを溶かし、Ａｌ0.3Ｇａ0.7Ａｓを溶かさな
い選択エッチング液（過酸化水素水Ｈ2Ｏ2：アンモニア
水ＮＨ4ＯＨ＝３０：１）により除去する。次に、Ａ
ｌ0.3Ｇａ0.7Ａｓ層１１を、Ａｌ0.3Ｇａ0.7Ａｓを溶か
し、ＧａＡｓを溶かさない選択的エッチング液（フッ酸
ＨＦ）により除去する。このようにして、図４（ｂ）に
示すような金属結晶層を挟み込んだ半導体結晶が、半導
体基板上に形成される。
【００２９】本例の金属層９および金属層１４として、
Ａｌ層の代わりに、ＧａＡｓ（１００）面上にエピタキ
シャル成長する他の金属を用いることもできる。すなわ
ち、金属層９および１４として、１〜２０ｎｍのＡｌ、
ＮｉＡｌ，ＮｉＧａ，ＣｏＡｌ，ＣｏＧａ層を用いるこ
とができる。
Ａｌ層の代わりに、ＧａＡｓ（１００）面上にエピタキ
シャル成長する他の金属を用いることもできる。すなわ
ち、金属層９および１４として、１〜２０ｎｍのＡｌ、
ＮｉＡｌ，ＮｉＧａ，ＣｏＡｌ，ＣｏＧａ層を用いるこ
とができる。
【００３０】（実施例２）図５、図６は、実施例２を説
明する図で、Ｓｉ系メタル・ベース・トランジスターの
基本構造の作成方法を示したものである。まず、図５
（ａ）に示すように、面方位（１１１）あるいは（１０
０）のｎ型Ｓｉ結晶基板１５の上に１μｍのｎ型Ｓｉ層
１６を積層させ、次に、１〜２０ｎｍのＣｏＳｉ2層１
７を積層させる。一方、図５（ｂ）に示すように、面方
位（１１１）あるいは（１００）のｎ型Ｓｉ結晶基板１
８の上に、０．５μｍの高濃度ドープｐ型Ｓｉ層１９、
１μｍのｎ型Ｓｉ層２０および１〜２ｎｍの高濃度ドー
プｎ型Ｓｉ層２１を積層させ、さらに１〜２０ｎｍのＣ
ｏＳｉ2層２２を積層させる。ここで、ｎ型Ｓｉ結晶基
板１５および１８の面方位は互いに異なってもかまわな
い。
明する図で、Ｓｉ系メタル・ベース・トランジスターの
基本構造の作成方法を示したものである。まず、図５
（ａ）に示すように、面方位（１１１）あるいは（１０
０）のｎ型Ｓｉ結晶基板１５の上に１μｍのｎ型Ｓｉ層
１６を積層させ、次に、１〜２０ｎｍのＣｏＳｉ2層１
７を積層させる。一方、図５（ｂ）に示すように、面方
位（１１１）あるいは（１００）のｎ型Ｓｉ結晶基板１
８の上に、０．５μｍの高濃度ドープｐ型Ｓｉ層１９、
１μｍのｎ型Ｓｉ層２０および１〜２ｎｍの高濃度ドー
プｎ型Ｓｉ層２１を積層させ、さらに１〜２０ｎｍのＣ
ｏＳｉ2層２２を積層させる。ここで、ｎ型Ｓｉ結晶基
板１５および１８の面方位は互いに異なってもかまわな
い。
【００３１】次に、これら２枚の結晶の金属層１７およ
び２２を１０-9ｔｏｒｒ以下の真空中で互いに密着さ
せ、３００〜４００°Ｃで２分間加熱することにより、
図６（ａ）のような結晶が出来る。この結晶を大気中に
取り出し、ｎ型Ｓｉ基板１８が３０μｍ以下になるまで
ラッピングによって削り落とす。残りのＳｉ基板層は、
ｎ型Ｓｉを溶かし、高濃度ドープｐ型Ｓｉを溶かさない
選択的エッチング液（エチレンジアミン１７ｍｌ、ピロ
カテコール３ｇ、水８ｍｌの混合液（ＥＰＷ）、ドーピ
ング濃度差エッチング比〜５０）により除去する。次
に、高濃度ドープｐ型Ｓｉ層１９を、高濃度ドープｐ型
Ｓｉを溶かし、ｎ型Ｓｉを溶かさない選択的エッチング
液（硝酸ＨＮＯ3、フッ酸ＨＦ、酢酸ＣＨ3ＣＯＯＨの混
合液、ドーピング濃度差エッチング比〜５０）により除
去する。このようにして、図６（ｂ）に示すような金属
結晶層を挟み込んだ半導体結晶が、半導体基板上に形成
される。
び２２を１０-9ｔｏｒｒ以下の真空中で互いに密着さ
せ、３００〜４００°Ｃで２分間加熱することにより、
図６（ａ）のような結晶が出来る。この結晶を大気中に
取り出し、ｎ型Ｓｉ基板１８が３０μｍ以下になるまで
ラッピングによって削り落とす。残りのＳｉ基板層は、
ｎ型Ｓｉを溶かし、高濃度ドープｐ型Ｓｉを溶かさない
選択的エッチング液（エチレンジアミン１７ｍｌ、ピロ
カテコール３ｇ、水８ｍｌの混合液（ＥＰＷ）、ドーピ
ング濃度差エッチング比〜５０）により除去する。次
に、高濃度ドープｐ型Ｓｉ層１９を、高濃度ドープｐ型
Ｓｉを溶かし、ｎ型Ｓｉを溶かさない選択的エッチング
液（硝酸ＨＮＯ3、フッ酸ＨＦ、酢酸ＣＨ3ＣＯＯＨの混
合液、ドーピング濃度差エッチング比〜５０）により除
去する。このようにして、図６（ｂ）に示すような金属
結晶層を挟み込んだ半導体結晶が、半導体基板上に形成
される。
【００３２】上記本例の金属層１７および２２として、
ＣｏＳｉ2層の代わりに、Ｓｉ（１００）あるいは（１
１１）面上にエピタキシャル成長すると期待される他の
金属（Ｓｉと格子整合性の良い金属）を用いることもで
きる。すなわち、金属層１７および２２として、１〜２
０μｍのＣｏＳｉ2、ＮｉＳｉ2、Ｎｂ3Ｓｎ、Ｎｂ3Ｇｅ
層を用いることができる。
ＣｏＳｉ2層の代わりに、Ｓｉ（１００）あるいは（１
１１）面上にエピタキシャル成長すると期待される他の
金属（Ｓｉと格子整合性の良い金属）を用いることもで
きる。すなわち、金属層１７および２２として、１〜２
０μｍのＣｏＳｉ2、ＮｉＳｉ2、Ｎｂ3Ｓｎ、Ｎｂ3Ｇｅ
層を用いることができる。
【００３３】（実施例３）図７、図８は、実施例３を説
明する図で、金属量子井戸を用いた共鳴トンネル・デバ
イスの基本構造の作成方法を示したものである。まず、
図７（ａ）に示すように、面方位（１００）のｎ型Ｇａ
Ａｓ結晶基板２３の上に１μｍのｎ型ＧａＡｓ２４およ
び１〜２ｎｍのＡｌＡｓ層２５を積層させ、次に１〜３
ｎｍのＡｌ層２６を積層させる。一方、図７（ｂ）に示
すように、面方位（１００）のｎ型ＧａＡｓ結晶基板２
７の上に０．５μｍのｎ型Ａｌ0.3Ｇａ0.7Ａｓ層２８、
１μｍのｎ型ＧａＡｓ層２９および１〜２ｎｍのＡｌＡ
ｓ層３０を積層させ、さらに１〜３ｎｍのＡｌ層３１を
積層させる。
明する図で、金属量子井戸を用いた共鳴トンネル・デバ
イスの基本構造の作成方法を示したものである。まず、
図７（ａ）に示すように、面方位（１００）のｎ型Ｇａ
Ａｓ結晶基板２３の上に１μｍのｎ型ＧａＡｓ２４およ
び１〜２ｎｍのＡｌＡｓ層２５を積層させ、次に１〜３
ｎｍのＡｌ層２６を積層させる。一方、図７（ｂ）に示
すように、面方位（１００）のｎ型ＧａＡｓ結晶基板２
７の上に０．５μｍのｎ型Ａｌ0.3Ｇａ0.7Ａｓ層２８、
１μｍのｎ型ＧａＡｓ層２９および１〜２ｎｍのＡｌＡ
ｓ層３０を積層させ、さらに１〜３ｎｍのＡｌ層３１を
積層させる。
【００３４】これら２枚の結晶の金属層２６および３１
を１０-9tｏｒｒ以下の真空中で互いに密着させ、３０
０〜４００°Ｃで２分間加熱することにより図８（ａ）
の結晶が出来る。この結晶を大気中に取り出し、ｎ型Ｇ
ａＡｓ基板２７が３０μｍ以下になるまでラッピングに
よって削り落とす。残りのＧａＡｓ基板層は、ＧａＡｓ
を溶かし、Ａｌ0.3Ｇａ0.7Ａｓを溶かさない選択的エッ
チング液（過酸化水素水Ｈ2Ｏ2：アンモニア水ＮＨ4Ｏ
Ｈ＝３０：１）により除去する。次に、Ａｌ0.3Ｇａ0.7
Ａｓ層２８をＡｌ0.3Ｇａ0.7Ａｓを溶かし、ＧａＡｓを
溶かさない選択的エッチング液（フッ酸ＨＦ）により除
去する。このようにして、図８（ｂ）に示すような金属
結晶層を挟み込んだ半導体結晶が、半導体基板上に形成
される。
を１０-9tｏｒｒ以下の真空中で互いに密着させ、３０
０〜４００°Ｃで２分間加熱することにより図８（ａ）
の結晶が出来る。この結晶を大気中に取り出し、ｎ型Ｇ
ａＡｓ基板２７が３０μｍ以下になるまでラッピングに
よって削り落とす。残りのＧａＡｓ基板層は、ＧａＡｓ
を溶かし、Ａｌ0.3Ｇａ0.7Ａｓを溶かさない選択的エッ
チング液（過酸化水素水Ｈ2Ｏ2：アンモニア水ＮＨ4Ｏ
Ｈ＝３０：１）により除去する。次に、Ａｌ0.3Ｇａ0.7
Ａｓ層２８をＡｌ0.3Ｇａ0.7Ａｓを溶かし、ＧａＡｓを
溶かさない選択的エッチング液（フッ酸ＨＦ）により除
去する。このようにして、図８（ｂ）に示すような金属
結晶層を挟み込んだ半導体結晶が、半導体基板上に形成
される。
【００３５】上記実施例３の金属層２６および３１とし
て、Ａｌ層の代わりにＡｌＡｓ（１００）面上にエピタ
キシャル成長する他の金属を用いることもできる。すな
わち、金属層２６および３１として１〜３ｎｍのＡｌ、
ＮｉＡｌ，ＮｉＧａ，ＣｏＧａ層を用いることができ
る。
て、Ａｌ層の代わりにＡｌＡｓ（１００）面上にエピタ
キシャル成長する他の金属を用いることもできる。すな
わち、金属層２６および３１として１〜３ｎｍのＡｌ、
ＮｉＡｌ，ＮｉＧａ，ＣｏＧａ層を用いることができ
る。
【００３６】以上本発明を実施例に基づき具体的に説明
したが、本発明は上記実施例に限定されることなく、そ
の要旨を逸脱しない範囲において、種々変更し得ること
はいうまでもない。
したが、本発明は上記実施例に限定されることなく、そ
の要旨を逸脱しない範囲において、種々変更し得ること
はいうまでもない。
【００３７】
【発明の効果】以上説明したように、本発明によれば、
高い品質の層と界面を有する金属層、あるいは半金属層
の両側を半導体層で挟んだ結晶を作成することが可能に
なり、超高速電子素子などの実用化の道を開くものであ
る。
高い品質の層と界面を有する金属層、あるいは半金属層
の両側を半導体層で挟んだ結晶を作成することが可能に
なり、超高速電子素子などの実用化の道を開くものであ
る。
【図１】 本発明を説明するための、半導体基板上に半
導体層を積層した断面図。
導体層を積層した断面図。
【図２】 図１の金属層を接合した断面図と、一方の基
板を除去した所望の結晶の断面図。
板を除去した所望の結晶の断面図。
【図３】 本発明の実施例１の半導体基板上に半導体層
を積層した断面図。
を積層した断面図。
【図４】 図３の金属層を接合した断面図と、一方の基
板を除去した所望の結晶の断面図。
板を除去した所望の結晶の断面図。
【図５】 本発明の実施例２の半導体基板上に半導体層
を積層した断面図。
を積層した断面図。
【図６】 図５の金属層を接合した断面図と、一方の基
板を除去した所望の結晶の断面図。
板を除去した所望の結晶の断面図。
【図７】 本発明の実施例３の半導体基板上に半導体層
を積層した断面図。
を積層した断面図。
【図８】 図７の金属層を接合した断面図と、一方の基
板を除去した所望の結晶の断面図。
板を除去した所望の結晶の断面図。
１，４，７，１０，１５，１８，２３，２７…半導体結
晶基板、２，５，８，１１，１２，１３，１６，１９，
２０，２１，２４，２５，２８，２９，３０…半導体
層、３，６，９，１４，１７，２２，２６，３１…金属
層、半金属層またはシリサイド。
晶基板、２，５，８，１１，１２，１３，１６，１９，
２０，２１，２４，２５，２８，２９，３０…半導体
層、３，６，９，１４，１７，２２，２６，３１…金属
層、半金属層またはシリサイド。
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/28 ３０１ Ｓ 7738−4Ｍ 29/48 Ｆ 7738−4Ｍ 21/331 29/73
Claims (3)
- 【請求項１】 ２枚の半導体結晶基板上にそれぞれ金属
層、半金属層又はシリサイドのいずれかを形成し、前記
２枚の半導体結晶基板を、前記金属層、半金属層又はシ
リサイドが互いに密着する状態で、所定値以下の真空中
において、前記金属層、半金属層又はシリサイドが反射
高速電子線回折等で層状に格子を組むことが確認される
温度以上で加熱することにより、２層の金属層、半金属
層又はシリサイドを接合させることを特徴とする半導体
結晶の作成方法。 - 【請求項２】 ２枚のうち少なくとも１枚の半導体結晶
基板を、該半導体結晶基板上に組成、あるいは不純物濃
度が異なる半導体層を形成し、更にその上に金属層、半
金属層又はシリサイドを形成して作成し、前記２枚の半
導体結晶基板の金属層、半金属層又はシリサイドを接合
させた後、前記半導体結晶基板と前記半導体層とのエッ
チング速度の違いを利用して、半導体結晶基板を除去し
半導体層を残すことを特徴とする、請求項１記載の半導
体結晶の作成方法。 - 【請求項３】 少なくとも１枚の半導体基板上に形成す
る金属層、半金属層又はシリサイドを、該半導体金属層
の組成である元素の少なくともひとつと他の元素で構成
される金属、半金属層又はシリサイドとすることを特徴
とする、請求項１または２記載の半導体結晶の作成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007029A JPH05198529A (ja) | 1992-01-20 | 1992-01-20 | 半導体結晶の作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007029A JPH05198529A (ja) | 1992-01-20 | 1992-01-20 | 半導体結晶の作成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05198529A true JPH05198529A (ja) | 1993-08-06 |
Family
ID=11654617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4007029A Pending JPH05198529A (ja) | 1992-01-20 | 1992-01-20 | 半導体結晶の作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05198529A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5977604A (en) * | 1996-03-08 | 1999-11-02 | The Regents Of The University Of California | Buried layer in a semiconductor formed by bonding |
| US6015980A (en) * | 1996-03-08 | 2000-01-18 | The Regents Of The University Of California | Metal layered semiconductor laser |
| JP2007214480A (ja) * | 2006-02-13 | 2007-08-23 | Showa Denko Kk | ＧａＮ系半導体発光素子およびその製造方法 |
| JP2007234865A (ja) * | 2006-03-01 | 2007-09-13 | Showa Denko Kk | ＧａＮ系半導体発光素子およびその製造方法 |
| JP2007294579A (ja) * | 2006-04-24 | 2007-11-08 | Showa Denko Kk | ＧａＮ系半導体発光素子の製造方法及びＧａＮ系半導体発光素子、並びにランプ |
| US10650894B2 (en) | 2018-09-19 | 2020-05-12 | Toshiba Memory Corporation | Semiconductor memory device and control method thereof |
-
1992
- 1992-01-20 JP JP4007029A patent/JPH05198529A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5977604A (en) * | 1996-03-08 | 1999-11-02 | The Regents Of The University Of California | Buried layer in a semiconductor formed by bonding |
| US6015980A (en) * | 1996-03-08 | 2000-01-18 | The Regents Of The University Of California | Metal layered semiconductor laser |
| US6208007B1 (en) | 1996-03-08 | 2001-03-27 | The Regents Of The University Of California | Buried layer in a semiconductor formed by bonding |
| JP2007214480A (ja) * | 2006-02-13 | 2007-08-23 | Showa Denko Kk | ＧａＮ系半導体発光素子およびその製造方法 |
| JP2007234865A (ja) * | 2006-03-01 | 2007-09-13 | Showa Denko Kk | ＧａＮ系半導体発光素子およびその製造方法 |
| JP2007294579A (ja) * | 2006-04-24 | 2007-11-08 | Showa Denko Kk | ＧａＮ系半導体発光素子の製造方法及びＧａＮ系半導体発光素子、並びにランプ |
| US10650894B2 (en) | 2018-09-19 | 2020-05-12 | Toshiba Memory Corporation | Semiconductor memory device and control method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6376337B1 (en) | Epitaxial SiOx barrier/insulation layer | |
| DE4319268C2 (de) | Vertikaler Diamant-Feldeffekttransistor und Herstellungsmethode für diesen | |
| JP2791138B2 (ja) | ヘテロエピタキシャル構造を形成する方法と集積回路 | |
| JP2587780B2 (ja) | 半導体のパラジウム溶接 | |
| EP2423991B1 (en) | Methods of depositing epitaxial thermoelectric films having reduced crack and/or surface defect densities | |
| JP3914615B2 (ja) | 半導体発光素子及びその製造方法 | |
| CN1998088B (zh) | 绝缘体上半导体的衬底以及由该衬底所形成的半导体装置 | |
| GB2024506A (en) | Ohmic contacts to n-type group iii-v semiconductors | |
| JPH0864596A (ja) | 半導体装置及びその製造方法 | |
| TW201112415A (en) | Semiconductor device and method of manufacturing a semiconductor structure | |
| US5371378A (en) | Diamond metal base/permeable base transistor and method of making same | |
| US5753040A (en) | Method for the growth of epitaxial metal-insulator-metal-semiconductor structures | |
| JPH0613603A (ja) | 半導体デバイス | |
| CA1333248C (en) | Method of forming crystals | |
| JP4559586B2 (ja) | 単結晶薄膜材料 | |
| US5254211A (en) | Method for forming crystals | |
| WO2024058180A1 (ja) | 半導体装置形成用基板、半導体積層構造体、半導体装置、半導体装置形成用基板の製造方法、半導体積層構造体の製造方法及び半導体装置の製造方法 | |
| JP2706369B2 (ja) | 化合物半導体の成長方法及び半導体レーザの製造方法 | |
| WO1998025308A1 (fr) | Structure composite de type film et procede de fabrication | |
| JPS5877227A (ja) | オ−ミツク接点の形成方法 | |
| JP2972230B2 (ja) | 接合構造 | |
| JP2003086508A (ja) | 化合物半導体層基板およびその作製方法、並びにこの基板上に作製したデバイス | |
| JP2000277440A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜、窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体装置及び窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体レーザ | |
| JPS587071B2 (ja) | 半導体装置の製造方法 | |
| EP1410427A1 (en) | Epitaxial sio x? barrier/insulation layer---------------------- |