JPH0864596A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0864596A JPH0864596A JP6200726A JP20072694A JPH0864596A JP H0864596 A JPH0864596 A JP H0864596A JP 6200726 A JP6200726 A JP 6200726A JP 20072694 A JP20072694 A JP 20072694A JP H0864596 A JPH0864596 A JP H0864596A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- intermetallic compound
- layer
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
- H10H20/832—Electrodes characterised by their material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/822—Materials of the light-emitting regions
- H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
Landscapes
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 化合物半導体により形成された半導体装置に
用いられる金属配線に係わり、金属間化合物と半導体の
間の格子不整を緩和することにより、半導体基板又は半
導体層上に格子不整転位のない金属間化合物層を形成で
きると共に、金属間化合物配線上に半導体素子を形成で
きる半導体装置及びその製造方法を提供する。 【構成】 下地基板上１０に、金属間化合物層１６が形
成された半導体装置において、金属間化合物は、ＣｏＧ
ａ、ＮｉＧａ、ＦｅＧａ、ＣｏＡｌ、ＮｉＡｌ、ＦｅＡ
ｌのいずれかに所定の量のＩｎを混入した３元系金属間
化合物１６であり、３元系金属間化合物１６の格子定数
の２倍が、下地基板１０を構成する化合物半導体の格子
定数とほぼ等しい。
用いられる金属配線に係わり、金属間化合物と半導体の
間の格子不整を緩和することにより、半導体基板又は半
導体層上に格子不整転位のない金属間化合物層を形成で
きると共に、金属間化合物配線上に半導体素子を形成で
きる半導体装置及びその製造方法を提供する。 【構成】 下地基板上１０に、金属間化合物層１６が形
成された半導体装置において、金属間化合物は、ＣｏＧ
ａ、ＮｉＧａ、ＦｅＧａ、ＣｏＡｌ、ＮｉＡｌ、ＦｅＡ
ｌのいずれかに所定の量のＩｎを混入した３元系金属間
化合物１６であり、３元系金属間化合物１６の格子定数
の２倍が、下地基板１０を構成する化合物半導体の格子
定数とほぼ等しい。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体により形
成された半導体装置に用いられる金属配線に係わり、特
に金属配線上に半導体素子を形成する半導体装置及びそ
の製造方法に関する。
成された半導体装置に用いられる金属配線に係わり、特
に金属配線上に半導体素子を形成する半導体装置及びそ
の製造方法に関する。
【０００２】
【従来の技術】従来、半導体素子を集積化してその素子
間を接続するには、素子の外部に電極を引き出し、電極
の上部に金属配線が形成されていた。例えば、図９
（ａ）に示す半導体装置では、基板７０上に形成された
素子７２の上部及び下部に配線を形成する必要がある。
このため、図９（ａ）では、高濃度にドーピングした低
抵抗の半導体層７４を基板７０上にエピタキシャル成長
し、半導体層７４上に素子７２を形成している。素子７
２の形成されていない半導体層７４の領域からは金属配
線７６を引き出し、素子７２の下部電極として用いてい
る。また、素子７２の上部には金属配線７８を形成して
いる。このようにして、素子７２の上下より配線を引き
出している。
間を接続するには、素子の外部に電極を引き出し、電極
の上部に金属配線が形成されていた。例えば、図９
（ａ）に示す半導体装置では、基板７０上に形成された
素子７２の上部及び下部に配線を形成する必要がある。
このため、図９（ａ）では、高濃度にドーピングした低
抵抗の半導体層７４を基板７０上にエピタキシャル成長
し、半導体層７４上に素子７２を形成している。素子７
２の形成されていない半導体層７４の領域からは金属配
線７６を引き出し、素子７２の下部電極として用いてい
る。また、素子７２の上部には金属配線７８を形成して
いる。このようにして、素子７２の上下より配線を引き
出している。
【０００３】このように素子７２を形成した後に、素子
７２の上部に配線が形成されてきたのは次の理由によ
る。即ち、図９（ｂ）に示すように金属配線７６を埋め
込み、金属配線７６上に素子７２を形成するには、金属
配線７６を基板７０に対してエピタキシャル成長し、さ
らにその上部に素子７２を形成する必要がある。しか
し、金属配線７６上に形成した半導体層は結晶性が悪
く、素子７２を形成するに十分ではなかったからであ
る。
７２の上部に配線が形成されてきたのは次の理由によ
る。即ち、図９（ｂ）に示すように金属配線７６を埋め
込み、金属配線７６上に素子７２を形成するには、金属
配線７６を基板７０に対してエピタキシャル成長し、さ
らにその上部に素子７２を形成する必要がある。しか
し、金属配線７６上に形成した半導体層は結晶性が悪
く、素子７２を形成するに十分ではなかったからであ
る。
【０００４】また、金属配線７６の代わりに低抵抗の半
導体層を埋め込んで配線層を形成してもよいが、その抵
抗率は金属と比較すると大幅に大きいために、信号の伝
達遅延の原因になり得るからである。もし、素子７２の
下部に金属配線７８を作り込むことが可能であれば、素
子一つあたりに必要な面積が節約できるばかりでなく、
金属は熱伝導効率が半導体や絶縁膜よりも大きいので、
放熱性の向上も期待できる。
導体層を埋め込んで配線層を形成してもよいが、その抵
抗率は金属と比較すると大幅に大きいために、信号の伝
達遅延の原因になり得るからである。もし、素子７２の
下部に金属配線７８を作り込むことが可能であれば、素
子一つあたりに必要な面積が節約できるばかりでなく、
金属は熱伝導効率が半導体や絶縁膜よりも大きいので、
放熱性の向上も期待できる。
【０００５】こういった背景のもとに、半導体基板上に
金属層を、金属層上に半導体層をエピタキシャル成長す
る研究が盛んに行われている。例えば、化合物半導体上
にエピタキシャル成長が可能な金属として、格子定数の
ほぼ２倍が化合物半導体の格子定数であるＮｉＡｌ、Ｃ
ｏＧａ等の金属間化合物が検討され、分子線ビームエピ
タキシー（ＭＢＥ）法等によって実際に成長されてい
る。
金属層を、金属層上に半導体層をエピタキシャル成長す
る研究が盛んに行われている。例えば、化合物半導体上
にエピタキシャル成長が可能な金属として、格子定数の
ほぼ２倍が化合物半導体の格子定数であるＮｉＡｌ、Ｃ
ｏＧａ等の金属間化合物が検討され、分子線ビームエピ
タキシー（ＭＢＥ）法等によって実際に成長されてい
る。
【０００６】Applied Physics Letters, vol.53 (1988)
(米) p.2528-2530に記載されたN.Tabatabaie等による
研究では、ＡｌＡｓ／ＮｉＡｌ／ＡｌＡｓヘテロ構造に
よる共鳴トンネルダイオードの作成に成功している。
(米) p.2528-2530に記載されたN.Tabatabaie等による
研究では、ＡｌＡｓ／ＮｉＡｌ／ＡｌＡｓヘテロ構造に
よる共鳴トンネルダイオードの作成に成功している。
【０００７】
【発明が解決しようとする課題】このような金属間化合
物を配線に用いるためには、信号の伝達遅延や配線によ
る電圧降下をできるだけ抑えるために、ある程度の膜厚
を形成する必要がある。しかしながら上記従来の金属間
化合物を用いた半導体層値の製造方法では、金属間化合
物の格子定数の２倍の値と化合物半導体の格子定数がほ
ぼ等しいといってもその差は数％程度あるため、金属間
化合物を厚膜化すると格子不整転位が発生し、膜質が劣
化するといった問題があった。
物を配線に用いるためには、信号の伝達遅延や配線によ
る電圧降下をできるだけ抑えるために、ある程度の膜厚
を形成する必要がある。しかしながら上記従来の金属間
化合物を用いた半導体層値の製造方法では、金属間化合
物の格子定数の２倍の値と化合物半導体の格子定数がほ
ぼ等しいといってもその差は数％程度あるため、金属間
化合物を厚膜化すると格子不整転位が発生し、膜質が劣
化するといった問題があった。
【０００８】また、これにより、厚膜化した金属間化合
物層の上部には、良質な半導体層をエピタキシャル成長
できないので、図９（ｂ）に示したような埋め込み型の
金属配線を形成することはできないといった問題があっ
た。本発明の目的は、金属間化合物と半導体の間の格子
不整を緩和することにより、半導体基板又は半導体層上
に格子不整転位のない金属間化合物層を形成できると共
に、金属間化合物配線上に半導体素子を形成できる半導
体装置及びその製造方法を提供することにある。
物層の上部には、良質な半導体層をエピタキシャル成長
できないので、図９（ｂ）に示したような埋め込み型の
金属配線を形成することはできないといった問題があっ
た。本発明の目的は、金属間化合物と半導体の間の格子
不整を緩和することにより、半導体基板又は半導体層上
に格子不整転位のない金属間化合物層を形成できると共
に、金属間化合物配線上に半導体素子を形成できる半導
体装置及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】上記目的は、下地基板上
に金属間化合物層が形成された半導体装置において、前
記金属間化合物は、ＣｏＧａ、ＮｉＧａ、ＦｅＧａ、Ｃ
ｏＡｌ、ＮｉＡｌ、ＦｅＡｌのいずれかに所定の量のＩ
ｎを混入した３元系金属間化合物であり、前記３元系金
属間化合物の格子定数の２倍が、前記下地基板を構成す
る化合物半導体の格子定数とほぼ等しいことを特徴とす
る半導体装置により達成される。
に金属間化合物層が形成された半導体装置において、前
記金属間化合物は、ＣｏＧａ、ＮｉＧａ、ＦｅＧａ、Ｃ
ｏＡｌ、ＮｉＡｌ、ＦｅＡｌのいずれかに所定の量のＩ
ｎを混入した３元系金属間化合物であり、前記３元系金
属間化合物の格子定数の２倍が、前記下地基板を構成す
る化合物半導体の格子定数とほぼ等しいことを特徴とす
る半導体装置により達成される。
【００１０】また、上記の半導体装置において、前記金
属間化合物層上に形成された化合物半導体層をさらに有
し、前記化合物半導体層は、前記金属間化合物層上にエ
ピタキシャル成長されていることを特徴とする半導体装
置により達成される。また、上記の半導体装置におい
て、前記金属間化合物層の膜厚は、約４０ｎｍ以上であ
ることを特徴とする半導体装置により達成される。
属間化合物層上に形成された化合物半導体層をさらに有
し、前記化合物半導体層は、前記金属間化合物層上にエ
ピタキシャル成長されていることを特徴とする半導体装
置により達成される。また、上記の半導体装置におい
て、前記金属間化合物層の膜厚は、約４０ｎｍ以上であ
ることを特徴とする半導体装置により達成される。
【００１１】また、上記の半導体装置において、前記金
属間化合物層の膜厚は、約１００ｎｍ以上であることを
特徴とする半導体装置により達成される。また、上記の
半導体装置において、前記金属間化合物の格子定数の２
倍と、前記下地基板を構成する化合物半導体の格子定数
との格子不整が、約０．２％以下であることを特徴とす
る半導体装置により達成される。
属間化合物層の膜厚は、約１００ｎｍ以上であることを
特徴とする半導体装置により達成される。また、上記の
半導体装置において、前記金属間化合物の格子定数の２
倍と、前記下地基板を構成する化合物半導体の格子定数
との格子不整が、約０．２％以下であることを特徴とす
る半導体装置により達成される。
【００１２】また、上記の半導体装置において、前記金
属間化合物の格子定数の２倍と、前記下地基板を構成す
る化合物半導体の格子定数との格子不整が、約０．１％
以下であることを特徴とする半導体装置により達成され
る。また、上記の半導体装置において、前記下地基板
は、ＩｎＰ基板であることを特徴とする半導体装置によ
り達成される。
属間化合物の格子定数の２倍と、前記下地基板を構成す
る化合物半導体の格子定数との格子不整が、約０．１％
以下であることを特徴とする半導体装置により達成され
る。また、上記の半導体装置において、前記下地基板
は、ＩｎＰ基板であることを特徴とする半導体装置によ
り達成される。
【００１３】また、上記の半導体装置において、前記下
地基板は、Ｉｎ0.53Ｇａ0.47Ａｓ層或いはＩｎ0.52Ａｌ
0.48Ａｓ層であることを特徴とする半導体装置により達
成される。また、上記の半導体装置において、前記金属
間化合物がＣｏＩｎxＡｌ1-xであり、ｘが０．３７±
０．０４の範囲であることを特徴とする半導体装置によ
り達成される。
地基板は、Ｉｎ0.53Ｇａ0.47Ａｓ層或いはＩｎ0.52Ａｌ
0.48Ａｓ層であることを特徴とする半導体装置により達
成される。また、上記の半導体装置において、前記金属
間化合物がＣｏＩｎxＡｌ1-xであり、ｘが０．３７±
０．０４の範囲であることを特徴とする半導体装置によ
り達成される。
【００１４】また、上記の半導体装置において、前記金
属間化合物がＣｏＩｎxＧａ1-xであり、ｘが０．２８±
０．０４の範囲であることを特徴とする半導体装置によ
り達成される。また、上記の半導体装置において、前記
金属間化合物がＮｉＩｎxＡｌ1-xであり、ｘが０．２４
±０．０４の範囲であることを特徴とする半導体装置に
より達成される。
属間化合物がＣｏＩｎxＧａ1-xであり、ｘが０．２８±
０．０４の範囲であることを特徴とする半導体装置によ
り達成される。また、上記の半導体装置において、前記
金属間化合物がＮｉＩｎxＡｌ1-xであり、ｘが０．２４
±０．０４の範囲であることを特徴とする半導体装置に
より達成される。
【００１５】また、上記の半導体装置において、前記金
属間化合物がＮｉＩｎxＡｌ1-xであり、ｘが０．２３±
０．０４の範囲であることを特徴とする半導体装置によ
り達成される。また、上記の半導体装置において、前記
金属間化合物がＦｅＩｎxＡｌ1-xであり、ｘが０．１２
±０．０４の範囲であることを特徴とする半導体装置に
より達成される。
属間化合物がＮｉＩｎxＡｌ1-xであり、ｘが０．２３±
０．０４の範囲であることを特徴とする半導体装置によ
り達成される。また、上記の半導体装置において、前記
金属間化合物がＦｅＩｎxＡｌ1-xであり、ｘが０．１２
±０．０４の範囲であることを特徴とする半導体装置に
より達成される。
【００１６】また、上記の半導体装置において、前記金
属間化合物がＦｅＩｎxＡｌ1-xであり、ｘが０．１２±
０．０４の範囲であることを特徴とする半導体装置によ
り達成される。また、上記の半導体装置において、前記
下地基板は、ＩｎＡｓ基板であることを特徴とする半導
体装置により達成される。
属間化合物がＦｅＩｎxＡｌ1-xであり、ｘが０．１２±
０．０４の範囲であることを特徴とする半導体装置によ
り達成される。また、上記の半導体装置において、前記
下地基板は、ＩｎＡｓ基板であることを特徴とする半導
体装置により達成される。
【００１７】また、上記の半導体装置において、前記金
属間化合物がＣｏＩｎxＡｌ1-xであり、ｘが０．８４±
０．０４の範囲であることを特徴とする半導体装置によ
り達成される。また、上記の半導体装置において、前記
金属間化合物がＣｏＩｎxＧａ1-xであり、ｘが０．７５
±０．０４の範囲であることを特徴とする半導体装置に
より達成される。
属間化合物がＣｏＩｎxＡｌ1-xであり、ｘが０．８４±
０．０４の範囲であることを特徴とする半導体装置によ
り達成される。また、上記の半導体装置において、前記
金属間化合物がＣｏＩｎxＧａ1-xであり、ｘが０．７５
±０．０４の範囲であることを特徴とする半導体装置に
より達成される。
【００１８】また、上記の半導体装置において、前記金
属間化合物がＮｉＩｎxＡｌ1-xであり、ｘが０．７１±
０．０４の範囲であることを特徴とする半導体装置によ
り達成される。また、上記の半導体装置において、前記
金属間化合物がＮｉＩｎxＡｌ1-xであり、ｘが０．７０
±０．０４の範囲であることを特徴とする半導体装置に
より達成される。
属間化合物がＮｉＩｎxＡｌ1-xであり、ｘが０．７１±
０．０４の範囲であることを特徴とする半導体装置によ
り達成される。また、上記の半導体装置において、前記
金属間化合物がＮｉＩｎxＡｌ1-xであり、ｘが０．７０
±０．０４の範囲であることを特徴とする半導体装置に
より達成される。
【００１９】また、上記の半導体装置において、前記金
属間化合物がＦｅＩｎxＡｌ1-xであり、ｘが０．５９±
０．０４の範囲であることを特徴とする半導体装置によ
り達成される。また、上記の半導体装置において、前記
金属間化合物がＦｅＩｎxＡｌ1-xであり、ｘが０．５８
±０．０４の範囲であることを特徴とする半導体装置に
より達成される。
属間化合物がＦｅＩｎxＡｌ1-xであり、ｘが０．５９±
０．０４の範囲であることを特徴とする半導体装置によ
り達成される。また、上記の半導体装置において、前記
金属間化合物がＦｅＩｎxＡｌ1-xであり、ｘが０．５８
±０．０４の範囲であることを特徴とする半導体装置に
より達成される。
【００２０】また、下地基板上に、III族金属と他の金
属からなる金属間化合物層をエピタキシャル成長する半
導体装置の製造方法において、前記下地基板の温度を３
００℃以下とし、前記III族金属と、前記他の金属とを
交互に供給しながら前記金属間化合物層をエピタキシャ
ル成長することを特徴とする半導体装置の製造方法によ
り達成される。
属からなる金属間化合物層をエピタキシャル成長する半
導体装置の製造方法において、前記下地基板の温度を３
００℃以下とし、前記III族金属と、前記他の金属とを
交互に供給しながら前記金属間化合物層をエピタキシャ
ル成長することを特徴とする半導体装置の製造方法によ
り達成される。
【００２１】また、上記の半導体装置の製造方法におい
て、前記III族金属は、ＡｌとＩｎ又はＧａとＩｎであ
り、前記他の金属は、Ｃｏ、Ｎｉ、又はＦｅであること
を特徴とする半導体装置の製造方法により達成される。
て、前記III族金属は、ＡｌとＩｎ又はＧａとＩｎであ
り、前記他の金属は、Ｃｏ、Ｎｉ、又はＦｅであること
を特徴とする半導体装置の製造方法により達成される。
【００２２】
【作用】本発明によれば、金属間化合物であるＣｏＧ
ａ、ＮｉＧａ、ＦｅＧａ、ＣｏＡｌ、ＮｉＡｌ、ＦｅＡ
ｌのいずれかに、所定の量のＩｎを混入した３元系金属
間化合物を形成することにより、金属間化合物の格子定
数の２倍を、下地基板を構成する化合物半導体の格子定
数とほぼ等しくしたので、格子不整転位の発生しにくい
金属間化合物層をエピタキシャル成長することができ
る。
ａ、ＮｉＧａ、ＦｅＧａ、ＣｏＡｌ、ＮｉＡｌ、ＦｅＡ
ｌのいずれかに、所定の量のＩｎを混入した３元系金属
間化合物を形成することにより、金属間化合物の格子定
数の２倍を、下地基板を構成する化合物半導体の格子定
数とほぼ等しくしたので、格子不整転位の発生しにくい
金属間化合物層をエピタキシャル成長することができ
る。
【００２３】また、下地基板上に成長した金属間化合物
層の上部には、半導体層をさらにエピタキシャル成長で
きるので、金属間化合物を埋め込み配線層として使用す
ることができる。また、下地基板上に、格子不整転位の
ない金属間化合物層を４０ｎｍ以上エピタキシャル成長
するので、金属間化合物層を配線層として用いることが
できる。
層の上部には、半導体層をさらにエピタキシャル成長で
きるので、金属間化合物を埋め込み配線層として使用す
ることができる。また、下地基板上に、格子不整転位の
ない金属間化合物層を４０ｎｍ以上エピタキシャル成長
するので、金属間化合物層を配線層として用いることが
できる。
【００２４】また、下地基板上に、格子不整転位のない
金属間化合物層を１００ｎｍ以上エピタキシャル成長す
るので、金属間化合物層を低抵抗な配線層として用いる
ことができる。また、金属間化合物の格子定数の２倍
と、下地基板を構成する化合物半導体の格子定数との格
子不整を約０．２％以下にしたので、格子不整転位のな
い金属間化合物層を４０ｎｍ以上成長することができ
る。
金属間化合物層を１００ｎｍ以上エピタキシャル成長す
るので、金属間化合物層を低抵抗な配線層として用いる
ことができる。また、金属間化合物の格子定数の２倍
と、下地基板を構成する化合物半導体の格子定数との格
子不整を約０．２％以下にしたので、格子不整転位のな
い金属間化合物層を４０ｎｍ以上成長することができ
る。
【００２５】また、金属間化合物の格子定数の２倍と、
下地基板を構成する化合物半導体の格子定数との格子不
整を約０．１％以下にしたので、格子不整転位のない金
属間化合物層を１００ｎｍ以上成長することができる。
また、上記の金属間化合物は、下地基板にＩｎＰ基板を
用いた半導体基板に適用することができる。
下地基板を構成する化合物半導体の格子定数との格子不
整を約０．１％以下にしたので、格子不整転位のない金
属間化合物層を１００ｎｍ以上成長することができる。
また、上記の金属間化合物は、下地基板にＩｎＰ基板を
用いた半導体基板に適用することができる。
【００２６】また、上記の金属間化合物は、下地基板に
Ｉｎ0.53Ｇａ0.47Ａｓ層或いはＩｎ 0.52Ａｌ0.48Ａｓ層
を用いた半導体装置に適用することができる。また、金
属間化合物にＣｏＩｎxＡｌ1-xを用い、このときのｘを
０．３７±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＰ基板上にエピタキシャル成
長することができる。
Ｉｎ0.53Ｇａ0.47Ａｓ層或いはＩｎ 0.52Ａｌ0.48Ａｓ層
を用いた半導体装置に適用することができる。また、金
属間化合物にＣｏＩｎxＡｌ1-xを用い、このときのｘを
０．３７±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＰ基板上にエピタキシャル成
長することができる。
【００２７】また、金属間化合物にＣｏＩｎxＧａ1-xを
用い、このときのｘを０．２８±０．０４の範囲内にし
たので、格子不整転位のない金属間化合物をＩｎＰ基板
上にエピタキシャル成長することができる。また、金属
間化合物にＮｉＩｎxＡｌ1-xを用い、このときのｘを
０．２４±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＰ基板上にエピタキシャル成
長することができる。
用い、このときのｘを０．２８±０．０４の範囲内にし
たので、格子不整転位のない金属間化合物をＩｎＰ基板
上にエピタキシャル成長することができる。また、金属
間化合物にＮｉＩｎxＡｌ1-xを用い、このときのｘを
０．２４±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＰ基板上にエピタキシャル成
長することができる。
【００２８】また、金属間化合物にＮｉＩｎxＡｌ1-xを
用い、このときのｘを０．２３±０．０４の範囲内にし
たので、格子不整転位のない金属間化合物をＩｎＰ基板
上にエピタキシャル成長することができる。また、金属
間化合物にＦｅＩｎxＡｌ1-xを用い、このときのｘを
０．１２±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＰ基板上にエピタキシャル成
長することができる。
用い、このときのｘを０．２３±０．０４の範囲内にし
たので、格子不整転位のない金属間化合物をＩｎＰ基板
上にエピタキシャル成長することができる。また、金属
間化合物にＦｅＩｎxＡｌ1-xを用い、このときのｘを
０．１２±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＰ基板上にエピタキシャル成
長することができる。
【００２９】また、金属間化合物にＦｅＩｎxＡｌ1-xを
用い、このときのｘを０．１２±０．０４の範囲内にし
たので、格子不整転位のない金属間化合物をＩｎＰ基板
上にエピタキシャル成長することができる。また、上記
の金属間化合物は、下地基板にＩｎＡｓ基板を用いた半
導体基板に適用することができる。
用い、このときのｘを０．１２±０．０４の範囲内にし
たので、格子不整転位のない金属間化合物をＩｎＰ基板
上にエピタキシャル成長することができる。また、上記
の金属間化合物は、下地基板にＩｎＡｓ基板を用いた半
導体基板に適用することができる。
【００３０】また、金属間化合物にＣｏＩｎxＡｌ1-xを
用い、このときのｘを０．８４±０．０４の範囲内にし
たので格子不整転位のない金属間化合物をＩｎＡｓ基板
上にエピタキシャル成長することができる。また、金属
間化合物にＣｏＩｎxＧａ1-xを用い、このときのｘを
０．７５±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＡｓ基板上にエピタキシャル
成長することができる。
用い、このときのｘを０．８４±０．０４の範囲内にし
たので格子不整転位のない金属間化合物をＩｎＡｓ基板
上にエピタキシャル成長することができる。また、金属
間化合物にＣｏＩｎxＧａ1-xを用い、このときのｘを
０．７５±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＡｓ基板上にエピタキシャル
成長することができる。
【００３１】また、金属間化合物にＮｉＩｎxＡｌ1-xを
用い、このときのｘを０．７１±０．０４の範囲内にし
たので、格子不整転位のない金属間化合物をＩｎＡｓ基
板上にエピタキシャル成長することができる。また、金
属間化合物にＮｉＩｎxＡｌ1-xを用い、このときのｘを
０．７０±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＡｓ基板上にエピタキシャル
成長することができる。
用い、このときのｘを０．７１±０．０４の範囲内にし
たので、格子不整転位のない金属間化合物をＩｎＡｓ基
板上にエピタキシャル成長することができる。また、金
属間化合物にＮｉＩｎxＡｌ1-xを用い、このときのｘを
０．７０±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＡｓ基板上にエピタキシャル
成長することができる。
【００３２】また、金属間化合物にＦｅＩｎxＡｌ1-xを
用い、このときのｘを０．５９±０．０４の範囲内にし
たので、格子不整転位のない金属間化合物をＩｎＡｓ基
板上にエピタキシャル成長することができる。また、金
属間化合物にＦｅＩｎxＡｌ1-xを用い、このときのｘを
０．５８±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＡｓ基板上にエピタキシャル
成長することができる。
用い、このときのｘを０．５９±０．０４の範囲内にし
たので、格子不整転位のない金属間化合物をＩｎＡｓ基
板上にエピタキシャル成長することができる。また、金
属間化合物にＦｅＩｎxＡｌ1-xを用い、このときのｘを
０．５８±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＡｓ基板上にエピタキシャル
成長することができる。
【００３３】また、下地基板の温度を３００℃以下と
し、III族金属と、他の金属とを交互に供給しながら金
属間化合物層をエピタキシャル成長したので、結晶性の
良い金属間化合物層を下地基板上に２次元成長すること
ができる。また、上記の半導体装置の製造方法におい
て、III族金属としてＡｌとＩｎ又はＧａとＩｎを、他
の金属としてＣｏ、Ｎｉ、又はＦｅを適用することがで
きる。
し、III族金属と、他の金属とを交互に供給しながら金
属間化合物層をエピタキシャル成長したので、結晶性の
良い金属間化合物層を下地基板上に２次元成長すること
ができる。また、上記の半導体装置の製造方法におい
て、III族金属としてＡｌとＩｎ又はＧａとＩｎを、他
の金属としてＣｏ、Ｎｉ、又はＦｅを適用することがで
きる。
【００３４】
【実施例】本発明は、化合物半導体基板上に金属間化合
物がエピタキシャル成長できるように、化合物半導体基
板と金属間化合物の格子整合をとり、埋め込み金属配線
を形成するものである。まず、金属間化合物を配線とし
て用いる際の条件について説明する。
物がエピタキシャル成長できるように、化合物半導体基
板と金属間化合物の格子整合をとり、埋め込み金属配線
を形成するものである。まず、金属間化合物を配線とし
て用いる際の条件について説明する。
【００３５】幅０．１μｍ、ライン長１ｍｍの配線に１
μＡの電流を流したときに、電圧降下を１００ｍＶに抑
える場合を考える。配線材料に例えばＮｉＡｌを用いる
とすると、ＮｉＡｌの抵抗率は１０〜４０μΩ・ｃｍで
あるので、１０〜４０ｎｍ以上の膜厚を堆積する必要が
ある。一方、マシューズ（J.W.Matthews）等の理論によ
れば、格子不整転位の発生する臨界膜厚は
μＡの電流を流したときに、電圧降下を１００ｍＶに抑
える場合を考える。配線材料に例えばＮｉＡｌを用いる
とすると、ＮｉＡｌの抵抗率は１０〜４０μΩ・ｃｍで
あるので、１０〜４０ｎｍ以上の膜厚を堆積する必要が
ある。一方、マシューズ（J.W.Matthews）等の理論によ
れば、格子不整転位の発生する臨界膜厚は
【００３６】
【数１】 として表すことができる（参考文献；Journal of Cryst
al Growth, vol.27 (1984) p.118）。ここで、ｈcは臨
界膜厚、ｂはバーガーズベクトル、γはポアソン比、ｆ
は格子不整である。従って、バーガーズベクトルとポア
ソン比が判れば臨界膜厚を概算することが可能である。
al Growth, vol.27 (1984) p.118）。ここで、ｈcは臨
界膜厚、ｂはバーガーズベクトル、γはポアソン比、ｆ
は格子不整である。従って、バーガーズベクトルとポア
ソン比が判れば臨界膜厚を概算することが可能である。
【００３７】ＮｉＡｌの場合にバーガーズベクトルが＜
１１０＞、ポアソン比が０．３と仮定して格子不整と臨
界膜厚の関係を計算した結果を図１に示す。図１示する
ように、ＮｉＡｌでは、格子不整が１％でも臨界膜厚は
１０ｎｍであるので、配線として利用した場合には格子
不整転位の発生は不可避である。そこで、本願発明者ら
は、２元系の金属間化合物中に第３の元素を混入し、３
元系の金属間化合物とすることにより、化合物半導体基
板と金属間化合物との格子不整合を緩和し、臨界膜厚を
厚くすることに思い至った。
１１０＞、ポアソン比が０．３と仮定して格子不整と臨
界膜厚の関係を計算した結果を図１に示す。図１示する
ように、ＮｉＡｌでは、格子不整が１％でも臨界膜厚は
１０ｎｍであるので、配線として利用した場合には格子
不整転位の発生は不可避である。そこで、本願発明者ら
は、２元系の金属間化合物中に第３の元素を混入し、３
元系の金属間化合物とすることにより、化合物半導体基
板と金属間化合物との格子不整合を緩和し、臨界膜厚を
厚くすることに思い至った。
【００３８】次に、本発明による３元系化合物を用いて
格子整合を行う方法を説明する。格子定数の２倍の値
が、化合物半導体の格子定数とほぼ等しい金属間化合物
を表１にまとめる。
格子整合を行う方法を説明する。格子定数の２倍の値
が、化合物半導体の格子定数とほぼ等しい金属間化合物
を表１にまとめる。
【００３９】
【表１】 表１から判るように、これらの金属間化合物の格子定数
は、ＧａＡｓに対しては正の格子不整を、ＩｎＰ及びＩ
ｎＡｓに対しては負の格子不整を有している。これら金
属間化合物において、III族金属元素であるＡｌ又はＧ
ａを、Ｉｎに置き換えると、格子定数が増加することが
知られている。従って、ＩｎＰ又はＩｎＡｓ基板に対し
ては、これら金属間化合物にＩｎを加えて３元系の化合
物とすることにより、格子不整を小さくすることが可能
である。
は、ＧａＡｓに対しては正の格子不整を、ＩｎＰ及びＩ
ｎＡｓに対しては負の格子不整を有している。これら金
属間化合物において、III族金属元素であるＡｌ又はＧ
ａを、Ｉｎに置き換えると、格子定数が増加することが
知られている。従って、ＩｎＰ又はＩｎＡｓ基板に対し
ては、これら金属間化合物にＩｎを加えて３元系の化合
物とすることにより、格子不整を小さくすることが可能
である。
【００４０】例えば、立方晶であるδ相のＮｉＩｎの格
子定数は０．３０９ｎｍであり、ＩｎＰ及びＩｎＡｓに
対して正の格子不整に変化する。従って、ＮｉＡｌ又は
ＮｉＧａとＮｉＩｎとを所定の割合で構成した化合物を
形成することにより、ＩｎＰ及びＩｎＡｓに対して、格
子整合のとれた金属間化合物を形成することが可能とな
る。
子定数は０．３０９ｎｍであり、ＩｎＰ及びＩｎＡｓに
対して正の格子不整に変化する。従って、ＮｉＡｌ又は
ＮｉＧａとＮｉＩｎとを所定の割合で構成した化合物を
形成することにより、ＩｎＰ及びＩｎＡｓに対して、格
子整合のとれた金属間化合物を形成することが可能とな
る。
【００４１】表２に、上記金属間化合物にＩｎを添加
し、格子整合をとる際の組成比をまとめる。
し、格子整合をとる際の組成比をまとめる。
【００４２】
【表２】 次に、本発明の第１の実施例による半導体装置の製造方
法を図２及び図３を用いて説明する。図２は本実施例に
より形成した半導体装置の構造を示す図、図３は本実施
例により形成した金属間化合物の格子不整と臨界膜厚と
の関係を示すグラフである。
法を図２及び図３を用いて説明する。図２は本実施例に
より形成した半導体装置の構造を示す図、図３は本実施
例により形成した金属間化合物の格子不整と臨界膜厚と
の関係を示すグラフである。
【００４３】本実施例では、ＩｎＰ基板１０上に、Ｉｎ
ＧａＡｓ層１２とＩｎＡｌＡｓ層１４との２層構造から
なるバッファー層、金属間化合物であるＮｉＩｎＡｌ層
１６、ＩｎＡｌＡｓ層１８を連続してＭＢＥ法により堆
積した。なお、原料のアルミ（Ａｌ）、砒素（Ａｓ）、
ガリウム（Ｇａ）、インジウム（Ｉｎ）、ニッケル（Ｎ
ｉ）はクヌーセンセル（ｋ−セル）を用いて供給した。
ＧａＡｓ層１２とＩｎＡｌＡｓ層１４との２層構造から
なるバッファー層、金属間化合物であるＮｉＩｎＡｌ層
１６、ＩｎＡｌＡｓ層１８を連続してＭＢＥ法により堆
積した。なお、原料のアルミ（Ａｌ）、砒素（Ａｓ）、
ガリウム（Ｇａ）、インジウム（Ｉｎ）、ニッケル（Ｎ
ｉ）はクヌーセンセル（ｋ−セル）を用いて供給した。
【００４４】まず、ＩｎＰ基板１０を脱脂処理及び薬液
処理した後、モリブデン（Ｍｏ）ブロックに固定して超
高真空チャンバー内に導入した。次いで、３×１０-6Ｔ
ｏｒｒ程度のＡｓ雰囲気中で熱クリーニングを行った
後、ＭＢＥ法により膜厚１００ｎｍのＩｎＧａＡｓ層１
２と、膜厚１００ｎｍのＩｎＡｌＡｓ層１４を連続して
堆積し、バッファー層を形成した。なお、バッファー層
とＩｎＰ基板１０が格子整合するように、ＩｎＧａＡｓ
層１２の組成をＩｎ0.53Ｇａ0.47Ａｓとし、ＩｎＡｌＡ
ｓ層１４の組成をＩｎ0.52Ａｌ0.48Ａｓとした。このと
きのバッファー層の結晶性を反射型高速電子線回折（Ｒ
ＨＥＥＤ）法により評価した結果、砒素安定化面の２×
４パターンを示し、また、菊池線と０次のラウエリング
が観察されたことから結晶性が良好であることが判っ
た。
処理した後、モリブデン（Ｍｏ）ブロックに固定して超
高真空チャンバー内に導入した。次いで、３×１０-6Ｔ
ｏｒｒ程度のＡｓ雰囲気中で熱クリーニングを行った
後、ＭＢＥ法により膜厚１００ｎｍのＩｎＧａＡｓ層１
２と、膜厚１００ｎｍのＩｎＡｌＡｓ層１４を連続して
堆積し、バッファー層を形成した。なお、バッファー層
とＩｎＰ基板１０が格子整合するように、ＩｎＧａＡｓ
層１２の組成をＩｎ0.53Ｇａ0.47Ａｓとし、ＩｎＡｌＡ
ｓ層１４の組成をＩｎ0.52Ａｌ0.48Ａｓとした。このと
きのバッファー層の結晶性を反射型高速電子線回折（Ｒ
ＨＥＥＤ）法により評価した結果、砒素安定化面の２×
４パターンを示し、また、菊池線と０次のラウエリング
が観察されたことから結晶性が良好であることが判っ
た。
【００４５】このようにして形成したＩｎＡｌＡｓ層１
４上に、金属間化合物であるＮｉＩｎＡｌ層１６を形成
した。この際、バックグラウンドのＡｓの影響を防ぐた
め、バッファー層の形成後にＡｓセルのシャッターを閉
じ、Ａｓセルを室温まで降温した後にＮｉセルを昇温し
た。ＮｉＩｎＡｌの格子定数をバッファー層と整合する
ためには、表２に示したように、ＮｉＩｎ0.24Ａｌ0.76
の組成により堆積すれば良い。なお、Ｎｉセルを１５０
０℃、Ｉｎセルを５２０℃、Ａｌセルを９２０℃に設定
して堆積することにより、前記した組成のＮｉＩｎＡｌ
層１６を得ることができた。
４上に、金属間化合物であるＮｉＩｎＡｌ層１６を形成
した。この際、バックグラウンドのＡｓの影響を防ぐた
め、バッファー層の形成後にＡｓセルのシャッターを閉
じ、Ａｓセルを室温まで降温した後にＮｉセルを昇温し
た。ＮｉＩｎＡｌの格子定数をバッファー層と整合する
ためには、表２に示したように、ＮｉＩｎ0.24Ａｌ0.76
の組成により堆積すれば良い。なお、Ｎｉセルを１５０
０℃、Ｉｎセルを５２０℃、Ａｌセルを９２０℃に設定
して堆積することにより、前記した組成のＮｉＩｎＡｌ
層１６を得ることができた。
【００４６】基板温度を２５０℃として、III族金属で
あるＩｎとＡｌと、他の金属であるＮｉとを交互に供給
することにより、前記した組成からなるＮｉＩｎＡｌ層
１６を堆積した。このとき、供給源をＮｉからＩｎとＡ
ｌに、ＩｎとＡｌからＮｉに変える際には、それぞれ２
秒間、成長を中断した。このようにして堆積した膜厚１
００ｎｍのＮｉＩｎＡｌ層１６の結晶性をＲＨＥＥＤ法
により評価した結果、立方晶系のＮｉＩｎＡｌ層１６に
対応するシャープなストリークパターンが観察された。
ストリークパターンは、結晶性並びに表面の平坦性に優
れた結晶から得られるものであることから、結晶性に優
れたＮｉＩｎＡｌ層１６が、ＩｎＡｌＡｓ層１４上に２
次元的にエピタキシャル成長していることが判った。ま
た、ＮｉＩｎＡｌ層１６の抵抗率は、バルク材料とほぼ
等しい約２０μΩ・ｃｍであった。
あるＩｎとＡｌと、他の金属であるＮｉとを交互に供給
することにより、前記した組成からなるＮｉＩｎＡｌ層
１６を堆積した。このとき、供給源をＮｉからＩｎとＡ
ｌに、ＩｎとＡｌからＮｉに変える際には、それぞれ２
秒間、成長を中断した。このようにして堆積した膜厚１
００ｎｍのＮｉＩｎＡｌ層１６の結晶性をＲＨＥＥＤ法
により評価した結果、立方晶系のＮｉＩｎＡｌ層１６に
対応するシャープなストリークパターンが観察された。
ストリークパターンは、結晶性並びに表面の平坦性に優
れた結晶から得られるものであることから、結晶性に優
れたＮｉＩｎＡｌ層１６が、ＩｎＡｌＡｓ層１４上に２
次元的にエピタキシャル成長していることが判った。ま
た、ＮｉＩｎＡｌ層１６の抵抗率は、バルク材料とほぼ
等しい約２０μΩ・ｃｍであった。
【００４７】なお、基板温度を３５０℃として、同様の
方法により成膜を行ったが、ＲＨＥＥＤ像からは立方晶
系のスポットパターンが得られたものの、約２ｎｍの成
長初期から３次元成長が生じており、良質な膜は得られ
なかった。金属間化合物が２次元成長され、良質な膜を
形成するためには、基板温度は３００℃以下であること
が望ましい。
方法により成膜を行ったが、ＲＨＥＥＤ像からは立方晶
系のスポットパターンが得られたものの、約２ｎｍの成
長初期から３次元成長が生じており、良質な膜は得られ
なかった。金属間化合物が２次元成長され、良質な膜を
形成するためには、基板温度は３００℃以下であること
が望ましい。
【００４８】また、上記実施例では、III族金属である
Ｉｎ及びＡｌと、他の金属であるＮｉを交互に供給し、
１原子層ごとに成長したが、これにより３元素を同時供
給して成膜する場合よりも良質な膜を形成することがで
きた。次いで、このように形成したＮｉＩｎＡｌ層１６
上に、ＩｎＡｌＡｓ層１８を堆積した。まず、基板温度
を２５０℃のままでＡｓセルを昇温し、バッファー層と
して５原子層のＩｎＡｌＡｓ層をマイグレーションエン
ハンストエピタキシー（ＭＥＥ：Migration Enhanced E
pitaxy）法により成長後、基板温度を５００℃として膜
厚約２００ｎｍのＩｎＡｌＡｓ層１８を堆積した。成長
の際にその場観察によりＩｎＡｌＡｓ層の結晶性をＲＨ
ＥＥＤ法により調査したが、ＲＨＥＥＤ像は終始ストリ
ークパターンを保ち、良質な膜が成長できていることが
判った。
Ｉｎ及びＡｌと、他の金属であるＮｉを交互に供給し、
１原子層ごとに成長したが、これにより３元素を同時供
給して成膜する場合よりも良質な膜を形成することがで
きた。次いで、このように形成したＮｉＩｎＡｌ層１６
上に、ＩｎＡｌＡｓ層１８を堆積した。まず、基板温度
を２５０℃のままでＡｓセルを昇温し、バッファー層と
して５原子層のＩｎＡｌＡｓ層をマイグレーションエン
ハンストエピタキシー（ＭＥＥ：Migration Enhanced E
pitaxy）法により成長後、基板温度を５００℃として膜
厚約２００ｎｍのＩｎＡｌＡｓ層１８を堆積した。成長
の際にその場観察によりＩｎＡｌＡｓ層の結晶性をＲＨ
ＥＥＤ法により調査したが、ＲＨＥＥＤ像は終始ストリ
ークパターンを保ち、良質な膜が成長できていることが
判った。
【００４９】次に、ＮｉＩｎＡｌ層１６の組成と臨界膜
厚との関係を示す。ＮｉＩｎxＡｌ1-xとしたときに、ｘ
を０．２４から０．３０まで変化し、臨界膜厚のｘ依存
性を調査した。このときのｘの値は、格子不整を０から
０．４％に変化したことに対応する。図３において、○
は２次元成長により良質な膜が得られた条件、●は３次
元成長が生じ、膜が多結晶化した条件を示している。図
３から判るように、２次元成長が可能な臨界膜厚は、格
子不整が大きいほど薄くなる。従って、必要な膜厚に応
じて、組成比の制御性を考慮すれば良い。例えば、４０
ｎｍの膜厚が必要であれば格子不整を約０．２％以下に
抑えれば良いし、１００ｎｍの膜厚が必要であれば格子
不整を約０．１％以下に抑えれば良い。
厚との関係を示す。ＮｉＩｎxＡｌ1-xとしたときに、ｘ
を０．２４から０．３０まで変化し、臨界膜厚のｘ依存
性を調査した。このときのｘの値は、格子不整を０から
０．４％に変化したことに対応する。図３において、○
は２次元成長により良質な膜が得られた条件、●は３次
元成長が生じ、膜が多結晶化した条件を示している。図
３から判るように、２次元成長が可能な臨界膜厚は、格
子不整が大きいほど薄くなる。従って、必要な膜厚に応
じて、組成比の制御性を考慮すれば良い。例えば、４０
ｎｍの膜厚が必要であれば格子不整を約０．２％以下に
抑えれば良いし、１００ｎｍの膜厚が必要であれば格子
不整を約０．１％以下に抑えれば良い。
【００５０】なお、格子不整をｘの値に換算して言い換
えれば、ｘを０．２４±０．０４の範囲内に設定するこ
とにより格子不整転位のない層を４０ｎｍ以上、また、
ｘを０．２４±０．０２の範囲内に設定することにより
格子不整転位のない層を１００ｎｍ以上形成することが
できる。このように、本実施例によれば、金属間化合物
であるＮｉＡｌとIII族金属であるＩｎとの混晶を形成
することにより、ＩｎＰ基板、或いはＩｎ0.53Ｇａ0.47
Ａｓ又はＩｎ0.52Ａｌ0.48Ａｓと格子整合したので、Ｎ
ｉＩｎＡｌからなる金属間化合物層を化合物半導体上に
エピタキシャル成長することができる。
えれば、ｘを０．２４±０．０４の範囲内に設定するこ
とにより格子不整転位のない層を４０ｎｍ以上、また、
ｘを０．２４±０．０２の範囲内に設定することにより
格子不整転位のない層を１００ｎｍ以上形成することが
できる。このように、本実施例によれば、金属間化合物
であるＮｉＡｌとIII族金属であるＩｎとの混晶を形成
することにより、ＩｎＰ基板、或いはＩｎ0.53Ｇａ0.47
Ａｓ又はＩｎ0.52Ａｌ0.48Ａｓと格子整合したので、Ｎ
ｉＩｎＡｌからなる金属間化合物層を化合物半導体上に
エピタキシャル成長することができる。
【００５１】また、格子不整を０．２％以下にすること
により格子不整転位のない層を４０ｎｍ以上、格子不整
を０．１％以下にすることにより格子不整転位のない層
を１００ｎｍ以上形成することができるので、金属間化
合物層を低抵抗な配線層として用いることができる。ま
た、このようにして成長した金属間化合物層の上部に
は、半導体層をさらにエピタキシャル成長できるので、
金属間化合物を埋め込み配線層として使用することがで
きる。これにより、配線面積の節約、デバイスの縮小を
図ることができる。
により格子不整転位のない層を４０ｎｍ以上、格子不整
を０．１％以下にすることにより格子不整転位のない層
を１００ｎｍ以上形成することができるので、金属間化
合物層を低抵抗な配線層として用いることができる。ま
た、このようにして成長した金属間化合物層の上部に
は、半導体層をさらにエピタキシャル成長できるので、
金属間化合物を埋め込み配線層として使用することがで
きる。これにより、配線面積の節約、デバイスの縮小を
図ることができる。
【００５２】また、下地基板の温度を３００℃以下と
し、III族金属と、他の金属とを交互に供給しながら金
属間化合物層をエピタキシャル成長したので、３元素を
同時供給して成膜する場合よりも良質な膜を形成できる
とともに、結晶性の良い金属間化合物を下地基板上に２
次元成長することができる。本発明の上記実施例に限ら
ず種々の変形が可能である。
し、III族金属と、他の金属とを交互に供給しながら金
属間化合物層をエピタキシャル成長したので、３元素を
同時供給して成膜する場合よりも良質な膜を形成できる
とともに、結晶性の良い金属間化合物を下地基板上に２
次元成長することができる。本発明の上記実施例に限ら
ず種々の変形が可能である。
【００５３】例えば、上記実施例では、金属間化合物で
あるＮｉＡｌとIII族金属であるＩｎを混晶することに
よりＩｎＰ基板又はＩｎＰと等しい格子定数を有する化
合物半導体と格子整合のとれる金属間化合物を形成した
が、他の金属間化合物にＩｎを含有させてもよい。例え
ば、ＣｏＡｌ、ＣｏＧａ、ＮｉＧａ、ＦｅＡｌ、ＦｅＧ
ａを用いても、エピタキシャル成長できる金属間化合物
を形成することができる。この場合、表２に示す組成に
よりＩｎを混入した３元系金属間化合物を形成すれば良
い。
あるＮｉＡｌとIII族金属であるＩｎを混晶することに
よりＩｎＰ基板又はＩｎＰと等しい格子定数を有する化
合物半導体と格子整合のとれる金属間化合物を形成した
が、他の金属間化合物にＩｎを含有させてもよい。例え
ば、ＣｏＡｌ、ＣｏＧａ、ＮｉＧａ、ＦｅＡｌ、ＦｅＧ
ａを用いても、エピタキシャル成長できる金属間化合物
を形成することができる。この場合、表２に示す組成に
よりＩｎを混入した３元系金属間化合物を形成すれば良
い。
【００５４】また、化合物半導体基板としてＩｎＡｓ基
板を用いても、表２に示す組成によりＩｎを混入した３
元系金属間化合物を形成することにより、格子不整転位
のない金属間化合物層をエピタキシャル成長することが
できる。なお、上記の金属間化合物層を配線層として用
いる際には、Ｉｎの混入量は表２に記載した組成に対し
て±０．０４程度の範囲内であればよい。また、より厚
い配線層を形成するためには、表２に記載した組成に対
して±０．０２の範囲内に設定することが望ましい。
板を用いても、表２に示す組成によりＩｎを混入した３
元系金属間化合物を形成することにより、格子不整転位
のない金属間化合物層をエピタキシャル成長することが
できる。なお、上記の金属間化合物層を配線層として用
いる際には、Ｉｎの混入量は表２に記載した組成に対し
て±０．０４程度の範囲内であればよい。また、より厚
い配線層を形成するためには、表２に記載した組成に対
して±０．０２の範囲内に設定することが望ましい。
【００５５】次に、本発明の第２の実施例による半導体
装置及びその製造方法を図４乃至図８を用いて説明す
る。図４は 量子効果メモリデバイスの構造を示す図、
図５は従来の量子効果メモリデバイスの構造を示す図、
図６は本実施例による量子効果メモリデバイスの構造を
示す図、図７及び図８は本実施例による半導体装置の製
造方法を説明する図である。
装置及びその製造方法を図４乃至図８を用いて説明す
る。図４は 量子効果メモリデバイスの構造を示す図、
図５は従来の量子効果メモリデバイスの構造を示す図、
図６は本実施例による量子効果メモリデバイスの構造を
示す図、図７及び図８は本実施例による半導体装置の製
造方法を説明する図である。
【００５６】本実施例では、第１の実施例による金属間
化合物を、負性微分特性を示すダブルエミッタ構造のト
ランジスタにより形成された量子効果メモリーデバイス
に応用する際の半導体装置の製造方法を説明する。図４
は、同一出願人による特開平６−１１２４２６号公報記
載の量子効果メモリーデバイスの立体構造を示した図で
ある。
化合物を、負性微分特性を示すダブルエミッタ構造のト
ランジスタにより形成された量子効果メモリーデバイス
に応用する際の半導体装置の製造方法を説明する。図４
は、同一出願人による特開平６−１１２４２６号公報記
載の量子効果メモリーデバイスの立体構造を示した図で
ある。
【００５７】図４に示すように、行アドレス信号線層Ａ
ｘが配され、これに交差して２本一対で平行の信号配線
からなる列アドレス信号線層Ａｙ2、Ａｙ2が配され、行
アドレス信号配線層Ａｘと列アドレス信号配線層Ａｙ
1、Ａｙ2との交差部にはメモリセル層ＭＣが形成されて
いる。メモリセル層ＭＣは、各アドレス信号配線層Ａ
ｘ、Ａｙ1、Ａｙ2間において、行アドレス信号配線層Ａ
ｘ側に所定のしきい値電圧Ｖthで電流を流す特性を有す
るベース・コレクタ接合Ｄ3がその一面において行アド
レス信号配線層Ａｘに電気的に接触して形成され、ベー
ス・コレクタ接合Ｄ3の他面と前記列アドレス信号配線
層Ａｙ1、Ａｙ2のうちの一方の配線層Ａｙ1との間にベ
ース・エミッタ接合Ｄ1が電気的に接触して形成され、
且つ、前記ベース・コレクタ接合Ｄ3の他面と前記列ア
ドレス信号配線層Ａｙ1、Ａｙ2のうちの他方の配線層Ａ
ｙ2との間にベース・エミッタ接合Ｄ2が電気的に接触し
て積層状に形成されている。
ｘが配され、これに交差して２本一対で平行の信号配線
からなる列アドレス信号線層Ａｙ2、Ａｙ2が配され、行
アドレス信号配線層Ａｘと列アドレス信号配線層Ａｙ
1、Ａｙ2との交差部にはメモリセル層ＭＣが形成されて
いる。メモリセル層ＭＣは、各アドレス信号配線層Ａ
ｘ、Ａｙ1、Ａｙ2間において、行アドレス信号配線層Ａ
ｘ側に所定のしきい値電圧Ｖthで電流を流す特性を有す
るベース・コレクタ接合Ｄ3がその一面において行アド
レス信号配線層Ａｘに電気的に接触して形成され、ベー
ス・コレクタ接合Ｄ3の他面と前記列アドレス信号配線
層Ａｙ1、Ａｙ2のうちの一方の配線層Ａｙ1との間にベ
ース・エミッタ接合Ｄ1が電気的に接触して形成され、
且つ、前記ベース・コレクタ接合Ｄ3の他面と前記列ア
ドレス信号配線層Ａｙ1、Ａｙ2のうちの他方の配線層Ａ
ｙ2との間にベース・エミッタ接合Ｄ2が電気的に接触し
て積層状に形成されている。
【００５８】図５に、図４のメモリセル層ＭＣの断面構
造を示す。図示するように、半絶縁性もしくは絶縁性基
板（Ｓ．Ｉ．ＧａＡｓ）１０上に、順次、良導体層（ｎ
++−ＧａＡｓ）２０、導体層（ｎ+−ＧａＡｓ）２２、
シングルバリア層（ｉ−ＡｌＧａＡｓ）２４、導体層
（ｎ+−ＧａＡｓ）２６、共鳴トンネルバリア層（ｉ−
ＡｌＡｓ／ｉ−ＧａＡｓ／ｉ−ＡｌＡｓ）２８、導体層
（ｎ+−ＧａＡｓ）３６および良導体層（ｎ++−ＧａＡ
ｓ）３８が積層状に形成されている。ここで、共鳴トン
ネルバリア層２８は、トンネルバリア層（ｉ−ＡｌＡ
ｓ）３０、３４の間に量子井戸層（ｉ−ＧａＡｓ）３２
が挟まれた共鳴トンネル構造をなしている。
造を示す。図示するように、半絶縁性もしくは絶縁性基
板（Ｓ．Ｉ．ＧａＡｓ）１０上に、順次、良導体層（ｎ
++−ＧａＡｓ）２０、導体層（ｎ+−ＧａＡｓ）２２、
シングルバリア層（ｉ−ＡｌＧａＡｓ）２４、導体層
（ｎ+−ＧａＡｓ）２６、共鳴トンネルバリア層（ｉ−
ＡｌＡｓ／ｉ−ＧａＡｓ／ｉ−ＡｌＡｓ）２８、導体層
（ｎ+−ＧａＡｓ）３６および良導体層（ｎ++−ＧａＡ
ｓ）３８が積層状に形成されている。ここで、共鳴トン
ネルバリア層２８は、トンネルバリア層（ｉ−ＡｌＡ
ｓ）３０、３４の間に量子井戸層（ｉ−ＧａＡｓ）３２
が挟まれた共鳴トンネル構造をなしている。
【００５９】そして導体層（ｎ+−ＧａＡｓ）２２とシ
ングルバリア層（ｉ−ＡｌＧａＡｓ）２４とが積層して
ベース・コレクタ接合層Ｄ3を構成しており、共鳴トン
ネルバリア層（ｉ−ＡｌＡｓ／ｉ−ＧａＡｓ／ｉ−Ａｌ
Ａｓ）２８が導体層（ｎ+−ＧａＡｓ）２６と導体層
（ｎ+−ＧａＡｓ）３６および良導体層（ｎ++−ＧａＡ
ｓ）３８とに挟まれた共鳴トンネル構造により、ベース
・エミッタ接合層Ｄ1，Ｄ2を構成している。
ングルバリア層（ｉ−ＡｌＧａＡｓ）２４とが積層して
ベース・コレクタ接合層Ｄ3を構成しており、共鳴トン
ネルバリア層（ｉ−ＡｌＡｓ／ｉ−ＧａＡｓ／ｉ−Ａｌ
Ａｓ）２８が導体層（ｎ+−ＧａＡｓ）２６と導体層
（ｎ+−ＧａＡｓ）３６および良導体層（ｎ++−ＧａＡ
ｓ）３８とに挟まれた共鳴トンネル構造により、ベース
・エミッタ接合層Ｄ1，Ｄ2を構成している。
【００６０】ここで、行アドレス信号配線層Ａｘは、良
導体層（ｎ++−ＧａＡｓ）２０により形成しているが、
行アドレス信号配線層Ａｘの比抵抗をより低減すること
ができれば、配線層抵抗に起因する信号の伝達遅延を減
少することができる。さらに、配線層に金属層を用いる
ことができれば、金属の有する高熱伝導性により放熱性
が向上することが期待できる。そこで、本実施例では、
行アドレス信号配線層Ａｘに金属間化合物を用いた量子
効果メモリデバイスを示す。
導体層（ｎ++−ＧａＡｓ）２０により形成しているが、
行アドレス信号配線層Ａｘの比抵抗をより低減すること
ができれば、配線層抵抗に起因する信号の伝達遅延を減
少することができる。さらに、配線層に金属層を用いる
ことができれば、金属の有する高熱伝導性により放熱性
が向上することが期待できる。そこで、本実施例では、
行アドレス信号配線層Ａｘに金属間化合物を用いた量子
効果メモリデバイスを示す。
【００６１】図６に、本実施例による量子効果メモリデ
バイスの構造を示す。図示するように、半絶縁性ＩｎＰ
基板（Ｓ．Ｉ．ＩｎＰ）１０上に、順次、第１のバッフ
ァー層（ｉ−ＩｎＧａＡｓ）１２、第２のバッファー層
（ｉ−ＩｎＡｌＡｓ）１４、金属間化合物配線層（Ｎｉ
ＩｎＡｌ）１６、シード層（ｎ++−ＩｎＡｌＡｓ）１
８、良導体層（ｎ++−ＩｎＧａＡｓ）２０、導体層（ｎ
+ＩｎＧａＡｓ）２２、シングルバリア層（ｉ−ＩｎＡ
ｌＡｓ）２４、導体層（ｎ+−ＩｎＧａＡｓ）２６、共
鳴トンネルバリア層２８（ｉ−ＩｎＡｌＡｓ／ｉ−Ｉｎ
ＧａＡｓ／ｉ−ＩｎＡｌＡｓ）、導体層（ｎ+−ＩｎＧ
ａＡｓ）３６および良導体層（ｎ++−ＩｎＧａＡｓ）３
８が積層状に形成されている。ここで、共鳴トンネルバ
リア層２８は、トンネルバリア層（ｉ−ＩｎＡｌＡｓ）
３０、３４の間に量子井戸層（ｉ−ＩｎＧａＡｓ）３２
が挟まれた共鳴トンネル構造をなしている。
バイスの構造を示す。図示するように、半絶縁性ＩｎＰ
基板（Ｓ．Ｉ．ＩｎＰ）１０上に、順次、第１のバッフ
ァー層（ｉ−ＩｎＧａＡｓ）１２、第２のバッファー層
（ｉ−ＩｎＡｌＡｓ）１４、金属間化合物配線層（Ｎｉ
ＩｎＡｌ）１６、シード層（ｎ++−ＩｎＡｌＡｓ）１
８、良導体層（ｎ++−ＩｎＧａＡｓ）２０、導体層（ｎ
+ＩｎＧａＡｓ）２２、シングルバリア層（ｉ−ＩｎＡ
ｌＡｓ）２４、導体層（ｎ+−ＩｎＧａＡｓ）２６、共
鳴トンネルバリア層２８（ｉ−ＩｎＡｌＡｓ／ｉ−Ｉｎ
ＧａＡｓ／ｉ−ＩｎＡｌＡｓ）、導体層（ｎ+−ＩｎＧ
ａＡｓ）３６および良導体層（ｎ++−ＩｎＧａＡｓ）３
８が積層状に形成されている。ここで、共鳴トンネルバ
リア層２８は、トンネルバリア層（ｉ−ＩｎＡｌＡｓ）
３０、３４の間に量子井戸層（ｉ−ＩｎＧａＡｓ）３２
が挟まれた共鳴トンネル構造をなしている。
【００６２】そして導体層（ｎ+−ＩｎＧａＡｓ）２２
とシングルバリア層（ｉ−ＩｎＡｌＡｓ）２４とが積層
してベース・コレクタ接合層Ｄ3を構成しており、共鳴
トンネルバリア層（ｉ−ＩｎＡｌＡｓ／ｉ−ＩｎＧａＡ
ｓ／Ｉｎｉ−ＡｌＡｓ）２８が導体層（ｎ+−ＩｎＧａ
Ａｓ）２６と導体層（ｎ+−ＩｎＧａＡｓ）３６および
良導体層（ｎ++−ＧａＡｓ）３８とに挟まれた共鳴トン
ネル構造により、ベース・エミッタ接合層Ｄ1，Ｄ2を構
成している。
とシングルバリア層（ｉ−ＩｎＡｌＡｓ）２４とが積層
してベース・コレクタ接合層Ｄ3を構成しており、共鳴
トンネルバリア層（ｉ−ＩｎＡｌＡｓ／ｉ−ＩｎＧａＡ
ｓ／Ｉｎｉ−ＡｌＡｓ）２８が導体層（ｎ+−ＩｎＧａ
Ａｓ）２６と導体層（ｎ+−ＩｎＧａＡｓ）３６および
良導体層（ｎ++−ＧａＡｓ）３８とに挟まれた共鳴トン
ネル構造により、ベース・エミッタ接合層Ｄ1，Ｄ2を構
成している。
【００６３】ここで、金属間化合物配線層１６は、Ｎｉ
ＩｎＡｌ層により形成することにより下地のＩｎＡｌＡ
ｓ層に対してエピタキシャル成長できるので、金属間化
合物配線層１６上には量子効果メモリデバイスを形成す
ることができる。次に、本実施例による半導体装置の製
造方法を説明する。半絶縁性ＩｎＰ基板（Ｓ．Ｉ．Ｉｎ
Ｐ）１０上に、順次、第１のバッファー層（ｉ−ＩｎＧ
ａＡｓ）１２を２００ｎｍ、第２のバッファー層（ｉ−
ＩｎＡｌＡｓ）１４を１０ｎｍ、金属間化合物配線層
（ＮｉＩｎＡｌ）１６を１００ｎｍ、シード層（ｎ++−
ＩｎＡｌＡｓ）１８を２ｎｍ、良導体層（ｎ++−ＩｎＧ
ａＡｓ）２０を１００ｎｍ、導体層（ｎ+ＩｎＧａＡ
ｓ）２２を１００ｎｍ、シングルバリア層（ｉ−ＩｎＡ
ｌＡｓ）２４を６０ｎｍ、導体層（ｎ+−ＩｎＧａＡ
ｓ）２６を１００ｎｍ、共鳴トンネルバリア層（ｉ−Ｉ
ｎＡｌＡｓ：４ｎｍ／ｉ−ＩｎＧａＡｓ：４ｎｍ／ｉ−
ＩｎＡｌＡｓ：４ｎｍ）２８を１２ｎｍ、導体層（ｎ +
−ＩｎＧａＡｓ）３６を３００ｎｍ、良導体層（ｎ++−
ＩｎＧａＡｓ）３８を５０ｎｍ、積層状に堆積する（図
７（ａ））。
ＩｎＡｌ層により形成することにより下地のＩｎＡｌＡ
ｓ層に対してエピタキシャル成長できるので、金属間化
合物配線層１６上には量子効果メモリデバイスを形成す
ることができる。次に、本実施例による半導体装置の製
造方法を説明する。半絶縁性ＩｎＰ基板（Ｓ．Ｉ．Ｉｎ
Ｐ）１０上に、順次、第１のバッファー層（ｉ−ＩｎＧ
ａＡｓ）１２を２００ｎｍ、第２のバッファー層（ｉ−
ＩｎＡｌＡｓ）１４を１０ｎｍ、金属間化合物配線層
（ＮｉＩｎＡｌ）１６を１００ｎｍ、シード層（ｎ++−
ＩｎＡｌＡｓ）１８を２ｎｍ、良導体層（ｎ++−ＩｎＧ
ａＡｓ）２０を１００ｎｍ、導体層（ｎ+ＩｎＧａＡ
ｓ）２２を１００ｎｍ、シングルバリア層（ｉ−ＩｎＡ
ｌＡｓ）２４を６０ｎｍ、導体層（ｎ+−ＩｎＧａＡ
ｓ）２６を１００ｎｍ、共鳴トンネルバリア層（ｉ−Ｉ
ｎＡｌＡｓ：４ｎｍ／ｉ−ＩｎＧａＡｓ：４ｎｍ／ｉ−
ＩｎＡｌＡｓ：４ｎｍ）２８を１２ｎｍ、導体層（ｎ +
−ＩｎＧａＡｓ）３６を３００ｎｍ、良導体層（ｎ++−
ＩｎＧａＡｓ）３８を５０ｎｍ、積層状に堆積する（図
７（ａ））。
【００６４】ここで、前記したように、金属間化合物配
線層１６はＮｉＩｎＡｌ層により形成したので、下地の
ＩｎＡｌＡｓ層に対してエピタキシャル成長できると共
に、金属間化合物配線層１６上にも半導体層をエピタキ
シャル成長することができる。なお、各層はＭＢＥ法に
より堆積し、金属間化合物配線層１６およびシード層１
８の形成は基板温度を２００℃で、他の層は全て基板温
度５００℃とした。
線層１６はＮｉＩｎＡｌ層により形成したので、下地の
ＩｎＡｌＡｓ層に対してエピタキシャル成長できると共
に、金属間化合物配線層１６上にも半導体層をエピタキ
シャル成長することができる。なお、各層はＭＢＥ法に
より堆積し、金属間化合物配線層１６およびシード層１
８の形成は基板温度を２００℃で、他の層は全て基板温
度５００℃とした。
【００６５】次いで、リソグラフィー及びウェットエッ
チングを用いて共鳴トンネルバリア層２８まで加工し、
共鳴トンネル構造を有するベース・エミッタ接合層Ｄ1
及びＤ2を形成する（図７（ｂ））。次いで、リソグラ
フィー及びウェットエッチングを用いてシード層１８ま
でエッチングし、導体層２２とシングルバリア層２４と
を有するベース・コレクタ接合層Ｄ3を形成する（図７
（ｃ））。
チングを用いて共鳴トンネルバリア層２８まで加工し、
共鳴トンネル構造を有するベース・エミッタ接合層Ｄ1
及びＤ2を形成する（図７（ｂ））。次いで、リソグラ
フィー及びウェットエッチングを用いてシード層１８ま
でエッチングし、導体層２２とシングルバリア層２４と
を有するベース・コレクタ接合層Ｄ3を形成する（図７
（ｃ））。
【００６６】さらに、リソグラフィー及びスパッタエッ
チングを用いて金属間化合物配線層１６を加工し、行ア
ドレス信号配線層Ａｘを形成する（図８（ａ））。次い
で、層間絶縁膜６２を堆積してコンタクトホール６４を
形成後（図８（ｂ））、上部配線層６６により列アドレ
ス信号配線層Ａｙ1及びＡｙ2を形成することにより、本
実施例による半導体装置が形成される（図８（ｃ））。
チングを用いて金属間化合物配線層１６を加工し、行ア
ドレス信号配線層Ａｘを形成する（図８（ａ））。次い
で、層間絶縁膜６２を堆積してコンタクトホール６４を
形成後（図８（ｂ））、上部配線層６６により列アドレ
ス信号配線層Ａｙ1及びＡｙ2を形成することにより、本
実施例による半導体装置が形成される（図８（ｃ））。
【００６７】このように、本実施例によれば、下地基板
と格子整合のとれた３元系の金属間化合物を用いること
により金属間化合物配線上に半導体層をエピタキシャル
成長することができるので、埋め込み型の配線層を形成
することができる。また、金属間化合物により行アドレ
ス信号配線層Ａｘを形成したので、配線層抵抗に起因す
る信号の伝達遅延が少ない半導体装置を形成することが
できる。また、金属間化合物の有する高熱伝導性によ
り、半導体装置の放熱性を向上することができる。本発
明の上記実施例に限らず種々の変形が可能である。例え
ば、上記実施例では、格子不整を緩和した金属間化合物
を負性微分特性を示すダブルエミッタ構造のトランジス
タにより形成した量子効果メモリーデバイスに応用する
例を示したが、優れた結晶性を有する金属層として用い
ることができるので、他のデバイスや他の用途に使用し
ても良い。
と格子整合のとれた３元系の金属間化合物を用いること
により金属間化合物配線上に半導体層をエピタキシャル
成長することができるので、埋め込み型の配線層を形成
することができる。また、金属間化合物により行アドレ
ス信号配線層Ａｘを形成したので、配線層抵抗に起因す
る信号の伝達遅延が少ない半導体装置を形成することが
できる。また、金属間化合物の有する高熱伝導性によ
り、半導体装置の放熱性を向上することができる。本発
明の上記実施例に限らず種々の変形が可能である。例え
ば、上記実施例では、格子不整を緩和した金属間化合物
を負性微分特性を示すダブルエミッタ構造のトランジス
タにより形成した量子効果メモリーデバイスに応用する
例を示したが、優れた結晶性を有する金属層として用い
ることができるので、他のデバイスや他の用途に使用し
ても良い。
【００６８】
【発明の効果】以上の通り、本発明によれば、金属間化
合物であるＣｏＧａ、ＮｉＧａ、ＦｅＧａ、ＣｏＡｌ、
ＮｉＡｌ、ＦｅＡｌのいずれかに、所定の量のＩｎを混
入した３元系金属間化合物を形成することにより、金属
間化合物の格子定数の２倍を、下地基板を構成する化合
物半導体の格子定数とほぼ等しくしたので、格子不整転
位の発生しにくい金属間化合物層をエピタキシャル成長
することができる。
合物であるＣｏＧａ、ＮｉＧａ、ＦｅＧａ、ＣｏＡｌ、
ＮｉＡｌ、ＦｅＡｌのいずれかに、所定の量のＩｎを混
入した３元系金属間化合物を形成することにより、金属
間化合物の格子定数の２倍を、下地基板を構成する化合
物半導体の格子定数とほぼ等しくしたので、格子不整転
位の発生しにくい金属間化合物層をエピタキシャル成長
することができる。
【００６９】また、下地基板上に成長した金属間化合物
層の上部には、半導体層をさらにエピタキシャル成長で
きるので、金属間化合物を埋め込み配線層として使用す
ることができる。また、下地基板上に、格子不整転位の
ない金属間化合物層を４０ｎｍ以上エピタキシャル成長
するので、金属間化合物層を配線層として用いることが
できる。
層の上部には、半導体層をさらにエピタキシャル成長で
きるので、金属間化合物を埋め込み配線層として使用す
ることができる。また、下地基板上に、格子不整転位の
ない金属間化合物層を４０ｎｍ以上エピタキシャル成長
するので、金属間化合物層を配線層として用いることが
できる。
【００７０】また、下地基板上に、格子不整転位のない
金属間化合物層を１００ｎｍ以上エピタキシャル成長す
るので、金属間化合物層を低抵抗な配線層として用いる
ことができる。また、金属間化合物の格子定数の２倍
と、下地基板を構成する化合物半導体の格子定数との格
子不整を約０．２％以下にしたので、格子不整転位のな
い金属間化合物層を４０ｎｍ以上成長することができ
る。
金属間化合物層を１００ｎｍ以上エピタキシャル成長す
るので、金属間化合物層を低抵抗な配線層として用いる
ことができる。また、金属間化合物の格子定数の２倍
と、下地基板を構成する化合物半導体の格子定数との格
子不整を約０．２％以下にしたので、格子不整転位のな
い金属間化合物層を４０ｎｍ以上成長することができ
る。
【００７１】また、金属間化合物の格子定数の２倍と、
下地基板を構成する化合物半導体の格子定数との格子不
整を約０．１％以下にしたので、格子不整転位のない金
属間化合物層を１００ｎｍ以上成長することができる。
また、上記の金属間化合物は、下地基板にＩｎＰ基板を
用いた半導体基板に適用することができる。
下地基板を構成する化合物半導体の格子定数との格子不
整を約０．１％以下にしたので、格子不整転位のない金
属間化合物層を１００ｎｍ以上成長することができる。
また、上記の金属間化合物は、下地基板にＩｎＰ基板を
用いた半導体基板に適用することができる。
【００７２】また、上記の金属間化合物は、下地基板に
Ｉｎ0.53Ｇａ0.47Ａｓ層或いはＩｎ 0.52Ａｌ0.48Ａｓ層
を用いた半導体装置に適用することができる。また、金
属間化合物にＣｏＩｎxＡｌ1-xを用い、このときのｘを
０．３７±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＰ基板上にエピタキシャル成
長することができる。
Ｉｎ0.53Ｇａ0.47Ａｓ層或いはＩｎ 0.52Ａｌ0.48Ａｓ層
を用いた半導体装置に適用することができる。また、金
属間化合物にＣｏＩｎxＡｌ1-xを用い、このときのｘを
０．３７±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＰ基板上にエピタキシャル成
長することができる。
【００７３】また、金属間化合物にＣｏＩｎxＧａ1-xを
用い、このときのｘを０．２８±０．０４の範囲内にし
たので、格子不整転位のない金属間化合物をＩｎＰ基板
上にエピタキシャル成長することができる。また、金属
間化合物にＮｉＩｎxＡｌ1-xを用い、このときのｘを
０．２４±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＰ基板上にエピタキシャル成
長することができる。
用い、このときのｘを０．２８±０．０４の範囲内にし
たので、格子不整転位のない金属間化合物をＩｎＰ基板
上にエピタキシャル成長することができる。また、金属
間化合物にＮｉＩｎxＡｌ1-xを用い、このときのｘを
０．２４±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＰ基板上にエピタキシャル成
長することができる。
【００７４】また、金属間化合物にＮｉＩｎxＡｌ1-xを
用い、このときのｘを０．２３±０．０４の範囲内にし
たので、格子不整転位のない金属間化合物をＩｎＰ基板
上にエピタキシャル成長することができる。また、金属
間化合物にＦｅＩｎxＡｌ1-xを用い、このときのｘを
０．１２±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＰ基板上にエピタキシャル成
長することができる。
用い、このときのｘを０．２３±０．０４の範囲内にし
たので、格子不整転位のない金属間化合物をＩｎＰ基板
上にエピタキシャル成長することができる。また、金属
間化合物にＦｅＩｎxＡｌ1-xを用い、このときのｘを
０．１２±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＰ基板上にエピタキシャル成
長することができる。
【００７５】また、金属間化合物にＦｅＩｎxＡｌ1-xを
用い、このときのｘを０．１２±０．０４の範囲内にし
たので、格子不整転位のない金属間化合物をＩｎＰ基板
上にエピタキシャル成長することができる。また、上記
の金属間化合物は、下地基板にＩｎＡｓ基板を用いた半
導体基板に適用することができる。
用い、このときのｘを０．１２±０．０４の範囲内にし
たので、格子不整転位のない金属間化合物をＩｎＰ基板
上にエピタキシャル成長することができる。また、上記
の金属間化合物は、下地基板にＩｎＡｓ基板を用いた半
導体基板に適用することができる。
【００７６】また、金属間化合物にＣｏＩｎxＡｌ1-xを
用い、このときのｘを０．８４±０．０４の範囲内にし
たので格子不整転位のない金属間化合物をＩｎＡｓ基板
上にエピタキシャル成長することができる。また、金属
間化合物にＣｏＩｎxＧａ1-xを用い、このときのｘを
０．７５±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＡｓ基板上にエピタキシャル
成長することができる。
用い、このときのｘを０．８４±０．０４の範囲内にし
たので格子不整転位のない金属間化合物をＩｎＡｓ基板
上にエピタキシャル成長することができる。また、金属
間化合物にＣｏＩｎxＧａ1-xを用い、このときのｘを
０．７５±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＡｓ基板上にエピタキシャル
成長することができる。
【００７７】また、金属間化合物にＮｉＩｎxＡｌ1-xを
用い、このときのｘを０．７１±０．０４の範囲内にし
たので、格子不整転位のない金属間化合物をＩｎＡｓ基
板上にエピタキシャル成長することができる。また、金
属間化合物にＮｉＩｎxＡｌ1-xを用い、このときのｘを
０．７０±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＡｓ基板上にエピタキシャル
成長することができる。
用い、このときのｘを０．７１±０．０４の範囲内にし
たので、格子不整転位のない金属間化合物をＩｎＡｓ基
板上にエピタキシャル成長することができる。また、金
属間化合物にＮｉＩｎxＡｌ1-xを用い、このときのｘを
０．７０±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＡｓ基板上にエピタキシャル
成長することができる。
【００７８】また、金属間化合物にＦｅＩｎxＡｌ1-xを
用い、このときのｘを０．５９±０．０４の範囲内にし
たので、格子不整転位のない金属間化合物をＩｎＡｓ基
板上にエピタキシャル成長することができる。また、金
属間化合物にＦｅＩｎxＡｌ1-xを用い、このときのｘを
０．５８±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＡｓ基板上にエピタキシャル
成長することができる。
用い、このときのｘを０．５９±０．０４の範囲内にし
たので、格子不整転位のない金属間化合物をＩｎＡｓ基
板上にエピタキシャル成長することができる。また、金
属間化合物にＦｅＩｎxＡｌ1-xを用い、このときのｘを
０．５８±０．０４の範囲内にしたので、格子不整転位
のない金属間化合物をＩｎＡｓ基板上にエピタキシャル
成長することができる。
【００７９】また、下地基板の温度を３００℃以下と
し、III族金属と、他の金属とを交互に供給しながら金
属間化合物層をエピタキシャル成長したので、結晶性の
良い金属間化合物を下地基板上に２次元成長することが
できる。また、上記の半導体装置の製造方法において、
III族金属としてＡｌとＩｎ又はＧａとＩｎを、他の金
属としてＣｏ、Ｎｉ、又はＦｅを適用することができ
る。
し、III族金属と、他の金属とを交互に供給しながら金
属間化合物層をエピタキシャル成長したので、結晶性の
良い金属間化合物を下地基板上に２次元成長することが
できる。また、上記の半導体装置の製造方法において、
III族金属としてＡｌとＩｎ又はＧａとＩｎを、他の金
属としてＣｏ、Ｎｉ、又はＦｅを適用することができ
る。
【図１】マシューズ等の式によるＮｉＡｌの格子不整と
臨界膜厚との関係を示すグラフである。
臨界膜厚との関係を示すグラフである。
【図２】本発明の第１の実施例による半導体装置の構造
を示す図である。
を示す図である。
【図３】本発明の第１の実施例により形成した金属間化
合物の格子不整と臨界膜厚との関係を示すグラフであ
る。
合物の格子不整と臨界膜厚との関係を示すグラフであ
る。
【図４】量子効果メモリデバイスの構造を示す図であ
る。
る。
【図５】従来の量子効果メモリデバイスの構造を示す図
である。
である。
【図６】本発明の第２の実施例による量子効果メモリデ
バイスの構造を示す図である。
バイスの構造を示す図である。
【図７】本発明の第２の実施例による半導体装置の製造
方法を説明する図（その１）である。
方法を説明する図（その１）である。
【図８】本発明の第２の実施例による半導体装置の製造
方法を説明する図（その２）である。
方法を説明する図（その２）である。
【図９】従来の半導体装置の構造を説明する図である。
Ａｘ…行アドレス信号配線層 Ａｙ1…列アドレス信号配線層 Ａｙ2…列アドレス信号配線層 Ｄ1…ベース・エミッタ1接合層 Ｄ2…ベース・エミッタ2接合層 Ｄ3…ベース・コレクタ接合層 ＭＣ…メモリセル １０…半絶縁性基板 １２…第１のバッファー層 １４…第２のバッファー層 １６…金属間化合物配線層 １８…シード層 ２０…良導体層 ２２…導体層 ２４…シングルバリア層 ２６…導体層 ２８…共鳴トンネルバリア層 ３０…トンネルバリア層 ３２…量子井戸層 ３４…トンネルバリア層 ３６…導体層 ３８…良導体層 ６２…層間絶縁膜 ６４…コンタクトホール ６６…上部配線層 ７０…基板 ７２…素子 ７４…低抵抗の半導体層 ７６…金属配線 ７８…金属配線
Claims (23)
- 【請求項１】 下地基板上に、金属間化合物層が形成さ
れた半導体装置において、 前記金属間化合物は、ＣｏＧａ、ＮｉＧａ、ＦｅＧａ、
ＣｏＡｌ、ＮｉＡｌ、ＦｅＡｌのいずれかに所定の量の
Ｉｎを混入した３元系金属間化合物であり、 前記３元系金属間化合物の格子定数の２倍が、前記下地
基板を構成する化合物半導体の格子定数とほぼ等しいこ
とを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記金属間化合物層上に形成された化合物半導体層をさ
らに有し、 前記化合物半導体層は、前記金属間化合物層上にエピタ
キシャル成長されていることを特徴とする半導体装置。 - 【請求項３】 請求項１又は２記載の半導体装置におい
て、 前記金属間化合物層の膜厚は、約４０ｎｍ以上であるこ
とを特徴とする半導体装置。 - 【請求項４】 請求項１又は２記載の半導体装置におい
て、 前記金属間化合物層の膜厚は、約１００ｎｍ以上である
ことを特徴とする半導体装置。 - 【請求項５】 請求項１又は２記載の半導体装置におい
て、 前記金属間化合物の格子定数の２倍と、前記下地基板を
構成する化合物半導体の格子定数との格子不整が、約
０．２％以下であることを特徴とする半導体装置。 - 【請求項６】 請求項１又は２記載の半導体装置におい
て、 前記金属間化合物の格子定数の２倍と、前記下地基板を
構成する化合物半導体の格子定数との格子不整が、約
０．１％以下であることを特徴とする半導体装置。 - 【請求項７】 請求項１乃至６のいずれかに記載の半導
体装置において、 前記下地基板は、ＩｎＰ基板であることを特徴とする半
導体装置。 - 【請求項８】 請求項１乃至６のいずれかに記載の半導
体装置において、 前記下地基板は、Ｉｎ0.53Ｇａ0.47Ａｓ層或いはＩｎ
0.52Ａｌ0.48Ａｓ層であることを特徴とする半導体装
置。 - 【請求項９】 請求項７又は８記載の半導体装置におい
て、 前記金属間化合物がＣｏＩｎxＡｌ1-xであり、ｘが０．
３７±０．０４の範囲であることを特徴とする半導体装
置。 - 【請求項１０】 請求項７又は８記載の半導体装置にお
いて、 前記金属間化合物がＣｏＩｎxＧａ1-xであり、ｘが０．
２８±０．０４の範囲であることを特徴とする半導体装
置。 - 【請求項１１】 請求項７又は８記載の半導体装置にお
いて、 前記金属間化合物がＮｉＩｎxＡｌ1-xであり、ｘが０．
２４±０．０４の範囲であることを特徴とする半導体装
置。 - 【請求項１２】 請求項７又は８記載の半導体装置にお
いて、 前記金属間化合物がＮｉＩｎxＧａ1-xであり、ｘが０．
２３±０．０４の範囲であることを特徴とする半導体装
置。 - 【請求項１３】 請求項７又は８記載の半導体装置にお
いて、 前記金属間化合物がＦｅＩｎxＡｌ1-xであり、ｘが０．
１２±０．０４の範囲であることを特徴とする半導体装
置。 - 【請求項１４】 請求項７又は８記載の半導体装置にお
いて、 前記金属間化合物がＦｅＩｎxＧａ1-xであり、ｘが０．
１２±０．０４の範囲であることを特徴とする半導体装
置。 - 【請求項１５】 請求項１乃至６のいずれかに記載の半
導体装置において、 前記下地基板は、ＩｎＡｓ基板であることを特徴とする
半導体装置。 - 【請求項１６】 請求項１５記載の半導体装置におい
て、 前記金属間化合物がＣｏＩｎxＡｌ1-xであり、ｘが０．
８４±０．０４の範囲であることを特徴とする半導体装
置。 - 【請求項１７】 請求項１５記載の半導体装置におい
て、 前記金属間化合物がＣｏＩｎxＧａ1-xであり、ｘが０．
７５±０．０４の範囲であることを特徴とする半導体装
置。 - 【請求項１８】 請求項１５記載の半導体装置におい
て、 前記金属間化合物がＮｉＩｎxＡｌ1-xであり、ｘが０．
７１±０．０４の範囲であることを特徴とする半導体装
置。 - 【請求項１９】 請求項１５記載の半導体装置におい
て、 前記金属間化合物がＮｉＩｎxＧａ1-xであり、ｘが０．
７０±０．０４の範囲であることを特徴とする半導体装
置。 - 【請求項２０】 請求項１５記載の半導体装置におい
て、 前記金属間化合物がＦｅＩｎxＡｌ1-xであり、ｘが０．
５９±０．０４の範囲であることを特徴とする半導体装
置。 - 【請求項２１】 請求項１５記載の半導体装置におい
て、 前記金属間化合物がＦｅＩｎxＧａ1-xであり、ｘが０．
５８±０．０４の範囲であることを特徴とする半導体装
置。 - 【請求項２２】 下地基板上に、III族金属と他の金属
からなる金属間化合物層をエピタキシャル成長する半導
体装置の製造方法において、 前記下地基板の温度を３００℃以下とし、前記III族金
属と、前記他の金属とを交互に供給しながら前記金属間
化合物層をエピタキシャル成長することを特徴とする半
導体装置の製造方法。 - 【請求項２３】 請求項２２記載の半導体装置の製造方
法において、 前記III族金属は、ＡｌとＩｎ又はＧａとＩｎであり、 前記他の金属は、Ｃｏ、Ｎｉ、又はＦｅであることを特
徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6200726A JPH0864596A (ja) | 1994-08-25 | 1994-08-25 | 半導体装置及びその製造方法 |
| US08/490,211 US5670800A (en) | 1994-08-25 | 1995-06-14 | Semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6200726A JPH0864596A (ja) | 1994-08-25 | 1994-08-25 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864596A true JPH0864596A (ja) | 1996-03-08 |
Family
ID=16429176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6200726A Withdrawn JPH0864596A (ja) | 1994-08-25 | 1994-08-25 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5670800A (ja) |
| JP (1) | JPH0864596A (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
| US6392257B1 (en) | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
| AU2001257346A1 (en) | 2000-05-31 | 2001-12-11 | Motorola, Inc. | Semiconductor device and method for manufacturing the same |
| WO2002009187A2 (en) | 2000-07-24 | 2002-01-31 | Motorola, Inc. | Heterojunction tunneling diodes and process for fabricating same |
| US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same |
| US6493497B1 (en) | 2000-09-26 | 2002-12-10 | Motorola, Inc. | Electro-optic structure and process for fabricating same |
| US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
| US6501121B1 (en) | 2000-11-15 | 2002-12-31 | Motorola, Inc. | Semiconductor structure |
| US20020096683A1 (en) | 2001-01-19 | 2002-07-25 | Motorola, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate |
| US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
| WO2002082551A1 (en) | 2001-04-02 | 2002-10-17 | Motorola, Inc. | A semiconductor structure exhibiting reduced leakage current |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| US6992321B2 (en) | 2001-07-13 | 2006-01-31 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials |
| US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
| US7019332B2 (en) | 2001-07-20 | 2006-03-28 | Freescale Semiconductor, Inc. | Fabrication of a wavelength locker within a semiconductor structure |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US20030015711A1 (en) * | 2001-07-20 | 2003-01-23 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices utilizing the formation of a complaint substrate with an intermetallic layer |
| US6855992B2 (en) | 2001-07-24 | 2005-02-15 | Motorola Inc. | Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same |
| US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
| US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
| US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
| US20030034491A1 (en) | 2001-08-14 | 2003-02-20 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices for detecting an object |
| US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
| US20030071327A1 (en) | 2001-10-17 | 2003-04-17 | Motorola, Inc. | Method and apparatus utilizing monocrystalline insulator |
| US6916717B2 (en) | 2002-05-03 | 2005-07-12 | Motorola, Inc. | Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate |
| CN101872822B (zh) * | 2002-11-16 | 2013-12-18 | Lg伊诺特有限公司 | 光器件及其制造方法 |
| US7169619B2 (en) | 2002-11-19 | 2007-01-30 | Freescale Semiconductor, Inc. | Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process |
| US6885065B2 (en) | 2002-11-20 | 2005-04-26 | Freescale Semiconductor, Inc. | Ferromagnetic semiconductor structure and method for forming the same |
| US6965128B2 (en) | 2003-02-03 | 2005-11-15 | Freescale Semiconductor, Inc. | Structure and method for fabricating semiconductor microresonator devices |
| US7020374B2 (en) | 2003-02-03 | 2006-03-28 | Freescale Semiconductor, Inc. | Optical waveguide structure and method for fabricating the same |
| US20070215881A1 (en) * | 2006-03-03 | 2007-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element and manufacturing method thereof |
| US20090032958A1 (en) * | 2007-08-03 | 2009-02-05 | Micron Technology, Inc. | Intermetallic conductors |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2559492B2 (ja) * | 1989-07-05 | 1996-12-04 | シャープ株式会社 | 化合物半導体発光素子の製造方法 |
| JP2714861B2 (ja) * | 1989-08-02 | 1998-02-16 | 富士通株式会社 | バイポーラ半導体装置 |
| JP2799642B2 (ja) * | 1992-02-07 | 1998-09-21 | トヨタ自動車株式会社 | 高強度アルミニウム合金 |
-
1994
- 1994-08-25 JP JP6200726A patent/JPH0864596A/ja not_active Withdrawn
-
1995
- 1995-06-14 US US08/490,211 patent/US5670800A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5670800A (en) | 1997-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0864596A (ja) | 半導体装置及びその製造方法 | |
| US8809908B2 (en) | Semiconductor wafer, semiconductor wafer manufacturing method, and electronic device | |
| JP5543710B2 (ja) | 半導体基板、半導体基板の製造方法および電子デバイス | |
| JPH054812B2 (ja) | ||
| US8692105B2 (en) | III-V nitride-based thermoelectric device | |
| JPS60111412A (ja) | Ｇｅ／Ｓｉ半導体異種構造の成長法 | |
| US5837565A (en) | Semiconductor device | |
| Potts et al. | Tuning growth direction of catalyst-free InAs (Sb) nanowires with indium droplets | |
| EP0252300B1 (en) | Metal to semiconductor ohmic contacts | |
| US6841435B2 (en) | Method for fabricating a GaInP epitaxial stacking structure | |
| JP4888537B2 (ja) | Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス | |
| CN112689609A (zh) | 一种黑磷相超薄铋纳米片改性的复合膜及其制备方法 | |
| JP3603603B2 (ja) | Ｉｉｉ族窒化物半導体発光素子基板 | |
| CN116130336B (zh) | 一种基于氮化物材料与氮终端金刚石的二维电子气异质结结构及其制备方法 | |
| TWI360186B (ja) | ||
| JP2000068497A (ja) | ＧａＮ系化合物半導体装置 | |
| JP2005129856A (ja) | 半導体電子デバイス | |
| JP2012064977A (ja) | Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス | |
| JP7159080B2 (ja) | 積層体および半導体装置 | |
| CN110600539A (zh) | 高电子迁移率晶体管及其应用 | |
| JPS6344774A (ja) | 化合物半導体装置 | |
| JP4972879B2 (ja) | 電界効果トランジスタ、半導体素子、及びエピタキシャル基板 | |
| Sands et al. | Growth and Properties of (Al, Ga) As/NiAl/(Al, Ga) As: An Epitaxical Semiconductor/Metal/Semiconductor System | |
| Wang et al. | Fabrication of resonant-tunneling diodes by Sb surfactant modified growth of Si films on CaF/sub 2//Si | |
| JPH028450B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |