JPH05198728A - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit

Info

Publication number
JPH05198728A
JPH05198728A JP4032642A JP3264292A JPH05198728A JP H05198728 A JPH05198728 A JP H05198728A JP 4032642 A JP4032642 A JP 4032642A JP 3264292 A JP3264292 A JP 3264292A JP H05198728 A JPH05198728 A JP H05198728A
Authority
JP
Japan
Prior art keywords
bus bar
inner lead
integrated circuit
semiconductor integrated
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4032642A
Other languages
Japanese (ja)
Other versions
JP2862108B2 (en
Inventor
Hiroshi Sugimoto
洋 杉本
Takashi Suzumura
隆志 鈴村
Toshio Kawamura
敏雄 川村
Takeshi Miyagawa
剛 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP4032642A priority Critical patent/JP2862108B2/en
Publication of JPH05198728A publication Critical patent/JPH05198728A/en
Application granted granted Critical
Publication of JP2862108B2 publication Critical patent/JP2862108B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/853On the same surface
    • H10W72/865Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明の目的は、バスバーとボンディングワ
イヤの接触を防止することによってパッケージの薄型化
を図り、より高密度化された半導体集積回路を提供する
ことにある。 【構成】 本発明の半導体集積回路は、インナーリード
1の内側に配置されるバスバー2と,インナーリード1
およびバスバー2に絶縁材3を介して固定される半導体
チップ4と,バスバー2の上部面をループ状に迂回し、
バスバー2の内側に設けられた開口部を介して半導体チ
ップ4のボンディングパッド5とインナーリード1を接
続するボンディングワイヤ6と,バスバー2の上部面に
塗布される絶縁性接着剤によって形成される絶縁被膜
7,7aを有するようにした。
(57) [Summary] [Object] It is an object of the present invention to provide a semiconductor integrated circuit having a higher density by achieving a thinner package by preventing contact between a bus bar and a bonding wire. A semiconductor integrated circuit according to the present invention includes a bus bar 2 arranged inside an inner lead 1 and an inner lead 1.
And the semiconductor chip 4 fixed to the bus bar 2 via the insulating material 3 and the upper surface of the bus bar 2 are detoured in a loop shape,
A bonding wire 6 connecting the bonding pad 5 of the semiconductor chip 4 and the inner lead 1 through an opening provided inside the bus bar 2 and insulation formed by an insulating adhesive applied to the upper surface of the bus bar 2. The coatings 7 and 7a are provided.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体集積回路に関し、
特に、リードフレームのバスバーにボンディングワイヤ
の接触を防止する絶縁被膜を形成した半導体集積回路に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit,
In particular, the present invention relates to a semiconductor integrated circuit in which a bus bar of a lead frame is provided with an insulating film that prevents contact of bonding wires.

【0002】[0002]

【従来の技術】従来の半導体集積回路は、例えば、半導
体チップを積載するためのタブ部が形成され、各リード
が接触しないように所定の間隔で配置されたインナーリ
ードと,インナーリードに対して内側に配置される電源
接続用のバスバーが設けられたリードフレームを使用
し、半導体チップのボンディングパッドにインナーリー
ドおよびバスバーをワイヤボンディングした後にリード
フレームおよび半導体チップを封止樹脂によってモール
ド成型して形成されている。
2. Description of the Related Art In a conventional semiconductor integrated circuit, for example, a tab portion for mounting a semiconductor chip is formed, and inner leads arranged at a predetermined interval so that the leads do not come into contact with each other, and Formed by using a lead frame provided with a bus bar for power supply arranged inside, wire bonding the inner lead and bus bar to the bonding pad of the semiconductor chip, and then molding the lead frame and the semiconductor chip with sealing resin. Has been done.

【0003】半導体集積回路は近年、集積化および高密
度化に伴って半導体チップが大型化する傾向にある。こ
のため、大型化した半導体チップをリードフレームに搭
載するためにタブ部が大きくなり、半導体チップとの間
に所定の間隔を有したインナーリードを有したリードフ
レームを形成することが困難になってきている。
In recent years, semiconductor integrated circuits have tended to increase in size as the semiconductor chips have become larger and more integrated. For this reason, the tab portion becomes large in order to mount the large-sized semiconductor chip on the lead frame, and it becomes difficult to form a lead frame having inner leads with a predetermined distance from the semiconductor chip. ing.

【0004】上記した問題を解決するため、図4に示さ
れるようにインナーリード1の内側に配置されたバスバ
ー2と,インナーリード1およびバスバー2に絶縁材3
を介して固定される半導体チップ4と,半導体チップ4
のボンディングパッド5とインナーリード1およびバス
バー2を接続するボンディングワイヤ6を有し、封止樹
脂9によりモールド成形された半導体集積回路が特開昭
59−92556および特開昭61−241959にお
いて提案されている。この半導体集積回路は、図5に示
されるように、インナーリード1およびボンディングパ
ッド5を接続するボンディングワイヤ6がバスバー2上
を通過している。
In order to solve the above-mentioned problem, as shown in FIG. 4, a bus bar 2 is provided inside the inner lead 1, and an insulating material 3 is provided on the inner lead 1 and the bus bar 2.
Semiconductor chip 4 fixed via the
JP-A-59-92556 and JP-A-61-241959 propose a semiconductor integrated circuit which has a bonding wire 5 for connecting the inner pad 1 and the bus bar 2 and is molded with a sealing resin 9. ing. In this semiconductor integrated circuit, as shown in FIG. 5, a bonding wire 6 connecting the inner lead 1 and the bonding pad 5 passes over the bus bar 2.

【0005】この半導体集積回路によると、インナーリ
ード1およびバスバー2に半導体チップ4を接着して固
定するのでタブ部を省略できることから、リードフレー
ムと封止樹脂9との接触面積が減少し、その結果、両者
の密着性の低さに基づくクラックの発生を抑え、かつ半
導体チップ4の大型化によるパッケージの大型化を抑制
することができる。
According to this semiconductor integrated circuit, since the semiconductor chip 4 is adhered and fixed to the inner lead 1 and the bus bar 2, the tab portion can be omitted, so that the contact area between the lead frame and the sealing resin 9 is reduced, and As a result, it is possible to suppress the occurrence of cracks due to the low adhesion between the two and to suppress the size increase of the package due to the size increase of the semiconductor chip 4.

【0006】また、図6(a),(b) に示されるように、バ
スバー2の上部面に絶縁性接着剤を塗布することによっ
て絶縁被膜7を形成し、ボンディングワイヤ6のバスバ
ー2への接触を防止してボンディングワイヤ6のループ
を低く形成できるようにした半導体集積回路がある。
Further, as shown in FIGS. 6 (a) and 6 (b), an insulating coating 7 is formed by applying an insulating adhesive to the upper surface of the bus bar 2 to bond the bonding wire 6 to the bus bar 2. There is a semiconductor integrated circuit in which contact can be prevented and the loop of the bonding wire 6 can be formed low.

【0007】[0007]

【発明が解決しようとする課題】しかし、従来の半導体
集積回路はインナーリードに対してバスバーが内側に形
成されることから半導体チップとインナーリードを結線
するボンディングワイヤがバスバーに接触しないように
ループ状に配線されて形成されるため、ボンディングワ
イヤの長さが増し、さらにボンディングワイヤによる厚
み方向の高さが増すので半導体集積回路のパッケージの
薄型化が困難になるという問題がある。
However, in the conventional semiconductor integrated circuit, since the bus bar is formed inside the inner lead, the bonding wire connecting the semiconductor chip and the inner lead is looped so as not to contact the bus bar. Since the wiring is formed in the same manner, the length of the bonding wire increases, and the height of the bonding wire in the thickness direction increases, which makes it difficult to thin the package of the semiconductor integrated circuit.

【0008】また、図6(a),(b) のように、ループの高
さを低くした場合、絶縁性接着剤の塗布により形成でき
る絶縁被膜の被膜厚は10μm程度であり、さらに塗布
後の絶縁性接着剤には表面張力が作用することによって
形成される絶縁被膜が10°程度の傾斜角度を成すこと
から、傾斜部の先端において、即ち、バスバーの角部で
は絶縁被膜が薄くなり、その結果、絶縁特性が低下して
バスバー上をループ状に迂回するボンディングワイヤが
変形を生じるとバスバーの角部と電気的に接触する可能
性が大になるという問題がある。従って、本発明の目的
はバスバーとボンディングワイヤの電気的な接触を防止
することによってパッケージの薄型化を図り、より高密
度化された半導体集積回路を提供することにある。
Further, as shown in FIGS. 6 (a) and 6 (b), when the height of the loop is reduced, the coating thickness of the insulating coating formed by applying the insulating adhesive is about 10 μm. Since the insulating coating formed by the surface tension acting on the insulating adhesive has a tilt angle of about 10 °, the insulating coating becomes thin at the tip of the tilted portion, that is, at the corner of the bus bar, As a result, there is a problem in that if the insulating property deteriorates and the bonding wire that detours in a loop on the bus bar is deformed, there is a large possibility that the bonding wire electrically contacts the corner portion of the bus bar. Therefore, it is an object of the present invention to provide a semiconductor integrated circuit having a higher density by reducing the thickness of the package by preventing electrical contact between the bus bar and the bonding wire.

【0009】[0009]

【課題を解決するための手段】本発明はバスバーとボン
ディングワイヤの電気的な接触を防止することによって
パッケージの薄型化を図り、より高密度化された半導体
集積回路を提供するため、バスバーの表面を被覆する接
着性絶縁材の多層絶縁体,バスバーの表面を重力が作用
する方向に向けた状態で塗布される接着性絶縁材が固化
することによって形成される絶縁体,あるいはバスバー
の表面および両側面を被覆するフィルム状の成型絶縁体
を有する半導体集積回路を提供する。
SUMMARY OF THE INVENTION According to the present invention, a package is made thin by preventing electrical contact between a bus bar and a bonding wire, and a semiconductor integrated circuit having a higher density is provided. Multi-layer insulator of adhesive insulating material that covers the surface, the insulator formed by solidifying the adhesive insulating material applied with the surface of the bus bar oriented in the direction in which gravity acts, or the surface and both sides of the bus bar Provided is a semiconductor integrated circuit having a film-shaped molded insulator covering a surface.

【0010】[0010]

【作用】本発明の半導体集積回路によると、バスバーの
表面を被覆する接着性絶縁材の多層絶縁体,バスバーの
表面を重力が作用する方向に向けた状態で塗布される接
着性絶縁材が固化することによって形成される絶縁体,
あるいはバスバーの表面および両側面を被覆するフィル
ム状の成型絶縁体を有することによって、バスバーを充
分に被覆して良好な絶縁特性が維持される。特に、ボン
ディングワイヤとの接触を生じやすいバスバーの角部を
有効に被覆する絶縁被膜が形成されるので、ボンディン
グワイヤのバスバーとの接触が防止される。
According to the semiconductor integrated circuit of the present invention, the multilayer insulator of the adhesive insulating material covering the surface of the bus bar and the adhesive insulating material applied with the surface of the bus bar oriented in the direction in which gravity acts are solidified. An insulator formed by
Alternatively, by having a film-shaped molded insulator that covers the surface and both side surfaces of the bus bar, the bus bar is sufficiently covered and good insulating properties are maintained. In particular, since the insulating coating that effectively covers the corners of the bus bar that are likely to come into contact with the bonding wire is formed, the bonding wire is prevented from coming into contact with the bus bar.

【0011】[0011]

【実施例1】以下、本発明の半導体集積回路を添付図面
を基に詳細に説明する。図1は本発明の半導体集積回路
の一実施例を示し、インナーリード1の内側に配置され
るバスバー2と,インナーリード1およびバスバー2に
絶縁材3を介して固定される半導体チップ4と,バスバ
ー2の上部面をループ状に迂回し、バスバー2の内側に
設けられた開口部を介して半導体チップ4のボンディン
グパッド5とインナーリード1を接続するボンディング
ワイヤ6と,バスバー2の上部面に塗布される絶縁性接
着剤によって形成される絶縁被膜7,7aにより構成さ
れている。
First Embodiment A semiconductor integrated circuit of the present invention will be described in detail below with reference to the accompanying drawings. FIG. 1 shows an embodiment of a semiconductor integrated circuit of the present invention, which includes a bus bar 2 arranged inside an inner lead 1, a semiconductor chip 4 fixed to the inner lead 1 and the bus bar 2 via an insulating material 3, On the upper surface of the bus bar 2 and the bonding wire 6 that bypasses the upper surface of the bus bar 2 in a loop shape and connects the bonding pad 5 of the semiconductor chip 4 to the inner lead 1 through the opening provided inside the bus bar 2. It is composed of insulating coatings 7 and 7a formed by an insulating adhesive applied.

【0012】バスバー2への塗布に使用される絶縁性接
着剤は、例えば、ポリアミドイミドを溶剤で希釈したも
のであり、ディスペンサ(図示せず)によってバスバー
2の上部面に第1回目の絶縁性接着剤の塗布を行った後
に150℃で1分の加熱処理を施して乾燥させることに
より溶剤が除去されて絶縁被膜7が形成される。この形
成された絶縁被膜7の上に、更に第2回目の絶縁性接着
剤の塗布を行い、150℃で2分の最終加熱処理を施す
ことによって絶縁被膜7aが絶縁被膜7に積層化されて
形成される。
The insulating adhesive used for coating the bus bar 2 is, for example, polyamide imide diluted with a solvent, and the first insulating layer is applied to the upper surface of the bus bar 2 by a dispenser (not shown). After applying the adhesive, heat treatment is performed at 150 ° C. for 1 minute and drying is performed to remove the solvent and form the insulating coating 7. On the formed insulating coating 7, the insulating coating 7a is laminated on the insulating coating 7 by further applying the second insulating adhesive and performing a final heat treatment at 150 ° C. for 2 minutes. It is formed.

【0013】上記した方法によってバスバー2の表面に
絶縁性接着剤による絶縁被膜7,7aが積層化されて形
成されることによって、バスバー2の表面に形成される
絶縁性接着剤による被膜厚を20μm以上の厚さで形成
することができ、その結果、バスバー2の角部が絶縁性
接着剤によって充分に被覆されることから、ボンディン
グワイヤ6に変形が生じてもバスバー2の角部へのボン
ディングワイヤ6の接触を防止することができる。
By forming the insulating coatings 7 and 7a made of an insulating adhesive on the surface of the bus bar 2 by the above-described method, the film thickness of the insulating adhesive formed on the surface of the bus bar 2 is 20 μm. It can be formed with the above thickness, and as a result, the corner portion of the bus bar 2 is sufficiently covered with the insulating adhesive, so that even if the bonding wire 6 is deformed, the bonding to the corner portion of the bus bar 2 is performed. The contact of the wire 6 can be prevented.

【0014】[0014]

【実施例2】図2は本発明の半導体集積回路の他の実施
例を示し、インナーリード1の内側に形成されるバスバ
ー2に、バスバー2の下側に位置させたディスペンサの
ニードル8より所定の粘度を有する絶縁性接着剤を押し
出して塗布する。この絶縁性接着剤は実施例1で使用す
る絶縁性接着剤より高い粘度を有する絶縁性接着剤を使
用する。その他の構成は実施例1と同一につき説明を省
略する。
[Embodiment 2] FIG. 2 shows another embodiment of the semiconductor integrated circuit of the present invention, in which the bus bar 2 formed inside the inner lead 1 is predetermined by a needle 8 of a dispenser located below the bus bar 2. An insulating adhesive having a viscosity of is extruded and applied. As this insulating adhesive, an insulating adhesive having a higher viscosity than the insulating adhesive used in Example 1 is used. The other configuration is the same as that of the first embodiment, and the description is omitted.

【0015】絶縁性接着剤がバスバー2の下側より塗布
されることによって、バスバー2の下面に絶縁性接着剤
が付着する。塗布された絶縁性接着剤は表面張力および
重力の作用により落下方向に垂れ下がりを生じた形状で
乾燥し、絶縁被膜70が形成される。よって絶縁性接着
剤の1回の塗布で絶縁被膜70が厚く形成され、バスバ
ー2の角部においては絶縁被膜70の傾斜角度が30°
以上となるので、バスバー2の角部へのボンディングワ
イヤ6の接触を防止することができる。
By applying the insulating adhesive from the lower side of the bus bar 2, the insulating adhesive adheres to the lower surface of the bus bar 2. The applied insulating adhesive is dried in a shape that hangs down in the dropping direction by the action of surface tension and gravity, and the insulating coating 70 is formed. Therefore, the insulating coating 70 is formed thick by one application of the insulating adhesive, and the inclination angle of the insulating coating 70 is 30 ° at the corner of the bus bar 2.
As described above, it is possible to prevent the bonding wire 6 from coming into contact with the corner of the bus bar 2.

【0016】[0016]

【実施例3】図3は本発明の半導体集積回路の他の実施
例を示し、インナーリード1の内側に形成されるバスバ
ー2に、バスバー2を包囲して固定された絶縁部材71
が形成され、封止樹脂9により周囲をモールド成形して
いる。その他の構成は実施例1と同一につき説明を省略
する。
[Embodiment 3] FIG. 3 shows another embodiment of the semiconductor integrated circuit of the present invention. An insulating member 71 is fixed to the bus bar 2 formed inside the inner lead 1 so as to surround the bus bar 2.
Is formed, and the periphery is molded with the sealing resin 9. The other configuration is the same as that of the first embodiment, and the description is omitted.

【0017】絶縁部材71は、例えば、ポリイミドフィ
ルム等の絶縁フィルムであり、予め断面形状をU字型あ
るいはコの字型に形成した絶縁フィルムをバスバー2に
接着して固定する。この絶縁フィルムは表面に接着性あ
るいは粘着性を有するものが望ましい。なお、この絶縁
フィルムの形状はU字型およびコの字型に限定されず、
バスバー2の表面全体を被う形状およびバスバー2の側
面全体を被う形状、あるいはバスバー2の上部面全体と
側面の一部を被う形状に形成しても良く、さらにボンデ
ィングワイヤ6が接触しやすいバスバー2のエッジ部分
について絶縁フィルムを接着して固定しても良い。
The insulating member 71 is, for example, an insulating film such as a polyimide film, and an insulating film having a U-shaped or U-shaped cross section is adhered and fixed to the bus bar 2. It is desirable that this insulating film has adhesiveness or tackiness on the surface. The shape of the insulating film is not limited to the U-shape and the U-shape,
It may be formed in a shape covering the entire surface of the bus bar 2 and a side surface of the bus bar 2, or a shape covering the entire upper surface of the bus bar 2 and a part of the side surface thereof. An insulating film may be adhered and fixed to the edge portion of the bus bar 2 which is easy to use.

【0018】また、半導体チップ4とバスバー2のワイ
ヤボンディングを行うための開口部を絶縁フィルム71
の所定の位置に設けても良い。
In addition, the opening for wire bonding between the semiconductor chip 4 and the bus bar 2 is provided with an insulating film 71.
It may be provided at a predetermined position.

【0019】上記した絶縁フィルムによる絶縁被膜がバ
スバー2に形成されることによって、ボンディングワイ
ヤ6が接触しやすいバスバー2の上部面および角部に絶
縁部材71を簡単に形成することができる。また、絶縁
フィルム表面の接着性あるいは粘着性によってボンディ
ングワイヤ6を絶縁フィルム表面に付着させて固定する
ことができるので、ボンディングワイヤ6同士の接触を
防止することができる。
By forming the insulating coating of the above-mentioned insulating film on the bus bar 2, the insulating member 71 can be easily formed on the upper surface and the corners of the bus bar 2 where the bonding wires 6 easily come into contact. In addition, since the bonding wire 6 can be attached and fixed to the surface of the insulating film by the adhesiveness or adhesiveness of the surface of the insulating film, it is possible to prevent the bonding wires 6 from contacting each other.

【0020】[0020]

【発明の効果】以上説明した通り、本発明の半導体集積
回路によると、バスバーの表面を被覆する接着性絶縁材
の多層絶縁体,バスバーの表面を重力が作用する方向に
向けた状態で塗布される接着性絶縁材が固化することに
よって形成される絶縁体,あるいはバスバーの表面およ
び両側面を被覆するフィルム状の成型絶縁体を有するよ
うにしたため、バスバーとボンディングワイヤの電気的
な接触を防止することによってパッケージの薄型化を図
り、より高密度化された半導体集積回路を提供すること
ができる。
As described above, according to the semiconductor integrated circuit of the present invention, the multilayer insulator of the adhesive insulating material for covering the surface of the bus bar and the surface of the bus bar are applied with the surface thereof oriented in the direction in which gravity acts. Prevents electrical contact between the busbar and the bonding wire because it has an insulator formed by solidifying the adhesive insulating material or a film-shaped molded insulator that covers the surface and both sides of the busbar. As a result, the package can be made thinner, and a higher density semiconductor integrated circuit can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す半導体集積回路の断面
図である。
FIG. 1 is a cross-sectional view of a semiconductor integrated circuit showing an embodiment of the present invention.

【図2】本発明の他の実施例を示す半導体集積回路の断
面図である。
FIG. 2 is a sectional view of a semiconductor integrated circuit showing another embodiment of the present invention.

【図3】本発明の他の実施例を示す半導体集積回路の断
面図である。
FIG. 3 is a sectional view of a semiconductor integrated circuit showing another embodiment of the present invention.

【図4】従来の半導体集積回路を示す断面図である。FIG. 4 is a sectional view showing a conventional semiconductor integrated circuit.

【図5】従来の半導体集積回路を示す説明図である。FIG. 5 is an explanatory diagram showing a conventional semiconductor integrated circuit.

【図6】従来の半導体集積回路を示す断面図である。FIG. 6 is a sectional view showing a conventional semiconductor integrated circuit.

【符号の説明】[Explanation of symbols]

1 インナーリード 2 バスバー 3 絶縁材 4 半導体チッ
プ 5 ボンディングパッド 6 ボンディン
グワイヤ 7,7a,70 絶縁被膜 8 ニードル 9 封止樹脂 71 絶縁被膜
1 Inner Lead 2 Bus Bar 3 Insulating Material 4 Semiconductor Chip 5 Bonding Pad 6 Bonding Wire 7, 7a, 70 Insulating Film 8 Needle 9 Sealing Resin 71 Insulating Film

フロントページの続き (72)発明者 宮川 剛 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内Front Page Continuation (72) Inventor Go Miyagawa 3550 Kidayomachi, Tsuchiura City, Ibaraki Prefecture Inside Hitachi Cable's System Materials Research Center

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 リードフレームのインナーリードおよび
バスバーに絶縁体を介して半導体チップが固定され、前
記インナーリードおよび前記バスバーがボンディングワ
イヤを介して前記半導体チップに接続され、前記インナ
ーリードの前記ボンディングワイヤが前記バスバー上を
通過している構成の半導体集積回路において、 前記バスバーが、接着性絶縁材の多層絶縁体によって表
面が被覆され、前記インナーリードの前記ボンディング
ワイヤと電気的に接触しないように構成されていること
を特徴とする半導体集積回路。
1. A semiconductor chip is fixed to an inner lead of a lead frame and a bus bar via an insulator, the inner lead and the bus bar are connected to the semiconductor chip via a bonding wire, and the bonding wire of the inner lead is formed. In the semiconductor integrated circuit having a configuration in which is passing over the bus bar, the bus bar has a surface covered with a multi-layer insulator of an adhesive insulating material, and is configured so as not to make electrical contact with the bonding wire of the inner lead. A semiconductor integrated circuit characterized by being provided.
【請求項2】 リードフレームのインナーリードおよび
バスバーに絶縁体を介して半導体チップが固定され、前
記インナーリードおよび前記バスバーがボンディングワ
イヤを介して前記半導体チップに接続され、前記インナ
ーリードの前記ボンディングワイヤが前記バスバー上を
通過している構成の半導体集積回路において、 前記バスバーが、その表面を重力が作用する方向に向け
た状態で接着性絶縁材を塗布されていることにより固化
する絶縁体によって、前記表面が被覆され、前記インナ
ーリードの前記ボンディングワイヤと電気的に接触しな
いように構成されていることを特徴とする半導体集積回
路。
2. A semiconductor chip is fixed to an inner lead of a lead frame and a bus bar via an insulator, the inner lead and the bus bar are connected to the semiconductor chip via a bonding wire, and the bonding wire of the inner lead is formed. In the semiconductor integrated circuit having a configuration in which the busbar is passing over the busbar, the busbar is an insulator that is solidified by applying an adhesive insulating material in a state in which the surface thereof is oriented in the direction in which gravity acts, A semiconductor integrated circuit characterized in that the surface is covered so as not to make electrical contact with the bonding wire of the inner lead.
【請求項3】 リードフレームのインナーリードおよび
バスバーに絶縁体を介して半導体チップが固定され、前
記インナーリードおよび前記バスバーがボンディングワ
イヤを介して前記半導体チップに接続され、前記インナ
ーリードの前記ボンディングワイヤが前記バスバー上を
通過している構成の半導体集積回路において、 前記バスバーが、表面および両側面をフィルム状の成型
絶縁材によって被覆され、前記インナーリードの前記ボ
ンディングワイヤと電気的に接触しないように構成され
ていることを特徴とする半導体集積回路。
3. A semiconductor chip is fixed to an inner lead of a lead frame and a bus bar via an insulator, the inner lead and the bus bar are connected to the semiconductor chip via a bonding wire, and the bonding wire of the inner lead is formed. In the semiconductor integrated circuit having a structure in which the bus bar passes over the bus bar, the bus bar is covered on its surface and both side surfaces with a film-shaped molding insulating material so as not to make electrical contact with the bonding wire of the inner lead. A semiconductor integrated circuit having a structure.
JP4032642A 1992-01-23 1992-01-23 Semiconductor integrated circuit Expired - Lifetime JP2862108B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4032642A JP2862108B2 (en) 1992-01-23 1992-01-23 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4032642A JP2862108B2 (en) 1992-01-23 1992-01-23 Semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JPH05198728A true JPH05198728A (en) 1993-08-06
JP2862108B2 JP2862108B2 (en) 1999-02-24

Family

ID=12364507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4032642A Expired - Lifetime JP2862108B2 (en) 1992-01-23 1992-01-23 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP2862108B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199477B1 (en) * 2000-09-29 2007-04-03 Altera Corporation Multi-tiered lead package for an integrated circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188942U (en) * 1987-05-28 1988-12-05

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188942U (en) * 1987-05-28 1988-12-05

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199477B1 (en) * 2000-09-29 2007-04-03 Altera Corporation Multi-tiered lead package for an integrated circuit

Also Published As

Publication number Publication date
JP2862108B2 (en) 1999-02-24

Similar Documents

Publication Publication Date Title
JP2799850B2 (en) LOC semiconductor package and semiconductor device packaging method
JPH03250654A (en) Resin-sealing semiconductor device and lead frame
JPS58178529A (en) Hybrid integrated circuit device
JPH0794637A (en) Resin-sealed semiconductor device
JP2501953B2 (en) Semiconductor device
US7075173B2 (en) Interposer including adhesive tape
JPH05198728A (en) Semiconductor integrated circuit
US6208017B1 (en) Semiconductor device with lead-on-chip structure
JPS62296541A (en) Plastic molded semiconductor device
JP2844586B2 (en) Semiconductor integrated circuit
JP2982182B2 (en) Resin-sealed semiconductor device
JP2775262B2 (en) Electronic component mounting board and electronic component mounting device
JPS63244747A (en) Resin sealed integrated circuit device and manufacture thereof
US6037652A (en) Lead frame with each lead having a peel generation preventing means and a semiconductor device using same
JPH05166871A (en) Semiconductor device
JP2737137B2 (en) Insulated gold or gold alloy extra fine wire for semiconductor element bonding
JP2830221B2 (en) Mounting structure of hybrid integrated circuit
JP2779322B2 (en) Semiconductor package manufacturing method
JP2771475B2 (en) Semiconductor device
JP3145892B2 (en) Resin-sealed semiconductor device
JP2743156B2 (en) Resin-sealed semiconductor device
JPH05206363A (en) Semiconductor device
JP2834074B2 (en) Lead frame and resin-sealed semiconductor device using the same
JP2883065B2 (en) Semiconductor device
JPH0642340Y2 (en) Semiconductor device