JPH05199233A - データ通信装置およびデータ通信方法 - Google Patents
データ通信装置およびデータ通信方法Info
- Publication number
- JPH05199233A JPH05199233A JP4009319A JP931992A JPH05199233A JP H05199233 A JPH05199233 A JP H05199233A JP 4009319 A JP4009319 A JP 4009319A JP 931992 A JP931992 A JP 931992A JP H05199233 A JPH05199233 A JP H05199233A
- Authority
- JP
- Japan
- Prior art keywords
- serial data
- data
- frame
- time
- transmitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 複数のシリアルデータを処理する装置とそれ
らのシリアルデータを時分割多重化したシリアルデータ
を処理する装置との間でデータを送受信するデータ通信
システムにおいて、同一の回路構成で複数の通信方式に
柔軟に対応可能な非常に汎用性が高いデータ通信装置を
提供する。 【構成】 時分割多重化したシリアルデータの１フレー
ムにおけるフレームの長さおよびビット割付けを記憶す
る記憶部１０１と、時分割多重化したシリアルデータの
１フレームにおける複数のシリアルデータのビット割付
けを記憶部１０１に設定されたデータに従いプログラム
可能に設定するフレーム組立部１０２およびフレーム分
解部１０３とを備えた。
らのシリアルデータを時分割多重化したシリアルデータ
を処理する装置との間でデータを送受信するデータ通信
システムにおいて、同一の回路構成で複数の通信方式に
柔軟に対応可能な非常に汎用性が高いデータ通信装置を
提供する。 【構成】 時分割多重化したシリアルデータの１フレー
ムにおけるフレームの長さおよびビット割付けを記憶す
る記憶部１０１と、時分割多重化したシリアルデータの
１フレームにおける複数のシリアルデータのビット割付
けを記憶部１０１に設定されたデータに従いプログラム
可能に設定するフレーム組立部１０２およびフレーム分
解部１０３とを備えた。
Description
【０００１】
【産業上の利用分野】本発明は、データ通信装置および
データ通信方法に係り、特に、フレームを同期させつつ
複数のシリアルデータを処理する装置とそれらのシリア
ルデータを時分割多重化したシリアルデータを処理する
装置との間でデータを送受信するデータ通信システムに
関する。このデータ通信システムの例には、サービス統
合ディジタル網（ＩＳＤＮ：Integrated Services Digt
al Network）におけるユーザ・網インタフェースの物理
層の処理を行なう装置と物理層より高い層の処理を行な
う装置のと間のデータ通信がある。
データ通信方法に係り、特に、フレームを同期させつつ
複数のシリアルデータを処理する装置とそれらのシリア
ルデータを時分割多重化したシリアルデータを処理する
装置との間でデータを送受信するデータ通信システムに
関する。このデータ通信システムの例には、サービス統
合ディジタル網（ＩＳＤＮ：Integrated Services Digt
al Network）におけるユーザ・網インタフェースの物理
層の処理を行なう装置と物理層より高い層の処理を行な
う装置のと間のデータ通信がある。
【０００２】
【従来の技術】ＩＳＤＮユーザ・網インタフェースの物
理層の処理を行なう装置と物理層より高い層の処理を行
なう装置との間のデータ通信について、現在、国際電信
電話諮問委員会（ＣＣＩＴＴ:Consultative Committee
for International TelegraphTelephone ）で標準化さ
れていないので、各メーカ独自の通信方式を定め、個々
に処理装置を開発している。その代表的な例には、シー
メンスが中心となって提唱しているＧＣＩ（ General C
ircuit Interface）やノーザンテレコムが提唱している
ＩＤＬ（Inter-chip Digial Link）がある。それぞれの
フレームフォーマットは、［GCI Specification Issue
1.0,March 1989 pp3-1〜pp3-3］ および［The Interchi
p Digital Link (IDL) Specification For ISDN Issue
1.0,July26,1985 pp11〜pp14］に記載されている。
理層の処理を行なう装置と物理層より高い層の処理を行
なう装置との間のデータ通信について、現在、国際電信
電話諮問委員会（ＣＣＩＴＴ:Consultative Committee
for International TelegraphTelephone ）で標準化さ
れていないので、各メーカ独自の通信方式を定め、個々
に処理装置を開発している。その代表的な例には、シー
メンスが中心となって提唱しているＧＣＩ（ General C
ircuit Interface）やノーザンテレコムが提唱している
ＩＤＬ（Inter-chip Digial Link）がある。それぞれの
フレームフォーマットは、［GCI Specification Issue
1.0,March 1989 pp3-1〜pp3-3］ および［The Interchi
p Digital Link (IDL) Specification For ISDN Issue
1.0,July26,1985 pp11〜pp14］に記載されている。
【０００３】図４はＧＣＩの動作の一例を示すタイミン
グチャートであり、図５はＩＤＬの動作の一例を示すタ
イミングチャートである。図４と図５とを比較すると明
らかなように、ＧＣＩとＩＤＬでは、フレームの長さお
よび１フレーム内におけるビット割付けが異なるので、
同一のデータ通信装置でそれら通信方式に対応するに
は、外部から通信方式を示す信号を入力し、この信号に
より動作を切り換える必要があった。
グチャートであり、図５はＩＤＬの動作の一例を示すタ
イミングチャートである。図４と図５とを比較すると明
らかなように、ＧＣＩとＩＤＬでは、フレームの長さお
よび１フレーム内におけるビット割付けが異なるので、
同一のデータ通信装置でそれら通信方式に対応するに
は、外部から通信方式を示す信号を入力し、この信号に
より動作を切り換える必要があった。
【０００４】
【発明が解決しようとする課題】ところで、ＩＳＤＮユ
ーザ・網インタフェースの物理層の処理を行なう装置と
物理層より高い層の処理を行なう装置との間のデータ通
信方式には、ＧＣＩやＩＤＬとは異なるさらに別の通信
方式も存在する。これら全ての通信方式に対応するデー
タ通信装置は、回路規模が膨大になることが予想され、
非現実的である。
ーザ・網インタフェースの物理層の処理を行なう装置と
物理層より高い層の処理を行なう装置との間のデータ通
信方式には、ＧＣＩやＩＤＬとは異なるさらに別の通信
方式も存在する。これら全ての通信方式に対応するデー
タ通信装置は、回路規模が膨大になることが予想され、
非現実的である。
【０００５】また、ＣＣＩＴＴには、ＩＳＤＮユーザ・
網インタフェースの物理層の処理を行なう装置と物理層
より高い層の処理を行なう装置との間のデータ通信に関
して標準化の動きがないために、通信方式の統一は当分
望めない。将来、他のメーカから新たな通信方式が提唱
される可能性もあり、現存する特定の通信方式のみに対
応するデータ通信方式では、新たな通信方式に対応する
ことは不可能である。したがって、その新たな通信方式
に対応するには、データ通信装置を設計しなおさなけれ
ばならないという問題があった。
網インタフェースの物理層の処理を行なう装置と物理層
より高い層の処理を行なう装置との間のデータ通信に関
して標準化の動きがないために、通信方式の統一は当分
望めない。将来、他のメーカから新たな通信方式が提唱
される可能性もあり、現存する特定の通信方式のみに対
応するデータ通信方式では、新たな通信方式に対応する
ことは不可能である。したがって、その新たな通信方式
に対応するには、データ通信装置を設計しなおさなけれ
ばならないという問題があった。
【０００６】なお、物理層の処理仕様を各プロセッサ毎
に設定する例として、例えば特開昭６１−２０８９３７
号に記載された技術があるが、物理層の処理を行なう装
置と物理層より高い層の処理を行なう装置との間のデー
タ通信方式については、対策は特に示されていない。
に設定する例として、例えば特開昭６１−２０８９３７
号に記載された技術があるが、物理層の処理を行なう装
置と物理層より高い層の処理を行なう装置との間のデー
タ通信方式については、対策は特に示されていない。
【０００７】本発明の目的は、各種のＩＳＤＮユーザ・
網インタフェースの物理層の処理を行なう装置と物理層
より高い層の処理を行なう装置のように、複数のシリア
ルデータを処理する装置とそれらのシリアルデータを時
分割多重化したシリアルデータを処理する装置との間で
データを送受信するデータ通信システムにおいて、同一
の回路構成で、将来提案されるかもしれない方式も含め
て、複数の通信方式に柔軟に対応可能なデータ通信装置
を提供することである。
網インタフェースの物理層の処理を行なう装置と物理層
より高い層の処理を行なう装置のように、複数のシリア
ルデータを処理する装置とそれらのシリアルデータを時
分割多重化したシリアルデータを処理する装置との間で
データを送受信するデータ通信システムにおいて、同一
の回路構成で、将来提案されるかもしれない方式も含め
て、複数の通信方式に柔軟に対応可能なデータ通信装置
を提供することである。
【０００８】
【課題を解決するための手段】本発明は、時分割多重化
したシリアルデータの１フレームにおけるフレームの長
さおよびビット割付けを外部からプログラム可能とし、
時分割多重化したシリアルデータ１フレームにおけるフ
レームの長さおよびビット割付けを記憶する記憶部を設
け、また、複数のシリアルデータの入出力ポートへのチ
ャネル割付けを変更する必要が生じた場合に、時分割多
重化したシリアルデータ１フレームを分解した複数のシ
リアルデータを入出力ポートのどのチャネルに割付ける
かを記憶する記憶部を設けた。
したシリアルデータの１フレームにおけるフレームの長
さおよびビット割付けを外部からプログラム可能とし、
時分割多重化したシリアルデータ１フレームにおけるフ
レームの長さおよびビット割付けを記憶する記憶部を設
け、また、複数のシリアルデータの入出力ポートへのチ
ャネル割付けを変更する必要が生じた場合に、時分割多
重化したシリアルデータ１フレームを分解した複数のシ
リアルデータを入出力ポートのどのチャネルに割付ける
かを記憶する記憶部を設けた。
【０００９】すなわち、本発明は、上記目的を達成する
ために、フレーム同期をとりつつ複数のシリアルデータ
を処理する装置とこの複数のシリアルデータを時分割多
重化したシリアルデータを処理する装置との間でデータ
の送信および受信を行なうデータ通信装置において、時
分割多重化したシリアルデータの１フレームにおけるフ
レームの長さおよびビット割付けを可変に記憶する記憶
部と、時分割多重化したシリアルデータの１フレームに
おける複数のシリアルデータのビット割付けを前記記憶
部に記憶されたデータに従い設定する手段とからなるデ
ータ通信装置を提案するものである。
ために、フレーム同期をとりつつ複数のシリアルデータ
を処理する装置とこの複数のシリアルデータを時分割多
重化したシリアルデータを処理する装置との間でデータ
の送信および受信を行なうデータ通信装置において、時
分割多重化したシリアルデータの１フレームにおけるフ
レームの長さおよびビット割付けを可変に記憶する記憶
部と、時分割多重化したシリアルデータの１フレームに
おける複数のシリアルデータのビット割付けを前記記憶
部に記憶されたデータに従い設定する手段とからなるデ
ータ通信装置を提案するものである。
【００１０】具体的には、時分割多重化したシリアルデ
ータの１フレームにおけるフレームの長さおよびビット
割付けを可変に記憶する記憶部と、この記憶部のデータ
に従いフレームをマルチプレクスするフレーム組立部
と、記憶部のデータに従いフレームをデマルチプレクス
するフレーム分解部と、複数のシリアルデータの受信お
よび送信を行なう送受信部と、複数のシリアルデータを
時分割多重化したシリアルデータの受信および送信を行
なう送受信部とからなるデータ通信装置である。
ータの１フレームにおけるフレームの長さおよびビット
割付けを可変に記憶する記憶部と、この記憶部のデータ
に従いフレームをマルチプレクスするフレーム組立部
と、記憶部のデータに従いフレームをデマルチプレクス
するフレーム分解部と、複数のシリアルデータの受信お
よび送信を行なう送受信部と、複数のシリアルデータを
時分割多重化したシリアルデータの受信および送信を行
なう送受信部とからなるデータ通信装置である。
【００１１】本発明は、また、上記目的を達成するため
に、フレーム同期をとりつつ複数のシリアルデータを処
理する装置とこの複数のシリアルデータを時分割多重化
したシリアルデータを処理する装置との間でデータの送
信および受信を行なうデータ通信装置において、時分割
多重化したシリアルデータの１フレームを分解した複数
のシリアルデータをシリアルデータの送信および受信を
行なうシリアルポートのどのチャネルに割付けるかを可
変に記憶する記憶部と、時分割多重化したシリアルデー
タの１フレームにおける複数のシリアルデータのチャネ
ル割付けを前記記憶部に設定されたデータに従い設定す
る手段とを備えたデータ通信装置を提案するものであ
る。
に、フレーム同期をとりつつ複数のシリアルデータを処
理する装置とこの複数のシリアルデータを時分割多重化
したシリアルデータを処理する装置との間でデータの送
信および受信を行なうデータ通信装置において、時分割
多重化したシリアルデータの１フレームを分解した複数
のシリアルデータをシリアルデータの送信および受信を
行なうシリアルポートのどのチャネルに割付けるかを可
変に記憶する記憶部と、時分割多重化したシリアルデー
タの１フレームにおける複数のシリアルデータのチャネ
ル割付けを前記記憶部に設定されたデータに従い設定す
る手段とを備えたデータ通信装置を提案するものであ
る。
【００１２】より具体的には、時分割多重化したシリア
ルデータの１フレームにおける複数のシリアルデータの
チャネル割付けを記憶する記憶部と、この記憶部のデー
タに従いフレームをマルチプレクスするフレーム組立部
と、記憶部のデータに従い前記フレームをデマルチプレ
クスするフレーム分解部と、複数のシリアルデータの受
信および送信を行なう送受信部と、複数のシリアルデー
タを時分割多重化したシリアルデータの受信および送信
を行なう送受信部とを備えたデータ通信装置である。
ルデータの１フレームにおける複数のシリアルデータの
チャネル割付けを記憶する記憶部と、この記憶部のデー
タに従いフレームをマルチプレクスするフレーム組立部
と、記憶部のデータに従い前記フレームをデマルチプレ
クスするフレーム分解部と、複数のシリアルデータの受
信および送信を行なう送受信部と、複数のシリアルデー
タを時分割多重化したシリアルデータの受信および送信
を行なう送受信部とを備えたデータ通信装置である。
【００１３】ＩＳＤＮにおけるユーザ・網インタフェー
スの物理層の処理を行なう装置と物理層より高い層の処
理を行なう装置とを含む半導体集積回路に適用する場合
は、前記物理層の処理を行なう装置と物理層より高い層
の処理を行なう装置とともに、上記いずれかのデータ通
信装置を組み込みワンチップ化することもできる。その
場合は、物理層より高い層の処理を行なう装置とは、Ｍ
ＰＵであり、物理層の処理を行なう装置には、Ｄチャネ
ル制御部を含む。
スの物理層の処理を行なう装置と物理層より高い層の処
理を行なう装置とを含む半導体集積回路に適用する場合
は、前記物理層の処理を行なう装置と物理層より高い層
の処理を行なう装置とともに、上記いずれかのデータ通
信装置を組み込みワンチップ化することもできる。その
場合は、物理層より高い層の処理を行なう装置とは、Ｍ
ＰＵであり、物理層の処理を行なう装置には、Ｄチャネ
ル制御部を含む。
【００１４】
【作用】ＩＳＤＮユーザ・インタフェースの物理層の処
理を行なう装置と物理層より高い層の処理を行なう装置
との間のデータ通信においては、時分割多重化したシリ
アルデータの１フレームの長さおよびビット割付けと、
時分割多重化したシリアルデータの１フレームにおける
複数のシリアルデータの入出力ポートへのチャネル割付
けとが、データ通信の途中で変更されることはあり得な
い。すなわち、通信相手が定まれば、その通信相手に対
応したデータ通信方式が一意に決まる。
理を行なう装置と物理層より高い層の処理を行なう装置
との間のデータ通信においては、時分割多重化したシリ
アルデータの１フレームの長さおよびビット割付けと、
時分割多重化したシリアルデータの１フレームにおける
複数のシリアルデータの入出力ポートへのチャネル割付
けとが、データ通信の途中で変更されることはあり得な
い。すなわち、通信相手が定まれば、その通信相手に対
応したデータ通信方式が一意に決まる。
【００１５】そこで、本発明においては、システムの初
期設定時に、初期設定プログラムにより、使用する通信
システムの通信相手に対応する通信方式に合わせて、フ
レーム長およびビット割付けおよび／または複数のシリ
アルデータの入出力ポートへのチャネル割付けを記憶部
に設定し、所望の通信方式を用いたデータ通信ができる
ようにする。
期設定時に、初期設定プログラムにより、使用する通信
システムの通信相手に対応する通信方式に合わせて、フ
レーム長およびビット割付けおよび／または複数のシリ
アルデータの入出力ポートへのチャネル割付けを記憶部
に設定し、所望の通信方式を用いたデータ通信ができる
ようにする。
【００１６】したがって、ハードウエア的には一つのデ
ータ通信装置でも、１フレームの長さおよびビット割付
けとチャネル割付けとをソフトウエアにより変更すれ
ば、現在提案されている複数のデータ通信方式はもちろ
ん、将来提案されるかもしれないデータ通信方式にも柔
軟に対応できるデータ通信装置が得られる。
ータ通信装置でも、１フレームの長さおよびビット割付
けとチャネル割付けとをソフトウエアにより変更すれ
ば、現在提案されている複数のデータ通信方式はもちろ
ん、将来提案されるかもしれないデータ通信方式にも柔
軟に対応できるデータ通信装置が得られる。
【００１７】
【実施例】次に、図面を参照して、本発明によるデータ
通信装置の一実施例を詳細に説明する。図１は、本発明
によるデータ通信装置の一実施例の構成を示すブロック
図であり、図２は、図１のデータ通信装置の動作の一例
を示すタイミングチャートである。
通信装置の一実施例を詳細に説明する。図１は、本発明
によるデータ通信装置の一実施例の構成を示すブロック
図であり、図２は、図１のデータ通信装置の動作の一例
を示すタイミングチャートである。
【００１８】図１は、４つの独立したシリアルデータを
マルチプレクスし、１つの時分割多重化したシリアルデ
ータのフレームを生成する一方で、逆に、１つの時分割
多重化したシリアルデータのフレームをデマルチプレク
スし、４つの独立したシリアルデータを生成するデータ
通信装置の構成の一例を示す図である。
マルチプレクスし、１つの時分割多重化したシリアルデ
ータのフレームを生成する一方で、逆に、１つの時分割
多重化したシリアルデータのフレームをデマルチプレク
スし、４つの独立したシリアルデータを生成するデータ
通信装置の構成の一例を示す図である。
【００１９】図２は、図１の実施例のビット割付け動作
のタイミングチャートである。この場合、時分割多重化
したシリアルデータ１フレームのフレーム長は、３２ビ
ットであり、その３２ビットのうち、ビット０からビッ
ト７までには通信装置２の送受信データを割付け、ビッ
ト８からビット１５までには通信装置３の送受信データ
を割付け、ビット１６からビット２３までには通信装置
４の送受信データを割付けてある。
のタイミングチャートである。この場合、時分割多重化
したシリアルデータ１フレームのフレーム長は、３２ビ
ットであり、その３２ビットのうち、ビット０からビッ
ト７までには通信装置２の送受信データを割付け、ビッ
ト８からビット１５までには通信装置３の送受信データ
を割付け、ビット１６からビット２３までには通信装置
４の送受信データを割付けてある。
【００２０】時分割多重化したシリアルデータの１フレ
ームにおけるフレームの長さおよびビット割付けを外部
からプログラム可能とするために、記憶部１０１を設け
てある。記憶部１０１には、時分割多重化したシリアル
データの１フレームのフレーム長と、独立したシリアル
データ各々の時分割多重化したシリアルデータの１フレ
ームにおけるビット数と、独立したシリアルデータ各々
の時分割多重化したシリアルデータの１フレームにおけ
るビット割付けとを記憶させる。
ームにおけるフレームの長さおよびビット割付けを外部
からプログラム可能とするために、記憶部１０１を設け
てある。記憶部１０１には、時分割多重化したシリアル
データの１フレームのフレーム長と、独立したシリアル
データ各々の時分割多重化したシリアルデータの１フレ
ームにおけるビット数と、独立したシリアルデータ各々
の時分割多重化したシリアルデータの１フレームにおけ
るビット割付けとを記憶させる。
【００２１】時分割多重化したシリアルデータのフレー
ムを組立てる場合、通信装置２の出力信号１１２，通信
装置３の出力信号１１４，通信装置４の出力信号１１
６，通信装置５の出力信号１１８は、それぞれ送受信部
１０４，送受信部１０５，送受信部１０６，送受信部１
０７を経由して、フレーム組立部１０２に入力される。
そこで、フレーム組立部１０２は、記憶部１０１の出力
信号１０９に基づいて、これらのデータをマルチプレク
スし、時分割多重化したシリアルデータに組立てる。組
立られたフレームは、送受信部１０８から通信装置６へ
の入力信号１２１となる。
ムを組立てる場合、通信装置２の出力信号１１２，通信
装置３の出力信号１１４，通信装置４の出力信号１１
６，通信装置５の出力信号１１８は、それぞれ送受信部
１０４，送受信部１０５，送受信部１０６，送受信部１
０７を経由して、フレーム組立部１０２に入力される。
そこで、フレーム組立部１０２は、記憶部１０１の出力
信号１０９に基づいて、これらのデータをマルチプレク
スし、時分割多重化したシリアルデータに組立てる。組
立られたフレームは、送受信部１０８から通信装置６へ
の入力信号１２１となる。
【００２２】逆に、時分割多重化したシリアルデータの
フレームを分解する場合、通信装置６からの出力信号１
２０は、送受信部１０８からフレーム分解部１０３に入
力される。フレーム分解部１０３は、記憶部１０１の出
力信号１０９に従い、これらのデータをデマルチプレク
スし、時分割多重化したシリアルデータを複数のフレー
ムに分解する。分解された複数のフレームは、通信装置
２の入力信号１１３，通信装置３の入力信号１１５，通
信装置４の入力信号１１７，通信装置５の入力信号１１
９となり、送受信部１０４，送受信部１０５，送受信部
１０６，送受信部１０７を経由して、それぞれ通信装置
２，通信装置３，通信装置４，通信装置５に入力され
る。
フレームを分解する場合、通信装置６からの出力信号１
２０は、送受信部１０８からフレーム分解部１０３に入
力される。フレーム分解部１０３は、記憶部１０１の出
力信号１０９に従い、これらのデータをデマルチプレク
スし、時分割多重化したシリアルデータを複数のフレー
ムに分解する。分解された複数のフレームは、通信装置
２の入力信号１１３，通信装置３の入力信号１１５，通
信装置４の入力信号１１７，通信装置５の入力信号１１
９となり、送受信部１０４，送受信部１０５，送受信部
１０６，送受信部１０７を経由して、それぞれ通信装置
２，通信装置３，通信装置４，通信装置５に入力され
る。
【００２３】また、複数のシリアルデータの送受信部へ
のチャネル割付けを外部からプログラム可能とするため
に、記憶部１０１を設けてある。この記憶部１０１に
は、独立したシリアルデータの各々について入出力ポー
トへのチャネル割付けを記憶させる。この場合、前記同
様に、時分割多重化したシリアルデータの１フレームに
おけるビット数と、独立したシリアルデータの各々につ
いて時分割多重化したシリアルデータの１フレームにお
けるビット割付けとを同時に記憶部１０１に記憶させ
る。データ通信方式のそれ以後の変更が予想されない使
用形態ならば、特定の通信方式に固定するＲＯＭを記憶
部１０１に採用してもよいし、このＲＯＭを差し替える
方法を採ることも可能である。
のチャネル割付けを外部からプログラム可能とするため
に、記憶部１０１を設けてある。この記憶部１０１に
は、独立したシリアルデータの各々について入出力ポー
トへのチャネル割付けを記憶させる。この場合、前記同
様に、時分割多重化したシリアルデータの１フレームに
おけるビット数と、独立したシリアルデータの各々につ
いて時分割多重化したシリアルデータの１フレームにお
けるビット割付けとを同時に記憶部１０１に記憶させ
る。データ通信方式のそれ以後の変更が予想されない使
用形態ならば、特定の通信方式に固定するＲＯＭを記憶
部１０１に採用してもよいし、このＲＯＭを差し替える
方法を採ることも可能である。
【００２４】フレーム組立部１０２およびフレーム分解
部１０３は、前記動作の他に、時分割多重化したシリア
ルデータの１フレーム内に割付けられたチャネルと、時
分割多重化したシリアルデータを分解した複数のシリア
ルデータのチャネル割付け動作とを行なう。
部１０３は、前記動作の他に、時分割多重化したシリア
ルデータの１フレーム内に割付けられたチャネルと、時
分割多重化したシリアルデータを分解した複数のシリア
ルデータのチャネル割付け動作とを行なう。
【００２５】本実施例によれば、時分割多重化したシリ
アルデータの１フレームにおけるフレームの長さおよび
ビット割付けを記憶する記憶部１０１と、時分割多重化
したシリアルデータの１フレームにおける複数のシリア
ルデータのビット割付けを記憶部１０１に設定されたデ
ータに従いプログラム可能に設定するフレーム組立部１
０２およびフレーム分解部１０３とを備えたので、ハー
ドウエア的には一つのデータ通信装置１でも、１フレー
ムの長さおよびビット割付けとチャネル割付けとを書き
換えて記憶部１０１に記憶させれば、現在提案されてい
る複数のデータ通信方式はもちろん、将来提案されるか
もしれないデータ通信方式にも柔軟に対応できるデータ
通信装置が得られる。
アルデータの１フレームにおけるフレームの長さおよび
ビット割付けを記憶する記憶部１０１と、時分割多重化
したシリアルデータの１フレームにおける複数のシリア
ルデータのビット割付けを記憶部１０１に設定されたデ
ータに従いプログラム可能に設定するフレーム組立部１
０２およびフレーム分解部１０３とを備えたので、ハー
ドウエア的には一つのデータ通信装置１でも、１フレー
ムの長さおよびビット割付けとチャネル割付けとを書き
換えて記憶部１０１に記憶させれば、現在提案されてい
る複数のデータ通信方式はもちろん、将来提案されるか
もしれないデータ通信方式にも柔軟に対応できるデータ
通信装置が得られる。
【００２６】図３は、図１のデータ通信装置をＩＳＤＮ
ユーザ・網インタフェースの物理層の処理を行なう装置
と物理層より高い層の処理を行なう装置との間のデータ
通信に適用した通信システムの構成の一例を示すブロッ
ク図である。本実施例は、ＩＳＤＮユーザ・網インタフ
ェースの物理層の処理を行なう装置と、物理層より高い
層の処理を行なう通信装置との間のデータ通信におい
て、ＬＡＰＤプロトコルの処理を行なうマイクロプロセ
ッサ４００内に、本発明によるデータ通信装置を内蔵し
たものであり、ＭＰＵ４０１およびＤチャネル制御部４
０２を除いた部分が、図１の実施例に相当している。ま
た、ＧＣＩ通信方式に対応したシステム構成である。
ユーザ・網インタフェースの物理層の処理を行なう装置
と物理層より高い層の処理を行なう装置との間のデータ
通信に適用した通信システムの構成の一例を示すブロッ
ク図である。本実施例は、ＩＳＤＮユーザ・網インタフ
ェースの物理層の処理を行なう装置と、物理層より高い
層の処理を行なう通信装置との間のデータ通信におい
て、ＬＡＰＤプロトコルの処理を行なうマイクロプロセ
ッサ４００内に、本発明によるデータ通信装置を内蔵し
たものであり、ＭＰＵ４０１およびＤチャネル制御部４
０２を除いた部分が、図１の実施例に相当している。ま
た、ＧＣＩ通信方式に対応したシステム構成である。
【００２７】マイクロプロセッサ４００は、物理層より
高い層の処理を行なうＭＰＵ４０１と、物理層の処理を
行なうＤチャネル制御部４０２と、時分割多重化したシ
リアルデータの１フレームにおけるフレームの長さおよ
びビット割付けを記憶する記憶部４０３と、フレーム組
立部４０４と、フレーム分解部４０５と、Ｉ／Ｏポート
４０６，Ｉ／Ｏポート４０７，Ｉ／Ｏポート４０８，Ｉ
／Ｏポート４０９，Ｉ／Ｏポート４１０とからなる。
高い層の処理を行なうＭＰＵ４０１と、物理層の処理を
行なうＤチャネル制御部４０２と、時分割多重化したシ
リアルデータの１フレームにおけるフレームの長さおよ
びビット割付けを記憶する記憶部４０３と、フレーム組
立部４０４と、フレーム分解部４０５と、Ｉ／Ｏポート
４０６，Ｉ／Ｏポート４０７，Ｉ／Ｏポート４０８，Ｉ
／Ｏポート４０９，Ｉ／Ｏポート４１０とからなる。
【００２８】マイクロプロセッサ４００は、Ｉ／Ｏポー
ト４１０の入力信号４２０および出力信号４１９を介し
て物理層通信装置５００と接続され、Ｉ／Ｏポート４０
６の入力信号４１１および出力信号４１２を介してＢ１
チャネル通信装置６００と接続され、Ｉ／Ｏポート４０
７の入力信号４１３および出力信号４１４を介してＢ２
チャネル通信装置７００と接続され、Ｉ／Ｏポート４０
８の入力信号４１５および出力信号４１６ならびにＩ／
Ｏポート４０９の入力信号４１７および出力信号４１８
を介してＧＣＩプロトコル処理装置８００と接続されて
いる。
ト４１０の入力信号４２０および出力信号４１９を介し
て物理層通信装置５００と接続され、Ｉ／Ｏポート４０
６の入力信号４１１および出力信号４１２を介してＢ１
チャネル通信装置６００と接続され、Ｉ／Ｏポート４０
７の入力信号４１３および出力信号４１４を介してＢ２
チャネル通信装置７００と接続され、Ｉ／Ｏポート４０
８の入力信号４１５および出力信号４１６ならびにＩ／
Ｏポート４０９の入力信号４１７および出力信号４１８
を介してＧＣＩプロトコル処理装置８００と接続されて
いる。
【００２９】クロック生成回路９００は、周波数５１２
ｋＨｚのＧＣＩデータを伝搬する伝搬クロック９０１
と、周波数８ｋＨｚのＧＣＩフレーム同期を示す同期信
号９０２と、周波数１６ｋＨｚのＤチャネルデータを伝
搬する伝搬クロック９０３と、周波数６４ｋＨｚのＢ１
チャネルデータ，Ｂ２チャネルデータ，ＧＣＩプロトコ
ル信号であるＭチャネルデータ，ＳＣチャネルデータを
伝搬する伝搬クロック９０４とを出力する。
ｋＨｚのＧＣＩデータを伝搬する伝搬クロック９０１
と、周波数８ｋＨｚのＧＣＩフレーム同期を示す同期信
号９０２と、周波数１６ｋＨｚのＤチャネルデータを伝
搬する伝搬クロック９０３と、周波数６４ｋＨｚのＢ１
チャネルデータ，Ｂ２チャネルデータ，ＧＣＩプロトコ
ル信号であるＭチャネルデータ，ＳＣチャネルデータを
伝搬する伝搬クロック９０４とを出力する。
【００３０】図３の通信システムが、ＩＳＤＮユーザ・
網インタフェースの網側の場合、伝搬クロック９０１は
図４のＤＣＬに対応し、同期信号９０２はＦＳＣに対応
し、Ｉ／Ｏポート４１０の入力信号４２０はＤＵに対応
し、Ｉ／Ｏポート４１０の出力信号４１９はＤＤに対応
する。一方、ＩＳＤＮユーザ・網インタフェースの端末
機側の場合、伝搬クロック９０１は図４のＤＣＬに対応
し、同期信号９０２はＦＳＣに対応し、Ｉ／Ｏポート４
１０の出力信号４１９はＤＵに対応し、Ｉ／Ｏポート４
１０の入力信号４２０はＤＤに対応する。物理層通信装
置５００の物理層側インタフェースは、ＣＣＩＴＴ勧告
Ｉ．４３０およびＩ．４３１で規定されるＳ／Ｔインタ
フェースに対応する。
網インタフェースの網側の場合、伝搬クロック９０１は
図４のＤＣＬに対応し、同期信号９０２はＦＳＣに対応
し、Ｉ／Ｏポート４１０の入力信号４２０はＤＵに対応
し、Ｉ／Ｏポート４１０の出力信号４１９はＤＤに対応
する。一方、ＩＳＤＮユーザ・網インタフェースの端末
機側の場合、伝搬クロック９０１は図４のＤＣＬに対応
し、同期信号９０２はＦＳＣに対応し、Ｉ／Ｏポート４
１０の出力信号４１９はＤＵに対応し、Ｉ／Ｏポート４
１０の入力信号４２０はＤＤに対応する。物理層通信装
置５００の物理層側インタフェースは、ＣＣＩＴＴ勧告
Ｉ．４３０およびＩ．４３１で規定されるＳ／Ｔインタ
フェースに対応する。
【００３１】記憶部４０３には、ＭＰＵ４０１により時
分割多重化されたシリアルデータ１フレームのフレーム
長と、独立したシリアルデータ各々の時分割多重化した
シリアルデータ１フレームにおけるビット数と、独立し
たシリアルデータについて各々の時分割多重化したシリ
アルデータ１フレームにおけるビット割付けとが入力さ
れる。
分割多重化されたシリアルデータ１フレームのフレーム
長と、独立したシリアルデータ各々の時分割多重化した
シリアルデータ１フレームにおけるビット数と、独立し
たシリアルデータについて各々の時分割多重化したシリ
アルデータ１フレームにおけるビット割付けとが入力さ
れる。
【００３２】フレーム分解部４０５は、記憶部４０３の
内容に従い、２Ｂ＋ＤおよびＧＣＩにおけるＭチャネル
およびＳＣチャネルのデータをマルチプレクスしたＩ／
Ｏポート４１０の入力信号４２０をデマルチプレクス
し、Ｄチャネルのデータをマイクロプロセッサ４００内
のＤチャネル制御部に、Ｉ／Ｏポート４０６を介してＢ
１チャネルのデータをＢ１チャネル通信装置６００に、
Ｉ／Ｏポート４０７を介してＢ２チャネルのデータをＢ
２チャネル通信装置６０１に、Ｉ／Ｏポート４０８，Ｉ
／Ｏポート４０９を介してＧＣＩにおけるＭチャネルお
よびＳＣチャネルのデータをＧＣＩプロトコル処理装置
８００に出力する。
内容に従い、２Ｂ＋ＤおよびＧＣＩにおけるＭチャネル
およびＳＣチャネルのデータをマルチプレクスしたＩ／
Ｏポート４１０の入力信号４２０をデマルチプレクス
し、Ｄチャネルのデータをマイクロプロセッサ４００内
のＤチャネル制御部に、Ｉ／Ｏポート４０６を介してＢ
１チャネルのデータをＢ１チャネル通信装置６００に、
Ｉ／Ｏポート４０７を介してＢ２チャネルのデータをＢ
２チャネル通信装置６０１に、Ｉ／Ｏポート４０８，Ｉ
／Ｏポート４０９を介してＧＣＩにおけるＭチャネルお
よびＳＣチャネルのデータをＧＣＩプロトコル処理装置
８００に出力する。
【００３３】フレーム組立部４０４は、記憶部４０３の
内容に従い、Ｂ１チャネルのデータであるＩ／Ｏポート
４０６の出力信号４１１と、Ｂ２チャネルのデータであ
るＩ／Ｏポート４０７の出力信号４１３と、ＧＣＩにお
けるＭチャネルデータであるＩ／Ｏポート４０８の出力
信号４１５と、ＧＣＩにおけるＳＣチャネルデータであ
るＩ／Ｏポート４０９の出力信号４１７とをマルチプレ
クスし、ＧＣＩのフレームを生成し、Ｉ／Ｏポート４１
０を介して物理層通信装置５００に出力する。
内容に従い、Ｂ１チャネルのデータであるＩ／Ｏポート
４０６の出力信号４１１と、Ｂ２チャネルのデータであ
るＩ／Ｏポート４０７の出力信号４１３と、ＧＣＩにお
けるＭチャネルデータであるＩ／Ｏポート４０８の出力
信号４１５と、ＧＣＩにおけるＳＣチャネルデータであ
るＩ／Ｏポート４０９の出力信号４１７とをマルチプレ
クスし、ＧＣＩのフレームを生成し、Ｉ／Ｏポート４１
０を介して物理層通信装置５００に出力する。
【００３４】本実施例によれば、非常に汎用性の高い通
信用プロセッサ半導体集積回路が得られる。
信用プロセッサ半導体集積回路が得られる。
【００３５】
【発明の効果】本発明によれば、ハードウエアの構成を
変えることなく、所望のシステムに対応した通信方式を
ソフトウエアにより実現できるので、非常に汎用性の高
い通信用プロセッサ半導体集積回路が得られる。
変えることなく、所望のシステムに対応した通信方式を
ソフトウエアにより実現できるので、非常に汎用性の高
い通信用プロセッサ半導体集積回路が得られる。
【００３６】また、複数の通信方式例えばＧＣＩやＩＤ
Ｌ等の何通りもの方式にビット長固定で対応した従来の
データ通信装置よりも、半導体集積回路の回路規模をは
るかに小さくできる。
Ｌ等の何通りもの方式にビット長固定で対応した従来の
データ通信装置よりも、半導体集積回路の回路規模をは
るかに小さくできる。
【図１】本発明によるデータ通信装置の一実施例の構成
を示すブロック図である。
を示すブロック図である。
【図２】図１のデータ通信装置の動作の一例を示すタイ
ミングチャートである。
ミングチャートである。
【図３】図１のデータ通信装置をＩＳＤＮユーザ・網イ
ンタフェースの物理層の処理を行なう装置と物理層より
高い層の処理を行なう装置との間のデータ通信に適用し
た通信システムの構成の一例を示すブロック図である。
ンタフェースの物理層の処理を行なう装置と物理層より
高い層の処理を行なう装置との間のデータ通信に適用し
た通信システムの構成の一例を示すブロック図である。
【図４】ＧＣＩの動作の一例を示すタイミングチャート
である。
である。
【図５】ＩＤＬの動作の一例を示すタイミングチャート
である。
である。
１ データ通信装置 ２ 通信装置 ３ 通信装置 ４ 通信装置 ５ 通信装置 ６ 通信装置 １０１ 記憶部 １０２ フレーム組立部 １０３ フレーム分解部 １０４ 送受信部 １０５ 送受信部 １０６ 送受信部 １０７ 送受信部 １０８ 送受信部 １０９ 記憶部１０１からの出力信号 １１０ クロック信号 １１１ フレーム同期信号 １１２ 通信装置２の出力信号 １１３ 通信装置２の入力信号 １１４ 通信装置３の出力信号 １１５ 通信装置３の入力信号 １１６ 通信装置４の出力信号 １１７ 通信装置４の入力信号 １１８ 通信装置５の出力信号 １１９ 通信装置５の入力信号 １２０ 通信装置６の出力信号 １２１ 通信装置６の入力信号 ４００ マイクロプロセッサ ４０１ ＭＰＵ ４０２ Ｄチャネル制御部 ４０３ 記憶部 ４０４ フレーム組立部 ４０５ フレーム分解部 ４０６ Ｉ／Ｏポート ４０７ Ｉ／Ｏポート ４０８ Ｉ／Ｏポート ４０９ Ｉ／Ｏポート ４１０ Ｉ／Ｏポート ４１１ Ｉ／Ｏポート４０６の入力信号 ４１２ Ｉ／Ｏポート４０６の出力信号 ４１３ Ｉ／Ｏポート４０７の入力信号 ４１４ Ｉ／Ｏポート４０７の出力信号 ４１５ Ｉ／Ｏポート４０８の入力信号 ４１６ Ｉ／Ｏポート４０８の出力信号 ４１７ Ｉ／Ｏポート４０９の入力信号 ４１８ Ｉ／Ｏポート４０９の出力信号 ４１９ Ｉ／Ｏポート４１０の入力信号 ４２０ Ｉ／Ｏポート４１０の出力信号 ５００ 物理層通信装置 ５０１ Ｓ／Ｔインタフェース ６００ Ｂ１チャネル通信装置 ７００ Ｂ２チャネル通信装置 ８００ ＧＣＩプロトコル処理装置 ９００ クロック生成回路 ９０１ 伝搬クロック ９０２ 同期信号 ９０３ 伝搬クロック ９０４ 伝搬クロック
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 7/08 Ｚ 7928−5Ｋ 12/02
Claims (10)
- 【請求項１】 フレーム同期をとりつつ複数のシリアル
データを処理する装置と当該複数のシリアルデータを時
分割多重化したシリアルデータを処理する装置との間で
データの送信および受信を行なうデータ通信装置におい
て、 時分割多重化したシリアルデータの１フレームにおける
フレームの長さおよびビット割付けを可変に記憶する記
憶部と、 時分割多重化したシリアルデータの１フレームにおける
複数のシリアルデータのビット割付けを前記記憶部に記
憶されたデータに従い設定する手段とからなることを特
徴とするデータ通信装置。 - 【請求項２】 フレーム同期をとりつつ複数のシリアル
データを処理する装置と当該複数のシリアルデータを時
分割多重化したシリアルデータを処理する装置との間で
データの送信および受信を行なうデータ通信装置におい
て、 時分割多重化したシリアルデータの１フレームにおける
フレームの長さおよびビット割付けを可変に記憶する記
憶部と、 当該記憶部のデータに従い前記フレームをマルチプレク
スするフレーム組立部と、 前記記憶部のデータに従い前記フレームをデマルチプレ
クスするフレーム分解部と、 前記複数のシリアルデータの受信および送信を行なう送
受信部と、 前記複数のシリアルデータを時分割多重化したシリアル
データの受信および送信を行なう送受信部とからなるこ
とを特徴とするデータ通信装置。 - 【請求項３】 フレーム同期をとりつつ複数のシリアル
データを処理する装置と当該複数のシリアルデータを時
分割多重化したシリアルデータを処理する装置との間で
データの送信および受信を行なうデータ通信装置におい
て、 時分割多重化したシリアルデータの１フレームを分解し
た複数のシリアルデータを当該シリアルデータの送信お
よび受信を行なうシリアルポートのどのチャネルに割付
けるかを可変に記憶する記憶部と、 時分割多重化したシリアルデータの１フレームにおける
複数のシリアルデータのチャネル割付けを前記記憶部に
設定されたデータに従い設定する手段とを備えたことを
特徴とするデータ通信装置。 - 【請求項４】 フレーム同期をとりつつ複数のシリアル
データを処理する装置と当該複数のシリアルデータを時
分割多重化したシリアルデータを処理する装置との間で
データの送信および受信を行なうデータ通信装置におい
て、 時分割多重化したシリアルデータの１フレームにおける
複数のシリアルデータのチャネル割付けを記憶する記憶
部と、 当該記憶部のデータに従い前記フレームをマルチプレク
スするフレーム組立部と、 前記記憶部のデータに従い前記フレームをデマルチプレ
クスするフレーム分解部と、 前記複数のシリアルデータの受信および送信を行なう送
受信部と、 前記複数のシリアルデータを時分割多重化したシリアル
データの受信および送信を行なう送受信部とを備えたこ
とを特徴とするデータ通信装置。 - 【請求項５】 サービス統合ディジタル網（ＩＳＤＮ）
におけるユーザ・網インタフェースの物理層の処理を行
なう装置と物理層より高い層の処理を行なう装置とを含
む半導体集積回路において、 前記物理層の処理を行なう装置と物理層より高い層の処
理を行なう装置とともに、請求項１〜４のいずれか一項
に記載のデータ通信装置を組み込んだことを特徴とする
半導体集積回路。 - 【請求項６】 請求項５に記載の半導体集積回路におい
て、 前記物理層より高い層の処理を行なう装置がＭＰＵであ
り、 前記物理層の処理を行なう装置がＤチャネル制御部を含
むことを特徴とする半導体集積回路。 - 【請求項７】 フレーム同期をとりつつ複数のシリアル
データと当該複数のシリアルデータを時分割多重化した
シリアルデータとの間でデータの送信および受信を行な
うデータ通信方法において、 時分割多重化したシリアルデータの１フレームにおける
フレームの長さおよびビット割付けを可変に記憶し、 時分割多重化したシリアルデータの１フレームにおける
複数のシリアルデータのビット割付けを記憶された前記
ビット割付けに従い設定し、 当該ビット割付けに従って前記複数のシリアルデータと
当該複数のシリアルデータを時分割多重化したシリアル
データとを通信することを特徴とするデータ通信方法。 - 【請求項８】 フレーム同期をとりつつ複数のシリアル
データと当該複数のシリアルデータを時分割多重化した
シリアルデータとの間でデータの送信および受信を行な
うデータ通信方法において、 時分割多重化したシリアルデータの１フレームにおける
フレームの長さおよびビット割付けを可変に記憶し、 記憶された前記ビット割付けに従い前記フレームをマル
チプレクスし、 記憶された前記ビット割付けに従い前記フレームをデマ
ルチプレクスし、 前記複数のシリアルデータの受信および送信を行ない、 前記複数のシリアルデータを時分割多重化したシリアル
データの受信および送信を行なうことを特徴とするデー
タ通信方法。 - 【請求項９】 フレーム同期をとりつつ複数のシリアル
データと当該複数のシリアルデータを時分割多重化した
シリアルデータとの間でデータの送信および受信を行な
うデータ通信方法において、 時分割多重化したシリアルデータの１フレームを分解し
た複数のシリアルデータを当該シリアルデータの送信お
よび受信を行なうシリアルポートのどのチャネルに割付
けるかを可変に記憶し、 時分割多重化したシリアルデータの１フレームにおける
複数のシリアルデータのチャネル割付けを前記チャネル
割付けに従い設定し、 当該チャネル割付けに従って前記複数のシリアルデータ
と当該複数のシリアルデータを時分割多重化したシリア
ルデータとを通信することを特徴とするデータ通信方
法。 - 【請求項１０】 フレーム同期をとりつつ複数のシリア
ルデータと当該複数のシリアルデータを時分割多重化し
たシリアルデータとの間でデータの送信および受信を行
なうデータ通信方法において、 時分割多重化したシリアルデータの１フレームにおける
複数のシリアルデータのチャネル割付けを記憶し、 記憶された前記チャネル割付けに従い前記フレームをマ
ルチプレクスし、 記憶にされた前記チャネル割付けに従い前記フレームを
デマルチプレクスし、 前記複数のシリアルデータの受信および送信を行ない、 前記複数のシリアルデータを時分割多重化したシリアル
データの受信および送信を行なうことを特徴とするデー
タ通信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4009319A JPH05199233A (ja) | 1992-01-22 | 1992-01-22 | データ通信装置およびデータ通信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4009319A JPH05199233A (ja) | 1992-01-22 | 1992-01-22 | データ通信装置およびデータ通信方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05199233A true JPH05199233A (ja) | 1993-08-06 |
Family
ID=11717146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4009319A Pending JPH05199233A (ja) | 1992-01-22 | 1992-01-22 | データ通信装置およびデータ通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05199233A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7795051B1 (ja) * | 2025-02-12 | 2026-01-06 | 三菱電機株式会社 | ロボットおよびロボットシステム |
-
1992
- 1992-01-22 JP JP4009319A patent/JPH05199233A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7795051B1 (ja) * | 2025-02-12 | 2026-01-06 | 三菱電機株式会社 | ロボットおよびロボットシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4855996A (en) | Time division multiplex arrangement | |
| US4494231A (en) | Time division switching system for circuit mode and packet mode channels | |
| US4885741A (en) | Data communication arrangement with embedded matrix switch | |
| JPH0870291A (ja) | 時分割多方向多重通信方式 | |
| US6781985B1 (en) | Time-division multiplexer | |
| US5446731A (en) | Signaling channel data transmitting/receiving circuit of a primary multiplexer | |
| US5537406A (en) | Traffic station, method and system for transmitting data by satellite between telephone switching centers | |
| SE510974C3 (sv) | Abonnentvaexel telekommunikationssystem och foerfarande foer att dynamiskt allokera tal- och data kanaler | |
| US5940388A (en) | Interfacing a D4 channel bank to a TR-8 interface module via a-link | |
| US5761207A (en) | Multiplex communication system using variable multiframe format | |
| JPH089058A (ja) | 伝送路バックアップ機能付の多重化装置 | |
| JPH07108004B2 (ja) | 回線切換交換機にデ−タサ−ビスを提供するシステム | |
| JPH077756A (ja) | 専用線ｉｓｄｎ方式 | |
| JP3158758B2 (ja) | 端末アダプタ装置とデータ伝送方法 | |
| JP2621801B2 (ja) | 無線通信方式 | |
| JP2677198B2 (ja) | 無線通信方式 | |
| JP2907661B2 (ja) | デジタル多重伝送装置 | |
| KR960002676B1 (ko) | 종합정보통신망 중용량 망종단장치의 스위칭 제어장치 | |
| JP3772465B2 (ja) | ディジタル回線接続システム | |
| KR100304454B1 (ko) | 키폰 시스템의 피씨엠 하이웨이를 이용한 데이터 송수신 장치 | |
| JP3507283B2 (ja) | マルチフレーム変換方法 | |
| JPS62286351A (ja) | 電子交換機へのｌａｎ収容方式 | |
| JP3437923B2 (ja) | Ｉｓｄｎの加入者系伝送装置 | |
| JPH09139723A (ja) | 時分割多重化装置 | |
| JP2687705B2 (ja) | ディジタル伝送方式 |