JPH05199272A - 復調装置 - Google Patents
復調装置Info
- Publication number
- JPH05199272A JPH05199272A JP4009434A JP943492A JPH05199272A JP H05199272 A JPH05199272 A JP H05199272A JP 4009434 A JP4009434 A JP 4009434A JP 943492 A JP943492 A JP 943492A JP H05199272 A JPH05199272 A JP H05199272A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- carrier
- synchronization
- state
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 搬送波の擬似同期の影響による同期幅縮小の
問題をなくして充分な搬送波同期引込範囲の確保を図る
ことを目的とする。 【構成】 誤り訂正ワード非同期検出回路１７と搬送波
非同期検出回路１９とで搬送波が擬似同期状態にあるこ
とを検出し、擬似同期状態検出時に間欠リセット発生回
路２２の出力信号によってフリップフロップ回路１５が
リセット状態と通常状態とを交互に繰り返し、搬送波が
正常同期状態になったところで通常制御に戻すことを特
徴とする。
問題をなくして充分な搬送波同期引込範囲の確保を図る
ことを目的とする。 【構成】 誤り訂正ワード非同期検出回路１７と搬送波
非同期検出回路１９とで搬送波が擬似同期状態にあるこ
とを検出し、擬似同期状態検出時に間欠リセット発生回
路２２の出力信号によってフリップフロップ回路１５が
リセット状態と通常状態とを交互に繰り返し、搬送波が
正常同期状態になったところで通常制御に戻すことを特
徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、２N 値直交振幅変調方
式または２Ｎ相位相変調方式に用いられる復調装置に関
する。
式または２Ｎ相位相変調方式に用いられる復調装置に関
する。
【０００２】
【従来の技術】従来のディジタル化した搬送波同期回路
と誤り訂正回路とを備えた復調装置の一実施例を１６Ｑ
ＡＭの場合を例にとって図２に示す。入力端から入力さ
れた変調波ａは二分岐されて乗算器１および２へ入力さ
れる。一方、搬送波用電圧制御発振器２０の出力ｋ１は
π／２移相器２１により互いにπ／２ラジアン位相差の
ある二つの搬送波信号ｋ１およびｋ２となり乗算器１お
よび２へ入力され、同期検波されてベースバンド信号ｂ
１およびｂ２を得る。このベースバンド信号ｂ１および
ｂ２はロールオフ帯域制限用の低域ろ波器３および４で
帯域制限された後に、ベースバンド用の増幅器５および
６で最適振幅値に増幅されてＡＤ変換器７および８へ入
力される。一方、クロック再生回路９はベースバンド信
号ｄ１およびｄ２からタイミング信号としてのクロック
ｇ１およびｇ２を再生し、ＡＤ変換器７および８でベー
スバンド信号ｄ１およびｄ２を識別する。ＡＤ変換器７
および８の出力ディジタル信号は同相（Ｐｃｈ）側のデ
ータ信号がｅ１およびｅ２、直交（Ｑｃｈ）側のデータ
信号がｆ１およびｆ２であり、再生クロックｇ３と共に
誤り訂正回路１０へ入力されて誤り訂正後に出力信号ｌ
１、ｌ２、ｌ３、およびｌ４、出力クロックｇ５にな
り、復調装置から出力される。ここで、ディジタル出力
信号ｅ１は同相成分（Ｐｃｈ）の第１ビット（ＭＳＢ）
を表し、第２ビットのｅ２と共に四値の復調ベースバン
ド信号ｄ１の識別結果のＰｃｈ出力信号になる。また、
ディジタル出力信号ｅ３はＰｃｈの第３ビットで真値の
信号点からのずれを表す誤差信号である。ディジタル出
力信号ｆ１は直交成分（Ｑｃｈ）の第１ビット（ＭＳ
Ｂ）を表し、第２ビットのｆ２と共に四値の復調ベース
バンド信号ｄ２の識別結果のＱｃｈ出力信号になる。ま
た、ｆ３はＱｃｈの第３ビットで真値の信号からのずれ
を表す誤差信号である。一方、ディジタル信号ｅ１、ｆ
３、ｆ１およびｅ３を用いて位相制御信号を作成して搬
送波を同期させる。すなわち、排他的論理和回路１１お
よび１２はＰｃｈの第１ビットｅ１とＱｃｈの誤差信号
ｆ３およびＱｃｈの第１ビットｆ１とＰｃｈの誤差信号
ｅ３とでそれぞれ排他的論理和をとり、その結果を減算
器１６でそれぞれの差をとることにより、位相制御信号
ｉ３を得ることができる。さらに、ループフィルタ１８
により雑音成分を除去された位相制御信号ｉ１となって
搬送波電圧制御発振器２０を制御して再生された搬送波
ｋ１を得ることができる。
と誤り訂正回路とを備えた復調装置の一実施例を１６Ｑ
ＡＭの場合を例にとって図２に示す。入力端から入力さ
れた変調波ａは二分岐されて乗算器１および２へ入力さ
れる。一方、搬送波用電圧制御発振器２０の出力ｋ１は
π／２移相器２１により互いにπ／２ラジアン位相差の
ある二つの搬送波信号ｋ１およびｋ２となり乗算器１お
よび２へ入力され、同期検波されてベースバンド信号ｂ
１およびｂ２を得る。このベースバンド信号ｂ１および
ｂ２はロールオフ帯域制限用の低域ろ波器３および４で
帯域制限された後に、ベースバンド用の増幅器５および
６で最適振幅値に増幅されてＡＤ変換器７および８へ入
力される。一方、クロック再生回路９はベースバンド信
号ｄ１およびｄ２からタイミング信号としてのクロック
ｇ１およびｇ２を再生し、ＡＤ変換器７および８でベー
スバンド信号ｄ１およびｄ２を識別する。ＡＤ変換器７
および８の出力ディジタル信号は同相（Ｐｃｈ）側のデ
ータ信号がｅ１およびｅ２、直交（Ｑｃｈ）側のデータ
信号がｆ１およびｆ２であり、再生クロックｇ３と共に
誤り訂正回路１０へ入力されて誤り訂正後に出力信号ｌ
１、ｌ２、ｌ３、およびｌ４、出力クロックｇ５にな
り、復調装置から出力される。ここで、ディジタル出力
信号ｅ１は同相成分（Ｐｃｈ）の第１ビット（ＭＳＢ）
を表し、第２ビットのｅ２と共に四値の復調ベースバン
ド信号ｄ１の識別結果のＰｃｈ出力信号になる。また、
ディジタル出力信号ｅ３はＰｃｈの第３ビットで真値の
信号点からのずれを表す誤差信号である。ディジタル出
力信号ｆ１は直交成分（Ｑｃｈ）の第１ビット（ＭＳ
Ｂ）を表し、第２ビットのｆ２と共に四値の復調ベース
バンド信号ｄ２の識別結果のＱｃｈ出力信号になる。ま
た、ｆ３はＱｃｈの第３ビットで真値の信号からのずれ
を表す誤差信号である。一方、ディジタル信号ｅ１、ｆ
３、ｆ１およびｅ３を用いて位相制御信号を作成して搬
送波を同期させる。すなわち、排他的論理和回路１１お
よび１２はＰｃｈの第１ビットｅ１とＱｃｈの誤差信号
ｆ３およびＱｃｈの第１ビットｆ１とＰｃｈの誤差信号
ｅ３とでそれぞれ排他的論理和をとり、その結果を減算
器１６でそれぞれの差をとることにより、位相制御信号
ｉ３を得ることができる。さらに、ループフィルタ１８
により雑音成分を除去された位相制御信号ｉ１となって
搬送波電圧制御発振器２０を制御して再生された搬送波
ｋ１を得ることができる。
【０００３】このように、従来のディジタル化された搬
送波同期回路を用いた直交振幅復調装置では、ある程度
の同期引き込み範囲を確保しようとすれば、フォールス
ロック（例えば２N 値直交振幅変調の場合には、搬送波
周波数ｆCARRからクロック周波数ｆCLK の１／ｎ（ｎ＝
２N'、Ｎ' ：１、２、３…Ｎのいずれか）離れの周波数
に疑似同期点を生じる。）と呼ばれる疑似同期を伴うの
で、特にクロック周波数が低い場合に必要な搬送波同期
範囲が確保できなくなる場合がある。図３に疑似同期が
ある場合の入力搬送波周波数を変化させたときの再生搬
送波周波数の関係を図示する。図３でｍ１、ｎ１、ｐ１
およびｇ１は疑似同期に引き込む周波数を、ｍ２および
Ｐ２は疑似同期から正常同期へ引き込む周波数を、ｎ２
およびｇ２は同期保持範囲から離れて正常同期からはず
れる周波数を示す。入力搬送波周波数を十分低いところ
から上げていくと、まずｍ１でｆCARR−ｆclk ／ｎを中
心とした疑似同期に引き込む。そして、ｍ２で疑似同期
から正常同期に引き込む。入力搬送波周波数を十分高い
ところから下げていくと、まずＰ１でｆCARR＋ｆclk ／
ｎを中心とした疑似同期に引き込む。そして、Ｐ２で疑
似同期から正常同期に引き込む。すなわち、図３の場合
の同期引き込み範囲はｆCARR＋Ｐ２〜ｆCARR−ｍ２であ
るが、疑似同期のために実際の同期引き込み範囲より狭
くなっている。
送波同期回路を用いた直交振幅復調装置では、ある程度
の同期引き込み範囲を確保しようとすれば、フォールス
ロック（例えば２N 値直交振幅変調の場合には、搬送波
周波数ｆCARRからクロック周波数ｆCLK の１／ｎ（ｎ＝
２N'、Ｎ' ：１、２、３…Ｎのいずれか）離れの周波数
に疑似同期点を生じる。）と呼ばれる疑似同期を伴うの
で、特にクロック周波数が低い場合に必要な搬送波同期
範囲が確保できなくなる場合がある。図３に疑似同期が
ある場合の入力搬送波周波数を変化させたときの再生搬
送波周波数の関係を図示する。図３でｍ１、ｎ１、ｐ１
およびｇ１は疑似同期に引き込む周波数を、ｍ２および
Ｐ２は疑似同期から正常同期へ引き込む周波数を、ｎ２
およびｇ２は同期保持範囲から離れて正常同期からはず
れる周波数を示す。入力搬送波周波数を十分低いところ
から上げていくと、まずｍ１でｆCARR−ｆclk ／ｎを中
心とした疑似同期に引き込む。そして、ｍ２で疑似同期
から正常同期に引き込む。入力搬送波周波数を十分高い
ところから下げていくと、まずＰ１でｆCARR＋ｆclk ／
ｎを中心とした疑似同期に引き込む。そして、Ｐ２で疑
似同期から正常同期に引き込む。すなわち、図３の場合
の同期引き込み範囲はｆCARR＋Ｐ２〜ｆCARR−ｍ２であ
るが、疑似同期のために実際の同期引き込み範囲より狭
くなっている。
【０００４】
【発明が解決しようとする課題】このように、従来例装
置では、同期引き込み範囲を確保しようとすれば疑似同
期を伴うので、特にクロック周波数が低い場合に必要な
搬送波同期範囲が確保できなくなる欠点があった。
置では、同期引き込み範囲を確保しようとすれば疑似同
期を伴うので、特にクロック周波数が低い場合に必要な
搬送波同期範囲が確保できなくなる欠点があった。
【０００５】本発明は、このような欠点を解消するもの
で、疑似同期の影響を受けずに必要とされる同期引き込
み範囲を確保できる復調装置を提供することを目的とす
る。
で、疑似同期の影響を受けずに必要とされる同期引き込
み範囲を確保できる復調装置を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明は、搬送波同期回
路と、誤り訂正回路とを備えた復調装置において、上記
搬送波同期回路に到来する搬送波が同期状態でありかつ
上記誤り訂正回路の誤り訂正用ワードが非同期状態であ
るときに擬似同期状態にあることを検出する手段と、擬
似同期検出から正常同期状態になるまでの時間区間にわ
たって上記搬送波同期回路の状態を停止状態と発振状態
との二つの状態に交互に繰り返えさせる手段とを備えこ
とを特徴とする。
路と、誤り訂正回路とを備えた復調装置において、上記
搬送波同期回路に到来する搬送波が同期状態でありかつ
上記誤り訂正回路の誤り訂正用ワードが非同期状態であ
るときに擬似同期状態にあることを検出する手段と、擬
似同期検出から正常同期状態になるまでの時間区間にわ
たって上記搬送波同期回路の状態を停止状態と発振状態
との二つの状態に交互に繰り返えさせる手段とを備えこ
とを特徴とする。
【０００７】ここで、上記復調装置は２Ｎ相位相復調装
置であっても良い。また、上記復調装置は２N 値直交振
幅復調装置であっても良い。
置であっても良い。また、上記復調装置は２N 値直交振
幅復調装置であっても良い。
【０００８】
【作用】疑似同期状態にあるときには誤り訂正回路のワ
ードが非同期状態、搬送波同期回路が同期状態にあるこ
とに着目し、疑似同期状態にあるときはいったん搬送波
同期をはずして正常同期へ引き込ませる。これによって
搬送波同期引き込み範囲を拡大させる。
ードが非同期状態、搬送波同期回路が同期状態にあるこ
とに着目し、疑似同期状態にあるときはいったん搬送波
同期をはずして正常同期へ引き込ませる。これによって
搬送波同期引き込み範囲を拡大させる。
【０００９】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１は本発明を１６値直交振幅復調装置
に適用した一実施例のブロック図である。なお、図１で
図２の従来例と同一の符号の回路は同一の構成と機能と
を有する。そして、この実施例は、この従来例に対して
誤り訂正ワード非同期検出回路１７、搬送波非同期検出
回路１９、間欠リセット発生回路２２、フリップフロッ
プ回路１５、アンド回路１３および反転回路１４が追加
されている。
して説明する。図１は本発明を１６値直交振幅復調装置
に適用した一実施例のブロック図である。なお、図１で
図２の従来例と同一の符号の回路は同一の構成と機能と
を有する。そして、この実施例は、この従来例に対して
誤り訂正ワード非同期検出回路１７、搬送波非同期検出
回路１９、間欠リセット発生回路２２、フリップフロッ
プ回路１５、アンド回路１３および反転回路１４が追加
されている。
【００１０】この実施例は、図１に示すように、搬送波
同期回路である乗算器１および２、搬送波電圧制御発振
器２０、π／２移相器２１、低域ろ波器３および４、増
幅器５および６、ＡＤ変換器７および８、クロック再生
回路９、排他的論理和回路１１および１２、減算器１６
並びにループフィルタ１８と、誤り訂正回路１０とを備
え、さらに、本発明の特徴とする手段として、上記搬送
波同期回路に到来する搬送波が同期状態でありかつ上記
誤り訂正回路の誤り訂正用ワードが非同期状態であると
きに擬似同期状態にあることを検出する手段である誤り
訂正ワード非同期検出回路１７および搬送波非同期検出
回路１９と、擬似同期検出から正常同期状態になるまで
の時間区間にわたって上記搬送波同期回路の状態を停止
状態と発振状態との二つの状態に交互に繰り返えさせる
手段である反転回路１４、アンド回路１３、間欠リセッ
ト発生回路２２およびフリップフロップ回路１５とを備
える。
同期回路である乗算器１および２、搬送波電圧制御発振
器２０、π／２移相器２１、低域ろ波器３および４、増
幅器５および６、ＡＤ変換器７および８、クロック再生
回路９、排他的論理和回路１１および１２、減算器１６
並びにループフィルタ１８と、誤り訂正回路１０とを備
え、さらに、本発明の特徴とする手段として、上記搬送
波同期回路に到来する搬送波が同期状態でありかつ上記
誤り訂正回路の誤り訂正用ワードが非同期状態であると
きに擬似同期状態にあることを検出する手段である誤り
訂正ワード非同期検出回路１７および搬送波非同期検出
回路１９と、擬似同期検出から正常同期状態になるまで
の時間区間にわたって上記搬送波同期回路の状態を停止
状態と発振状態との二つの状態に交互に繰り返えさせる
手段である反転回路１４、アンド回路１３、間欠リセッ
ト発生回路２２およびフリップフロップ回路１５とを備
える。
【００１１】次に、この実施例の動作を説明する。疑似
同期時には異周波数での同期なので、データは正しく識
別されない。すなわち、誤り訂正用ワードは非同期、搬
送波は同期している状態である。このときに搬送波の同
期を一旦はずして正常同期へ引き込ませてやれば、搬送
波同期引き込み範囲を拡大させることができる。ここ
で、誤り訂正ワード非同期検出回路１７の出力はワード
非同期時にハイレベル、ワード同期時にローレベル、搬
送波非同期検出回路１９の出力は搬送波非同期時にハイ
レベル、搬送波同期時にローレベル、フリップフロップ
回路１５はリセット端子入力がハイレベルのときにリセ
ットとなり出力がローレベル固定、リセット端子入力が
ローレベルのときに通常動作、さらに間欠リセット発生
回路２２は入力がハイレベルのときにハイレベルとロー
レベルを一定時間ごとに交互に出力して入力がローレベ
ルのときは常時ローレベルを出力するものとする。疑似
同期状態にあるとすると、誤り訂正ワード非同期検出回
路１７の出力ｈ１はハイレベル、搬送波非同期検出回路
１９の出力ｈ２はローレベル、さらに反転回路１４によ
りｈ３はハイレベルになり、アンド回路１３の二つの入
力はどちらもハイレベルになる。そして、間欠リセット
発生回路２２の入力ｈ４はハイレベルとなるので、フリ
ップフロップ回路１５にはハイレベルとローレベルとが
一定時間ごとに交互に入力される。一方、正常同期状態
にあるとすると、ｈ１およびｈ２共にローレベル、反転
回路１４によりｈ３はハイレベルとなり、アンド回路１
３の出力ｈ４はローレベルになる。そして、間欠リセッ
ト発生回路２２の出力はローレベル固定になる。その結
果として、疑似同期状態になった場合にフリップフロッ
プ回路１５にはハイレベルとローレベルとが交互に入力
されるので、ハイレベルのときにはフリップフロップ回
路１５がリセットされ搬送波同期をはずし、ローレベル
のときには通常動作となり搬送波の同期をとろうとす
る。これは搬送波が正常同期になるまでくり返され、ひ
とたび正常同期状態になるとフリップフロップ回路１５
にはローレベルが入力されるので通常動作になる。
同期時には異周波数での同期なので、データは正しく識
別されない。すなわち、誤り訂正用ワードは非同期、搬
送波は同期している状態である。このときに搬送波の同
期を一旦はずして正常同期へ引き込ませてやれば、搬送
波同期引き込み範囲を拡大させることができる。ここ
で、誤り訂正ワード非同期検出回路１７の出力はワード
非同期時にハイレベル、ワード同期時にローレベル、搬
送波非同期検出回路１９の出力は搬送波非同期時にハイ
レベル、搬送波同期時にローレベル、フリップフロップ
回路１５はリセット端子入力がハイレベルのときにリセ
ットとなり出力がローレベル固定、リセット端子入力が
ローレベルのときに通常動作、さらに間欠リセット発生
回路２２は入力がハイレベルのときにハイレベルとロー
レベルを一定時間ごとに交互に出力して入力がローレベ
ルのときは常時ローレベルを出力するものとする。疑似
同期状態にあるとすると、誤り訂正ワード非同期検出回
路１７の出力ｈ１はハイレベル、搬送波非同期検出回路
１９の出力ｈ２はローレベル、さらに反転回路１４によ
りｈ３はハイレベルになり、アンド回路１３の二つの入
力はどちらもハイレベルになる。そして、間欠リセット
発生回路２２の入力ｈ４はハイレベルとなるので、フリ
ップフロップ回路１５にはハイレベルとローレベルとが
一定時間ごとに交互に入力される。一方、正常同期状態
にあるとすると、ｈ１およびｈ２共にローレベル、反転
回路１４によりｈ３はハイレベルとなり、アンド回路１
３の出力ｈ４はローレベルになる。そして、間欠リセッ
ト発生回路２２の出力はローレベル固定になる。その結
果として、疑似同期状態になった場合にフリップフロッ
プ回路１５にはハイレベルとローレベルとが交互に入力
されるので、ハイレベルのときにはフリップフロップ回
路１５がリセットされ搬送波同期をはずし、ローレベル
のときには通常動作となり搬送波の同期をとろうとす
る。これは搬送波が正常同期になるまでくり返され、ひ
とたび正常同期状態になるとフリップフロップ回路１５
にはローレベルが入力されるので通常動作になる。
【００１２】このように本実施例によれば搬送波が疑似
同期状態にある場合は、強制的に搬送波の同期をはずし
て再び引き込みを行う。そして、正常同期状態になるま
でこれをくり返す。これにより疑似同期によって制限さ
れていた搬送波同期引き込み範囲を拡大することができ
る。特にクロック周波数が低い多値直交振幅変調波の復
調用搬送波再生回路でも充分な同期引き込み範囲を確保
できる。
同期状態にある場合は、強制的に搬送波の同期をはずし
て再び引き込みを行う。そして、正常同期状態になるま
でこれをくり返す。これにより疑似同期によって制限さ
れていた搬送波同期引き込み範囲を拡大することができ
る。特にクロック周波数が低い多値直交振幅変調波の復
調用搬送波再生回路でも充分な同期引き込み範囲を確保
できる。
【００１３】なお、上記実施例では１６値直交振幅変調
方式について説明したが、その他の多値直交振幅変調方
式や多値位相変調方式にも適用でき、上記実施例と同様
の効果が得られる。この場合に、出力信号のデータ数が
変わるだけで構成は本実施例と同様である。
方式について説明したが、その他の多値直交振幅変調方
式や多値位相変調方式にも適用でき、上記実施例と同様
の効果が得られる。この場合に、出力信号のデータ数が
変わるだけで構成は本実施例と同様である。
【００１４】
【発明の効果】本発明は、以上説明したように、誤り訂
正ワード非同期信号と搬送波同期信号とより搬送波が疑
似同期状態にあることを検出し、その場合は強制的に搬
送波の同期をはずして再び引き込みを行い、正常同期状
態になるまでこれをくり返すので、搬送波の疑似同期の
影響による同期幅減少の問題をなくすことができ、充分
な搬送波同期引き込み範囲を確保できる効果がある。
正ワード非同期信号と搬送波同期信号とより搬送波が疑
似同期状態にあることを検出し、その場合は強制的に搬
送波の同期をはずして再び引き込みを行い、正常同期状
態になるまでこれをくり返すので、搬送波の疑似同期の
影響による同期幅減少の問題をなくすことができ、充分
な搬送波同期引き込み範囲を確保できる効果がある。
【図面の簡単な説明】
【図１】本発明実施例の構成を示すブロック構成図。
【図２】従来例の構成を示すブロック構成図。
【図３】再生搬送波周波数と入力搬送波周波数との関係
を示す図。
を示す図。
１、２ 乗算器 ３、４ 低域ろ波器 ５、６ 増幅器 ７、８ ＡＤ変換器（ＡＤ） ９ クロック再生回路（ＣＬＫ ＳＹＮＣ） １０ 誤り訂正回路（ＦＥＣ） １１、１２ 排他的論理和回路 １３ アンド回路 １４ 反転回路 １５ フリップフロップ回路（ＦＦ） １６ 減算器 １７ 誤り訂正ワード非同期検出回路（ＷＯＲＤ
ＤＥＴ） １８ ループフィルタ １９ 搬送波非同期検出回路（ＣＡＲＲ ＤＥ
Ｔ） ２０ 搬送波電圧制御発振器（ＶＣＯ） ２１ π／２移相器（π／２） ２２ 間欠リセット発生回路（ＰＬＳ ＧＥＮ）
ＤＥＴ） １８ ループフィルタ １９ 搬送波非同期検出回路（ＣＡＲＲ ＤＥ
Ｔ） ２０ 搬送波電圧制御発振器（ＶＣＯ） ２１ π／２移相器（π／２） ２２ 間欠リセット発生回路（ＰＬＳ ＧＥＮ）
Claims (3)
- 【請求項１】 搬送波同期回路と、誤り訂正回路とを備
えた復調装置において、 上記搬送波同期回路に到来する搬送波が同期状態であり
かつ上記誤り訂正回路の誤り訂正用ワードが非同期状態
であるときに擬似同期状態にあることを検出する手段
と、 擬似同期検出から正常同期状態になるまでの時間区間に
わたって上記搬送波同期回路の状態を停止状態と発振状
態との二つの状態に交互に繰り返えさせる手段とを備え
たことを特徴とする復調装置。 - 【請求項２】 上記復調装置は２Ｎ相位相復調装置であ
る請求項１記載の復調装置。 - 【請求項３】 上記復調装置は２N 値直交振幅復調装置
である請求項１記載の復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04009434A JP3134442B2 (ja) | 1992-01-22 | 1992-01-22 | 復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04009434A JP3134442B2 (ja) | 1992-01-22 | 1992-01-22 | 復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05199272A true JPH05199272A (ja) | 1993-08-06 |
| JP3134442B2 JP3134442B2 (ja) | 2001-02-13 |
Family
ID=11720221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04009434A Expired - Fee Related JP3134442B2 (ja) | 1992-01-22 | 1992-01-22 | 復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3134442B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08265384A (ja) * | 1995-03-22 | 1996-10-11 | Nec Corp | 復調装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4679610B2 (ja) | 2008-06-30 | 2011-04-27 | 株式会社東芝 | 情報処理装置 |
-
1992
- 1992-01-22 JP JP04009434A patent/JP3134442B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08265384A (ja) * | 1995-03-22 | 1996-10-11 | Nec Corp | 復調装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3134442B2 (ja) | 2001-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1157112A (en) | Quadriphase differential demodulator | |
| JP2000278341A (ja) | 直交位相復調回路 | |
| US4803438A (en) | 8-phase phase-shift keying demodulator | |
| JP3134442B2 (ja) | 復調装置 | |
| JP3134519B2 (ja) | 復調装置 | |
| US4362997A (en) | Quadriphase differential demodulator | |
| JP2013126224A (ja) | クロックリカバリ回路、これを含むデジタル復調回路、クロックリカバリ方法及びこれを含むデジタル復調方法 | |
| JPS58194450A (ja) | 復調装置 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JP3088330B2 (ja) | 復調器 | |
| JP3165080B2 (ja) | デジタル復調器 | |
| JP2689579B2 (ja) | コスタスループ型復調器の疑似ロック検出回路 | |
| JPS6330049A (ja) | Ｍｓｋ復調回路 | |
| JP2901414B2 (ja) | ディジタル無線通信方式 | |
| JPH0479183B2 (ja) | ||
| JP2912246B2 (ja) | 復調システム | |
| JP2940222B2 (ja) | 搬送波再生装置 | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JP3926945B2 (ja) | キャリア再生回路及びキャリア再生方法 | |
| JP3484750B2 (ja) | クロック再生回路 | |
| JP2689922B2 (ja) | 復調装置 | |
| JPH066397A (ja) | 遅延検波器 | |
| JPH06350660A (ja) | 復調装置 | |
| JPS6028457B2 (ja) | クロツク再生回路 | |
| JP3353331B2 (ja) | クロック抽出方法及びクロック抽出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |