JPH05199483A - 画素同期装置 - Google Patents
画素同期装置Info
- Publication number
- JPH05199483A JPH05199483A JP4027431A JP2743192A JPH05199483A JP H05199483 A JPH05199483 A JP H05199483A JP 4027431 A JP4027431 A JP 4027431A JP 2743192 A JP2743192 A JP 2743192A JP H05199483 A JPH05199483 A JP H05199483A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- circuit
- liquid crystal
- pixel
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 42
- 230000001360 synchronised effect Effects 0.000 claims abstract description 16
- 230000003111 delayed effect Effects 0.000 claims abstract description 8
- 238000003708 edge detection Methods 0.000 claims description 15
- 230000000630 rising effect Effects 0.000 claims description 15
- 101150015395 TAF12B gene Proteins 0.000 abstract description 13
- 238000001514 detection method Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000004069 differentiation Effects 0.000 description 2
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【目的】 コンピュータグラフィックを鮮明に再現でき
るようにする。 【構成】 水平同期信号９に同期したクロックを発声す
るPLL 回路16と、液晶パネルの画素毎に対応している映
像信号１の前縁を検出し、映像信号１の前縁時点から所
定時間遅れた時点でセットパルス７を出力するエッジ検
出回路８と、PLL 回路16が出力するクロックにより液晶
パネルに画素を表示する画素表示クロックCKH1,CKH2 を
作成する分周器23とを備えて、エッジ検出回路８が出力
するセットパルス７により映像信号１と画素表示クロッ
クCKH1, CKH2とを同期させる構成にする。
るようにする。 【構成】 水平同期信号９に同期したクロックを発声す
るPLL 回路16と、液晶パネルの画素毎に対応している映
像信号１の前縁を検出し、映像信号１の前縁時点から所
定時間遅れた時点でセットパルス７を出力するエッジ検
出回路８と、PLL 回路16が出力するクロックにより液晶
パネルに画素を表示する画素表示クロックCKH1,CKH2 を
作成する分周器23とを備えて、エッジ検出回路８が出力
するセットパルス７により映像信号１と画素表示クロッ
クCKH1, CKH2とを同期させる構成にする。
Description
【０００１】
【産業上の利用分野】本発明は、それに入力された水平
同期信号に同期してPLL 回路が出力する基準クロックを
分周し、分周して作成した画素表示クロックに基づい
て、液晶パネルに画素を表示するようにしている液晶テ
レビに関するものである。
同期信号に同期してPLL 回路が出力する基準クロックを
分周し、分周して作成した画素表示クロックに基づい
て、液晶パネルに画素を表示するようにしている液晶テ
レビに関するものである。
【０００２】
【従来の技術】液晶プロジェクションテレビは、それ
に、テレビ放送における映像信号を入力した場合には、
その映像信号に基づいて液晶パネルに画像を表示する。
そして液晶パネルに表示された画像に基づいてスクリー
ンに光を投射して、スクリーン上に液晶パネルに表示し
ている画像を再現するようになっている。
に、テレビ放送における映像信号を入力した場合には、
その映像信号に基づいて液晶パネルに画像を表示する。
そして液晶パネルに表示された画像に基づいてスクリー
ンに光を投射して、スクリーン上に液晶パネルに表示し
ている画像を再現するようになっている。
【０００３】
【発明が解決しようとする課題】ところで、この種の液
晶プロジェクションテレビは、それに例えばパーソナル
コンピュータから、テレビ放送における映像信号の周波
数と異なる周波数の画素毎に対応している映像信号を入
力して、コンピュータグラフィックをスクリーン上に再
現する場合、パーソナルコンピュータからの画素毎に対
応した映像信号と、液晶パネルに画素を表示する画素表
示クロックとが同期しない。また液晶パネルの映像信号
入力端子の入力容量が大きく、画素毎に対応している映
像信号の立上り、下りエッジが鈍化する場合がある。そ
のためコンピュータグラフィックを再現する場合には、
表示された画像の輪郭にちらつき、又はぼやけが生じ
て、画像が不鮮明になるという問題がある。本発明は斯
かる問題に鑑み、コンピュータグラフィックを再現する
場合に、画像を鮮明に表示できる液晶テレビを提供する
ことを目的とする。
晶プロジェクションテレビは、それに例えばパーソナル
コンピュータから、テレビ放送における映像信号の周波
数と異なる周波数の画素毎に対応している映像信号を入
力して、コンピュータグラフィックをスクリーン上に再
現する場合、パーソナルコンピュータからの画素毎に対
応した映像信号と、液晶パネルに画素を表示する画素表
示クロックとが同期しない。また液晶パネルの映像信号
入力端子の入力容量が大きく、画素毎に対応している映
像信号の立上り、下りエッジが鈍化する場合がある。そ
のためコンピュータグラフィックを再現する場合には、
表示された画像の輪郭にちらつき、又はぼやけが生じ
て、画像が不鮮明になるという問題がある。本発明は斯
かる問題に鑑み、コンピュータグラフィックを再現する
場合に、画像を鮮明に表示できる液晶テレビを提供する
ことを目的とする。
【０００４】
【課題を解決するための手段】本発明に係る液晶テレビ
は、それに入力された水平同期信号に同期してPLL 回路
が出力する基準クロックを分周し、分周して作成した画
素表示クロックに基づいて液晶パネルに画像を表示する
ようにしている液晶テレビにおいて、それに入力され
た、表示すべき画素に対応している映像信号の立上りエ
ッジを検出し、そのエッジ検出時点から所定時間遅れた
時点でパルスを出力するエッジ検出回路を備え、前記パ
ルスにより映像信号と前記画素表示クロックとを同期す
べく構成していることを特徴とする。
は、それに入力された水平同期信号に同期してPLL 回路
が出力する基準クロックを分周し、分周して作成した画
素表示クロックに基づいて液晶パネルに画像を表示する
ようにしている液晶テレビにおいて、それに入力され
た、表示すべき画素に対応している映像信号の立上りエ
ッジを検出し、そのエッジ検出時点から所定時間遅れた
時点でパルスを出力するエッジ検出回路を備え、前記パ
ルスにより映像信号と前記画素表示クロックとを同期す
べく構成していることを特徴とする。
【０００５】
【作用】PLL 回路が出力する水平同期信号に同期した基
準クロックを分周器によって分周して液晶パネルに画素
を表示する画素表示クロックを作成する。画素毎に対応
した映像信号の立上りエッジを検出して、そのエッジ検
出時点から所定時間遅れたパルスを作成する。作成した
パルスにより映像信号と画素表示クロックとを同期させ
る。 これにより、画素毎に対応した映像信号と画素表
示クロックとが同期して、表示した画像の輪郭が鮮明に
なる。
準クロックを分周器によって分周して液晶パネルに画素
を表示する画素表示クロックを作成する。画素毎に対応
した映像信号の立上りエッジを検出して、そのエッジ検
出時点から所定時間遅れたパルスを作成する。作成した
パルスにより映像信号と画素表示クロックとを同期させ
る。 これにより、画素毎に対応した映像信号と画素表
示クロックとが同期して、表示した画像の輪郭が鮮明に
なる。
【０００６】
【実施例】以下本発明をその実施例を示す図面により詳
述する。図１は本発明に係る液晶テレビである液晶プロ
ジェクションテレビの要部構成を示すブロック図であ
る。この液晶プロジェクションテレビは、それに入力さ
れた映像信号の立上り、立下りエッジを検出するエッジ
検出回路18と、入力された水平同期信号９に同期した基
準クロックを作成するPLL(フェイズロックループ)回路1
6と、PLL 回路16が作成したクロックを分周する分周器2
3とを備えている。エッジ検出回路18は、微分回路２、
コンパレータ３及びセットパルス発生回路６により構成
されている。
述する。図１は本発明に係る液晶テレビである液晶プロ
ジェクションテレビの要部構成を示すブロック図であ
る。この液晶プロジェクションテレビは、それに入力さ
れた映像信号の立上り、立下りエッジを検出するエッジ
検出回路18と、入力された水平同期信号９に同期した基
準クロックを作成するPLL(フェイズロックループ)回路1
6と、PLL 回路16が作成したクロックを分周する分周器2
3とを備えている。エッジ検出回路18は、微分回路２、
コンパレータ３及びセットパルス発生回路６により構成
されている。
【０００７】PLL 回路16は、位相比較器10、400 分周回
路12、８分周回路13、VCO(電圧制御発振) 回路14及びロ
ーパスフィルタ15により構成されている。分周器23は、
４分周回路17,18 及びＤフリップフロップ19により構成
されている。液晶メモリの画素毎に対応した映像信号１
はエッジ検出回路18の微分回路２へ入力され、微分回路
２は映像信号１の立上り、立下り時点でトリガパルスを
出力するようになっている。
路12、８分周回路13、VCO(電圧制御発振) 回路14及びロ
ーパスフィルタ15により構成されている。分周器23は、
４分周回路17,18 及びＤフリップフロップ19により構成
されている。液晶メモリの画素毎に対応した映像信号１
はエッジ検出回路18の微分回路２へ入力され、微分回路
２は映像信号１の立上り、立下り時点でトリガパルスを
出力するようになっている。
【０００８】微分回路２が出力するトリガパルス３はコ
ンパレータ４へ入力され、コンパレータ４は入力された
トリガパルス３の電圧と基準電圧とを比較し映像信号１
の立上り、立下り時点に同期してワンショットパルス５
を出力するようになっている。このワンショットパルス
５はセットパルス発生回路６へ入力され、セットパルス
発生回路６は水平同期期間毎に１回、映像信号１の立上
り時点に同期したワンショットパルスの出力時点から立
下り時点に同期したワンショットパルスの出力時点まで
の期間の略中央時点でワンショットのセットパルス７を
出力するようになっている。セットパルス発生回路６が
出力するセットパルス７は分周器23における４分周回路
17,18 夫々へ与えられる。
ンパレータ４へ入力され、コンパレータ４は入力された
トリガパルス３の電圧と基準電圧とを比較し映像信号１
の立上り、立下り時点に同期してワンショットパルス５
を出力するようになっている。このワンショットパルス
５はセットパルス発生回路６へ入力され、セットパルス
発生回路６は水平同期期間毎に１回、映像信号１の立上
り時点に同期したワンショットパルスの出力時点から立
下り時点に同期したワンショットパルスの出力時点まで
の期間の略中央時点でワンショットのセットパルス７を
出力するようになっている。セットパルス発生回路６が
出力するセットパルス７は分周器23における４分周回路
17,18 夫々へ与えられる。
【０００９】一方、外部から入力される水平同期信号９
は、PLL 回路16の位相比較器10へ入力される。位相比較
器10が位相比較して出力する信号はローパスフィルタ15
を介してVCO(電圧制御発振) 回路14へ入力される。VCO
回路14が出力する基準クロックは８分周回路13及び分周
器23における４分周回路17へ入力される。VCO 回路14が
出力する基準クロックは８分周回路13及び分周器23にお
ける４分周回路17へ入力される。８分周回路13がそれに
入力された基準クロックを８分周して出力する基準クロ
ックは400 分周回路12へ入力される。
は、PLL 回路16の位相比較器10へ入力される。位相比較
器10が位相比較して出力する信号はローパスフィルタ15
を介してVCO(電圧制御発振) 回路14へ入力される。VCO
回路14が出力する基準クロックは８分周回路13及び分周
器23における４分周回路17へ入力される。VCO 回路14が
出力する基準クロックは８分周回路13及び分周器23にお
ける４分周回路17へ入力される。８分周回路13がそれに
入力された基準クロックを８分周して出力する基準クロ
ックは400 分周回路12へ入力される。
【００１０】400 分周回路12がそれに入力された基準ク
ロックを400 分周して出力する基準クロックｆH は、位
相比較器10へ入力される。位相比較器10は水平同期信号
９と400 分周回路12からの基準クロックｆH とを位相比
較し、位相差に応じてVCO 回路14が出力する基準クロッ
クの発振周波数を制御するようになっている。
ロックを400 分周して出力する基準クロックｆH は、位
相比較器10へ入力される。位相比較器10は水平同期信号
９と400 分周回路12からの基準クロックｆH とを位相比
較し、位相差に応じてVCO 回路14が出力する基準クロッ
クの発振周波数を制御するようになっている。
【００１１】分周器23における４分周回路17が４分周し
て出力する基準クロック22は４分周回路18及びＤフリッ
プフロップ19のクロック端子CLK へ入力される。４分周
回路18が、それに入力された基準クロックを４分周して
出力する画素表示クロックCKH1はＤフリップフロップ19
の入力端子Ｄ及び図示しない液晶パネルの水平方向の奇
数番目の画素表示位置に与えられる。Ｄフリップフロッ
プ19の出力端子Ｑから出力する画素表示クロックCKH1よ
り位相が90°遅れた画素表示クロックCKH2は、図示しな
い前記液晶パネルの水平方向の偶数番目の画素表示位置
へ与えられる。
て出力する基準クロック22は４分周回路18及びＤフリッ
プフロップ19のクロック端子CLK へ入力される。４分周
回路18が、それに入力された基準クロックを４分周して
出力する画素表示クロックCKH1はＤフリップフロップ19
の入力端子Ｄ及び図示しない液晶パネルの水平方向の奇
数番目の画素表示位置に与えられる。Ｄフリップフロッ
プ19の出力端子Ｑから出力する画素表示クロックCKH1よ
り位相が90°遅れた画素表示クロックCKH2は、図示しな
い前記液晶パネルの水平方向の偶数番目の画素表示位置
へ与えられる。
【００１２】次にこのように構成した液晶プロジェクシ
ョンテレビの動作を、PLL 回路16が出力する基準クロッ
ク及び分周器23から出力される画素表示クロックCKH1,
CKH2を示す図２と、エッジ検出回路８における各部信号
及び分周器23が出力する画素表示クロックCKH1, CKH2を
示す図３とともに説明する。
ョンテレビの動作を、PLL 回路16が出力する基準クロッ
ク及び分周器23から出力される画素表示クロックCKH1,
CKH2を示す図２と、エッジ検出回路８における各部信号
及び分周器23が出力する画素表示クロックCKH1, CKH2を
示す図３とともに説明する。
【００１３】外部から入力される映像信号１の周波数が
例えば25.175MHz とする。いま、周波数が例えば31.47k
Hzの水平同期信号９がPLL 回路16へ入力されると、位相
比較器10は水平同期信号９の位相と、400 分周回路12か
ら入力された基準クロックｆH の位相とを比較し、その
位相差の信号をローパスフィルタ15を介してVCO 回路14
へ入力する。それによりVCO 回路14が出力する基準クロ
ックの周波数が制御され、制御された基準クロックが８
分周回路13で８分周された後、更に400 分周回路12で40
0 分周される。
例えば25.175MHz とする。いま、周波数が例えば31.47k
Hzの水平同期信号９がPLL 回路16へ入力されると、位相
比較器10は水平同期信号９の位相と、400 分周回路12か
ら入力された基準クロックｆH の位相とを比較し、その
位相差の信号をローパスフィルタ15を介してVCO 回路14
へ入力する。それによりVCO 回路14が出力する基準クロ
ックの周波数が制御され、制御された基準クロックが８
分周回路13で８分周された後、更に400 分周回路12で40
0 分周される。
【００１４】そして400 分周器12からはVCO 回路14が出
力する基準クロックの周波数を3200分周した基準クロッ
クｆH を出力して位相比較器10へ入力される。このよう
にして、位相比較器10は、水平同期信号９の位相と基準
クロックｆH の位相との比較を繰り返す。そして、VCO
回路14は、映像信号１の周波数25.175MHz の４倍の100.
7MHzでありデューティ50％の図２(a) に示す基準クロッ
クを安定に出力する。なお図２(a) に示す矢符は基準ク
ロックの立上りエッジを示している。
力する基準クロックの周波数を3200分周した基準クロッ
クｆH を出力して位相比較器10へ入力される。このよう
にして、位相比較器10は、水平同期信号９の位相と基準
クロックｆH の位相との比較を繰り返す。そして、VCO
回路14は、映像信号１の周波数25.175MHz の４倍の100.
7MHzでありデューティ50％の図２(a) に示す基準クロッ
クを安定に出力する。なお図２(a) に示す矢符は基準ク
ロックの立上りエッジを示している。
【００１５】またVCO 回路14が出力する基準クロック
は、４分周回路17へ入力されて４分周され、４分周回路
17は図２(b) に示す周波数25.175MHz の基準クロック22
を出力し、４分周回路18及びＤフリップフロップ19のク
ロック端子CLK へ入力させる。４分周回路18は前段の４
分周回路17からの基準クロック22を更に４分周する。そ
れにより４分周回路18は図２(c) に示す基準クロックた
る画素表示クロックCKH1を出力し図示しない液晶パネル
の奇数番目の画素表示位置へ与える。
は、４分周回路17へ入力されて４分周され、４分周回路
17は図２(b) に示す周波数25.175MHz の基準クロック22
を出力し、４分周回路18及びＤフリップフロップ19のク
ロック端子CLK へ入力させる。４分周回路18は前段の４
分周回路17からの基準クロック22を更に４分周する。そ
れにより４分周回路18は図２(c) に示す基準クロックた
る画素表示クロックCKH1を出力し図示しない液晶パネル
の奇数番目の画素表示位置へ与える。
【００１６】そして、Ｄフリップフロップ19は基準クロ
ック22が立上ったときに、画素表示クロックCKH1のデー
タを取込み、基準クロック22が次に立上ったときに取込
んだデータを出力端子Ｑへ出力する。それによりＤフリ
ップフロップ19から図２(d)に示すように画素表示クロ
ックCKH1より基準信号22の１周期遅れた画素表示クロッ
クCKH2を出力し、図示しない液晶パネルの偶数番目の画
素表示位置へ与える。それにより画素表示クロックCKH
1, CKH2に応じて液晶パネルに画素を表示する。
ック22が立上ったときに、画素表示クロックCKH1のデー
タを取込み、基準クロック22が次に立上ったときに取込
んだデータを出力端子Ｑへ出力する。それによりＤフリ
ップフロップ19から図２(d)に示すように画素表示クロ
ックCKH1より基準信号22の１周期遅れた画素表示クロッ
クCKH2を出力し、図示しない液晶パネルの偶数番目の画
素表示位置へ与える。それにより画素表示クロックCKH
1, CKH2に応じて液晶パネルに画素を表示する。
【００１７】一方、外部から入力された画素に対応する
アナログの映像信号に同期して作成された図３(a) に示
すデジタルの映像信号１が微分回路２に入力されると、
微分回路２は映像信号１の立上り、立下り時点夫々で図
３(b) に示す如くトリガパルスを出力し、そのトリガパ
ルスをコンパレータ４へ入力する。そうするとコンパレ
ータ４は、映像信号１の立上り時点で発生したトリガパ
ルスの電圧と基準電圧とを比較し、基準電圧を超えたと
きに図３(c) に示す如くワンショットパルスＰ1 を出力
し、映像信号１の立下り時点で発生したトリガパルスの
電圧と基準電圧とを比較し、基準電圧を超えたときに図
３(c) に示す如くワンショットパルスＰ2 を出力する。
更にそのワンショットパルスＰ1 を出力した時点からワ
ンショットパルスＰ2 を出力した時点までの期間の略中
央時点でセットパルス発生回路６は図３(d) に示すセッ
トパルス７を出力する。それにより、このセットパルス
７は図３(a) に示す如く映像信号１の電圧が安定した時
点に同期することになる。
アナログの映像信号に同期して作成された図３(a) に示
すデジタルの映像信号１が微分回路２に入力されると、
微分回路２は映像信号１の立上り、立下り時点夫々で図
３(b) に示す如くトリガパルスを出力し、そのトリガパ
ルスをコンパレータ４へ入力する。そうするとコンパレ
ータ４は、映像信号１の立上り時点で発生したトリガパ
ルスの電圧と基準電圧とを比較し、基準電圧を超えたと
きに図３(c) に示す如くワンショットパルスＰ1 を出力
し、映像信号１の立下り時点で発生したトリガパルスの
電圧と基準電圧とを比較し、基準電圧を超えたときに図
３(c) に示す如くワンショットパルスＰ2 を出力する。
更にそのワンショットパルスＰ1 を出力した時点からワ
ンショットパルスＰ2 を出力した時点までの期間の略中
央時点でセットパルス発生回路６は図３(d) に示すセッ
トパルス７を出力する。それにより、このセットパルス
７は図３(a) に示す如く映像信号１の電圧が安定した時
点に同期することになる。
【００１８】このようにセットパルス発生回路６が出力
したセットパルス７は４分周回路17,18 に与えられて、
４分周回路18に入力された４分周回路17からの基準クロ
ックは図３(e) に示す如くセットパルス７に同期する。
またＤフリップフロップ19が出力する画素表示クロック
CKH2は図３(f) に示す如く画素表示クロックCKH1に同期
して出力される。
したセットパルス７は４分周回路17,18 に与えられて、
４分周回路18に入力された４分周回路17からの基準クロ
ックは図３(e) に示す如くセットパルス７に同期する。
またＤフリップフロップ19が出力する画素表示クロック
CKH2は図３(f) に示す如く画素表示クロックCKH1に同期
して出力される。
【００１９】したがって、画素表示クロックCKH1, CKH2
は、映像信号１の電圧レベルが安定している時点に同期
して立上り、映像信号１と画素表示クロックCKH1, CKH2
とが確実に常に同期する。これにより、画素毎に対応し
ている映像信号の電圧が安定している時点に同期して、
画素表示クロックCKH1, CKH2を立上げるから、映像信号
の電圧が不安定なときに画素を表示することがない。ま
た映像信号１の立上りが鈍化していても、その立上りの
途中で画素を表示することがない。そのため、テレビ放
送における映像信号でない、例えばパーソナルコンピュ
ータからの画素毎に対応した映像信号を入力した場合、
あるいは映像信号１の立上りが鈍化している場合でも、
入力された映像信号に基づく画像を液晶パネルに鮮明な
輪郭で表示する。したがってコンピュータグラフィック
をスクリーン上に鮮明な輪郭で再現することができる。
は、映像信号１の電圧レベルが安定している時点に同期
して立上り、映像信号１と画素表示クロックCKH1, CKH2
とが確実に常に同期する。これにより、画素毎に対応し
ている映像信号の電圧が安定している時点に同期して、
画素表示クロックCKH1, CKH2を立上げるから、映像信号
の電圧が不安定なときに画素を表示することがない。ま
た映像信号１の立上りが鈍化していても、その立上りの
途中で画素を表示することがない。そのため、テレビ放
送における映像信号でない、例えばパーソナルコンピュ
ータからの画素毎に対応した映像信号を入力した場合、
あるいは映像信号１の立上りが鈍化している場合でも、
入力された映像信号に基づく画像を液晶パネルに鮮明な
輪郭で表示する。したがってコンピュータグラフィック
をスクリーン上に鮮明な輪郭で再現することができる。
【００２０】なお、本実施例では映像信号１の周波数を
25.175MHz に、また水平同期信号９の周波数を31.47kHz
にしたが、それは例示であり、その周波数に何ら限定さ
れるものではない。更に本実施例では液晶プロジェクシ
ョンテレビについて説明したが、液晶テレビであっても
同様の効果が得られるのは勿論である。更に、エッジ検
出回路へ入力する映像信号はデジタルの映像信号に限ら
ず、アナログの映像信号であってもよいのは勿論であ
る。
25.175MHz に、また水平同期信号９の周波数を31.47kHz
にしたが、それは例示であり、その周波数に何ら限定さ
れるものではない。更に本実施例では液晶プロジェクシ
ョンテレビについて説明したが、液晶テレビであっても
同様の効果が得られるのは勿論である。更に、エッジ検
出回路へ入力する映像信号はデジタルの映像信号に限ら
ず、アナログの映像信号であってもよいのは勿論であ
る。
【００２１】
【発明の効果】以上詳述したように本発明は画素毎に対
応する映像信号の電圧が安定している時点と、液晶パネ
ルに画素を表示する画素表示クロックの立上り時点とを
同期させるようにしたので、周波数が異なる映像信号を
入力しても映像信号の電圧が安定した時点で、画素表示
クロックが立上って画素を表示する。そのため、映像信
号の周波数に関係なく輪郭が鮮明な画像を液晶パネルに
表示でき、例えばパーソナルコンピュータによるコンピ
ュータグラフィックを鮮明な輪郭で再現できる液晶テレ
ビを提供できる優れた効果を奏する。
応する映像信号の電圧が安定している時点と、液晶パネ
ルに画素を表示する画素表示クロックの立上り時点とを
同期させるようにしたので、周波数が異なる映像信号を
入力しても映像信号の電圧が安定した時点で、画素表示
クロックが立上って画素を表示する。そのため、映像信
号の周波数に関係なく輪郭が鮮明な画像を液晶パネルに
表示でき、例えばパーソナルコンピュータによるコンピ
ュータグラフィックを鮮明な輪郭で再現できる液晶テレ
ビを提供できる優れた効果を奏する。
【図１】本発明に係る液晶テレビの要部構成を示すブロ
ック図である。
ック図である。
【図２】VCO 回路の基準クロックと画素表示クロックと
のタイミングチャートである。
のタイミングチャートである。
【図３】エッジ検出回路の各部信号と画素表示クロック
とのタイミングチャートである。
とのタイミングチャートである。
４ コンパレータ ６ セットパルス発生回路 ８ エッジ検出回路 10 位相比較回路 12 400 分周回路 13 ８分周回路 14 VCO 回路 16 PLL 回路 17,18 ４分周回路 19 Ｄフリップフロップ 23 分周器
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年８月２４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 画素同期装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【産業上の利用分野】本発明は、それに入力された水平
同期信号に同期してPLL 回路が出力する基準クロックを
分周し、分周して作成した画素表示クロックに基づい
て、画素を表示するようにしている画素同期装置に関す
るものである。
同期信号に同期してPLL 回路が出力する基準クロックを
分周し、分周して作成した画素表示クロックに基づい
て、画素を表示するようにしている画素同期装置に関す
るものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】
【発明が解決しようとする課題】ところで、この種の液
晶プロジェクションテレビは、それに例えばパーソナル
コンピュータから、テレビ放送における映像信号の周波
数と異なる周波数の画素毎に対応している映像信号を入
力して、コンピュータグラフィックをスクリーン上に再
現する場合、パーソナルコンピュータからの画素毎に対
応した映像信号と、液晶パネルに画素を表示する画素表
示クロックとが同期しない。また液晶パネルの映像信号
入力端子の入力容量が大きく、画素毎に対応している映
像信号の立上り、下りエッジが鈍化する場合がある。そ
のためコンピュータグラフィックを再現する場合には、
表示された画像の輪郭にちらつき、又はぼやけが生じ
て、画像が不鮮明になるという問題がある。本発明は斯
かる問題に鑑み、コンピュータグラフィックを再現する
場合に、画像を鮮明に表示できる画素同期装置を提供す
ることを目的とする。
晶プロジェクションテレビは、それに例えばパーソナル
コンピュータから、テレビ放送における映像信号の周波
数と異なる周波数の画素毎に対応している映像信号を入
力して、コンピュータグラフィックをスクリーン上に再
現する場合、パーソナルコンピュータからの画素毎に対
応した映像信号と、液晶パネルに画素を表示する画素表
示クロックとが同期しない。また液晶パネルの映像信号
入力端子の入力容量が大きく、画素毎に対応している映
像信号の立上り、下りエッジが鈍化する場合がある。そ
のためコンピュータグラフィックを再現する場合には、
表示された画像の輪郭にちらつき、又はぼやけが生じ
て、画像が不鮮明になるという問題がある。本発明は斯
かる問題に鑑み、コンピュータグラフィックを再現する
場合に、画像を鮮明に表示できる画素同期装置を提供す
ることを目的とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】
【課題を解決するための手段】本発明に係る画素同期装
置は、それに入力された水平同期信号に同期してPLL回
路が出力する基準クロックを分周し、分周して作成した
画素表示クロックに基づいて画像を表示するようにして
いる画素同期装置において、それに入力された、表示す
べき画素に対応している映像信号の前縁を検出し、その
前縁検出時点から所定時間遅れた時点でパルスを出力す
るエッジ検出回路を備え、前記パルスにより映像信号と
前記画素表示クロックとを同期すべく構成していること
を特徴とする。
置は、それに入力された水平同期信号に同期してPLL回
路が出力する基準クロックを分周し、分周して作成した
画素表示クロックに基づいて画像を表示するようにして
いる画素同期装置において、それに入力された、表示す
べき画素に対応している映像信号の前縁を検出し、その
前縁検出時点から所定時間遅れた時点でパルスを出力す
るエッジ検出回路を備え、前記パルスにより映像信号と
前記画素表示クロックとを同期すべく構成していること
を特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】
【作用】PLL 回路が出力する水平同期信号に同期した基
準クロックを分周器によって分周して画素を表示する画
素表示クロックを作成する。画素毎に対応した映像信号
の前縁を検出して、その前縁検出時点から所定時間遅れ
たパルスを作成する。作成したパルスにより映像信号と
画素表示クロックとを同期させる。 これにより、画素
毎に対応した映像信号と画素表示クロックとが同期し
て、表示した画像の輪郭が鮮明になる。
準クロックを分周器によって分周して画素を表示する画
素表示クロックを作成する。画素毎に対応した映像信号
の前縁を検出して、その前縁検出時点から所定時間遅れ
たパルスを作成する。作成したパルスにより映像信号と
画素表示クロックとを同期させる。 これにより、画素
毎に対応した映像信号と画素表示クロックとが同期し
て、表示した画像の輪郭が鮮明になる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】
【実施例】以下本発明をその実施例を示す図面により詳
述する。図１は本発明に係る画素同期装置である液晶プ
ロジェクションテレビの要部構成を示すブロック図であ
る。この液晶プロジェクションテレビは、それに入力さ
れた映像信号の立上り、立下りエッジを検出するエッジ
検出回路18と、入力された水平同期信号９に同期した基
準クロックを作成するPLL(フェイズロックループ) 回路
16と、PLL 回路16が作成したクロックを分周する分周器
23とを備えている。エッジ検出回路18は、微分回路２、
コンパレータ３及びセットパルス発生回路６により構成
されている。
述する。図１は本発明に係る画素同期装置である液晶プ
ロジェクションテレビの要部構成を示すブロック図であ
る。この液晶プロジェクションテレビは、それに入力さ
れた映像信号の立上り、立下りエッジを検出するエッジ
検出回路18と、入力された水平同期信号９に同期した基
準クロックを作成するPLL(フェイズロックループ) 回路
16と、PLL 回路16が作成したクロックを分周する分周器
23とを備えている。エッジ検出回路18は、微分回路２、
コンパレータ３及びセットパルス発生回路６により構成
されている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】なお、本実施例では映像信号１の周波数を
25.175MHz に、また水平同期信号９の周波数を31.47kHz
にしたが、それは例示であり、その周波数に何ら限定さ
れるものではない。更に本実施例では液晶プロジェクシ
ョンテレビについて説明したが、それに限定されること
なく液晶テレビあるいは、液晶、プラズマ、ＥＬ等のデ
ィスプレイであっても同様の効果が得られるのは勿論で
ある。更に、エッジ検出回路へ入力する映像信号はデジ
タルの映像信号に限らず、アナログの映像信号であって
もよいのは勿論である。
25.175MHz に、また水平同期信号９の周波数を31.47kHz
にしたが、それは例示であり、その周波数に何ら限定さ
れるものではない。更に本実施例では液晶プロジェクシ
ョンテレビについて説明したが、それに限定されること
なく液晶テレビあるいは、液晶、プラズマ、ＥＬ等のデ
ィスプレイであっても同様の効果が得られるのは勿論で
ある。更に、エッジ検出回路へ入力する映像信号はデジ
タルの映像信号に限らず、アナログの映像信号であって
もよいのは勿論である。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】
【発明の効果】以上詳述したように本発明は画素毎に対
応する映像信号の電圧が安定している時点と、画素を表
示する画素表示クロックとを同期させるようにしたの
で、周波数が異なる映像信号を入力しても映像信号の電
圧が安定した時点で、画素表示クロックが反転して画素
を表示する。そのため、映像信号の周波数に関係なく輪
郭が鮮明な画像を表示でき、例えばパーソナルコンピュ
ータによるコンピュータグラフィックを鮮明な輪郭で再
現できる画素同期装置を提供できる優れた効果を奏す
る。
応する映像信号の電圧が安定している時点と、画素を表
示する画素表示クロックとを同期させるようにしたの
で、周波数が異なる映像信号を入力しても映像信号の電
圧が安定した時点で、画素表示クロックが反転して画素
を表示する。そのため、映像信号の周波数に関係なく輪
郭が鮮明な画像を表示でき、例えばパーソナルコンピュ
ータによるコンピュータグラフィックを鮮明な輪郭で再
現できる画素同期装置を提供できる優れた効果を奏す
る。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】本発明に係る画素同期装置の要部構成を示すブ
ロック図である。
ロック図である。
Claims (1)
- 【請求項１】 それに入力された水平同期信号に同期し
てPLL 回路が出力する基準クロックを分周し、分周して
作成した画素表示クロックに基づいて液晶パネルに画像
を表示するようにしている液晶テレビにおいて、それに
入力された、表示すべき画素に対応している映像信号の
立上りエッジを検出し、そのエッジ検出時点から所定時
間遅れた時点でパルスを出力するエッジ検出回路を備
え、前記パルスにより映像信号と前記画素表示クロック
とを同期すべく構成していることを特徴とする液晶テレ
ビ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2743192A JP2714302B2 (ja) | 1992-01-17 | 1992-01-17 | 画素同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2743192A JP2714302B2 (ja) | 1992-01-17 | 1992-01-17 | 画素同期装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05199483A true JPH05199483A (ja) | 1993-08-06 |
| JP2714302B2 JP2714302B2 (ja) | 1998-02-16 |
Family
ID=12220922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2743192A Expired - Lifetime JP2714302B2 (ja) | 1992-01-17 | 1992-01-17 | 画素同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2714302B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997005740A1 (en) * | 1995-07-28 | 1997-02-13 | Litton Systems Canada Limited | Method and apparatus for digitizing video signals especially for flat panel lcd displays |
| CN111243470A (zh) * | 2018-11-28 | 2020-06-05 | 精工爱普生株式会社 | 电路装置、电光装置、电子设备及移动体 |
-
1992
- 1992-01-17 JP JP2743192A patent/JP2714302B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997005740A1 (en) * | 1995-07-28 | 1997-02-13 | Litton Systems Canada Limited | Method and apparatus for digitizing video signals especially for flat panel lcd displays |
| CN111243470A (zh) * | 2018-11-28 | 2020-06-05 | 精工爱普生株式会社 | 电路装置、电光装置、电子设备及移动体 |
| CN111243470B (zh) * | 2018-11-28 | 2023-06-27 | 精工爱普生株式会社 | 电路装置、电光装置、电子设备及移动体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2714302B2 (ja) | 1998-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4690636B2 (ja) | 入力ビデオ信号と出力ビデオ信号を垂直にロックさせるための方法および装置 | |
| US7499044B2 (en) | System for synchronizing display of images in a multi-display computer system | |
| JPH10319932A (ja) | ディスプレイ装置 | |
| JP2714302B2 (ja) | 画素同期装置 | |
| JP3911862B2 (ja) | ピクセルクロック信号生成装置および同期信号生成装置 | |
| JPH0722380B2 (ja) | 映像信号用位相ロツク回路 | |
| JP3070053B2 (ja) | デジタルｐｌｌ回路 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JP2001296842A (ja) | 信号生成装置 | |
| JP3221562B2 (ja) | 擬似映像信号生成回路 | |
| JP2713063B2 (ja) | デジタル画像生成装置 | |
| JP3024724B2 (ja) | スキュー検出回路 | |
| JP2002359753A (ja) | 映像表示装置および映像安定化方法 | |
| JPS643252Y2 (ja) | ||
| JPH10319933A (ja) | ドットクロック発生回路 | |
| JP2002311929A (ja) | 同期周波数の変換回路 | |
| JPH10285427A (ja) | 垂直同期回路 | |
| JP3541628B2 (ja) | スーパーインポーズ装置 | |
| JPH06222329A (ja) | 液晶用バックライト駆動装置 | |
| JPS60186891A (ja) | 高精細化信号変換装置 | |
| JPH0541813A (ja) | クロツク信号発生回路 | |
| JPH0523018Y2 (ja) | ||
| JPH0541814A (ja) | クロツク信号発生回路 | |
| JPH05292432A (ja) | ドットマトリクス表示装置のｐｌｌ回路 | |
| JP2002158895A (ja) | テレビジョン受像機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 15 |