JPH0519978B2 - - Google Patents
Info
- Publication number
- JPH0519978B2 JPH0519978B2 JP60200732A JP20073285A JPH0519978B2 JP H0519978 B2 JPH0519978 B2 JP H0519978B2 JP 60200732 A JP60200732 A JP 60200732A JP 20073285 A JP20073285 A JP 20073285A JP H0519978 B2 JPH0519978 B2 JP H0519978B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- wafers
- semiconductor
- thickness
- etchant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/12—Preparing bulk and homogeneous wafers
- H10P90/18—Preparing bulk and homogeneous wafers by shaping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/60—Wet etching
- H10P50/64—Wet etching of semiconductor materials
- H10P50/642—Chemical etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/12—Preparing bulk and homogeneous wafers
- H10P90/126—Preparing bulk and homogeneous wafers by chemical etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/201—Marks applied to devices, e.g. for alignment or identification located on the periphery of wafers, e.g. orientation notches or lot numbers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/21—Circular sheet or circular blank
- Y10T428/219—Edge structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
- Y10T428/2495—Thickness [relative or absolute]
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
Ａ 産業上の利用分野
本発明は、半導体装置の製造技術に関し、より
詳細には改良型半導体ウエハ形状に関するもので
ある。 Ｂ 開示の概要 のちに両面を同時研摩すると優れた平坦度と表
面仕上げとが達成される半導体ウエハが提供され
る。このウエハの径方向に沿う断面は「犬用の
骨」に似た形をしており、中央部ほど薄くなると
ともに端部が丸くなつている。この形状は化学薄
化により達成できる。 Ｃ 従来技術 超大規模集積回路装置を製造する際には、所期
の方向の結晶軸をもつ非常に大きな単結晶ブール
を成長させる。次にこのブールを研摩して、フラ
ツトまたはその他の基準マークのついた円筒形に
する。次にブールをスライスして非常に薄いウエ
ハにする。スライシング・ソーの表面仕上げの状
態に応じて、必要ならばウエハを研削またはラツ
プ仕上げして、ソー・マークを取り除き、ウエハ
表面の平行性を向上させることができる。 次のステツプは、ウエハを化学的に薄くして表
面仕上げをさらに念入りにし、スライシングおよ
び研削またはラツプ仕上げ操作によつて生じたス
トレスを除去することである。 最後に、ウエハを所期の厚さに研摩して、ウエ
ハの表面を高度に研摩された平行な平面にする。 次にウエハを加工して、複数の超大規模集積回
路チツプを製造する。ウエハのサイズが増大し、
それに伴つてウエハ１個当りのチツプ数が増加す
ると、平面性（またはその欠如）が極めて重大に
なつてくる。また、チツプ１個当りの装置数が増
加するにつれて、装置の個々の領域およびそれを
相互接続するメタライゼーシヨンのサイズが小さ
くなり、顕微鏡のオーダにさえもなる。 装置の性能に悪影響を与えるような結晶欠陥が
ウエハ中にないことが必要なだけではなく、ウエ
ハ表面全体にわたつて表面が「完全に」平面状で
あることも必要である。それが必要なのは、その
後の装置加工ステツプでフオトリソグラフイ法を
使うためである。ウエハ表面に平面状でない部分
があると、ねじれが生じて半導体装置の許容差に
影響を及ぼし、極端な場合、装置が働かなくな
る。 「完全な」ウエハ、すなわち２つの完全に平行
な平坦鏡面を得るには、ウエハをブールからスラ
イスすることから始まる各段階で、表面をできる
だけ平行な平面状に保ち、次の段階で必要な精度
を得るのに、非平行性、非平面性、表面あらさ、
表面ストレスを少し矯正するだけでよいようにす
べきだと、誰でも直観的に考えるはずである。 また、ウエハ端面の角を面取りし、丸めまたは
その他の方法で落とすことは、半導体装置製造用
ウエハを調製する際の標準的慣行である。 Ｄ 発明の解決しようとする問題点 本発明者は以上のような直観や慣行にとらわれ
ることなく斬新な発想の下に平坦度および平行性
にすぐれた半導体を製造すべく実験および研究を
続けた。そしてつぎの知見に到達した。 すなわち直観や当業界の慣行とは逆に、ウエハ
加工の際に化学的薄化ステツプのパラメータを調
整して、直径断面が「犬用の骨」の形、すなわち
中心領域の方が周辺領域よりも薄く、端部が丸め
られた形にし、そののちウエハを米国特許明細書
第3619694号に示されているような両面同時研摩
装置で研摩すれば、ずつと平坦で平行な表面をも
つウエハが得られるということである。 したがつて、より優れた平坦さをもつウエハを
製造するため、半導体ウエハの加工の改良を提供
することが、本発明の一目的である。 第２の目的は、後で半導体装置の製造に使うた
めのウエハを調整する一連のステツプ中で、化学
的薄化ステツプの改良を提供することである。 最後の目的は、ウエハの中心領域の方が周辺領
域よりも薄い半導体ウエハを製造することであ
る。 Ｅ 問題点を解決するための手段 この発明では以上の目的を達成するために両面
同時研摩を行うまえの半導体ウエハ中間体の径方
向に沿う断面の形状を「犬用の骨」の形となるよ
うにしている。 Ｆ 実施例 改良されたウエハの形状を第１図に示す。これ
は一般にデイスク形の半導体ウエハの直径断面で
あり、基準マークを横切らない直径に沿つて切断
してある。 図面からすぐにわかるように、ウエハ１０は一
般的に「犬用の骨」の形であり、中心領域１２の
方が周辺領域１４よりも薄くなつている。ウエハ
の各コーナーは非直線形で半径ｒである。 厚さの差およびコーナーの半径は、ウエハ全体
の寸法に比べて非常に小さい。この図面は原寸に
比例していないことに留意されたい。厚さの差お
よび半径の大きさを評価するため、次表に様々な
サイズのウエハの良好な実施例の値を示す。 Ｄ Ｔ ΔT ｒ １ 82.5mm 445μm 5μm 0.05mm ２ 100mm 665μm 5μm 0.05mm ３ 125mm 665μm 5μm 0.05mm ４ 200mm 800μm 5μm 0.05mm 前表の値は、研摩後により優れたウエハをもた
らす寸法の範囲内の好ましい寸法である。研摩作
業によつて得られる表面の平坦と仕上げ状態につ
いて次に説明する。 第１図に誇張して図示し、前表に典型的な寸法
を示した形状は、化学的薄化操作に固有の結果で
ある。すなわち、エツチヤント溶液がウエハに対
して動的に流動すること、エツチヤントの濃度と
温度、および化学的薄化操作の継続時間のため
に、ウエハ中心の最小厚さからウエハ端部の最大
厚さまでなめらかに移行する曲線が自動的に得ら
れる。重要なパラメータは、中心厚さと周辺厚さ
の差である。 最大値と最小値の差（ΔT）が次式で表現でき
ることが、実験によつて決定された。 ΔT＝aD ただし ΔT＝厚さの差 Ｄ＝ウエハの外径 ａ＝無次元の比 半径Ｄをmm単位で表し、ΔTを同じ単位で表す
場合、“ａ”は５×10-6〜１×10-4の範囲から選
択すべきである。“ａ”の値が上記の範囲よりも
小さいと、満足できる平坦さのウエハが得られ
ず、また“ａ”が上記の範囲の上限よりも大きい
と、同じ表面平坦さを得るため研摩時間が長くな
る。 いくつかのウエハ・サイズについての、好まし
い“ａ”の値は次の通りである。 ウエハＤ（単位mm） 好ましい“ａ” 82.5 6.1×10-5 100 ５×10-5 125 ４×10-5 200 2.5×10-5 ウエハの四角いかどは望ましくないことが、先
行技術で繰り返し証明され典拠を記載されてい
る。四角い角は割れやすく、割目は装置製造用領
域を侵食することがある。したがつて、機械的方
法または選択的化学的エツチングによつてわざと
角を丸めていた。ここに記載する化学薄化操作の
派生的利点は、かどを丸めることであるが、ウエ
ハを研磨した後、この丸められたかどは装置製造
用領域に残つてはならない。 次に第２図を参照すると、化学薄化装置が概略
的に図示してある。ウエハ１０は端部サポートに
よつて取付具２０中に収容される。取付具２０は
選択可能な精度で軸Ａ−Ａの回りを回転する。取
付具２０にウエハを取り付けて、封入されたトラ
フ（図示せず）に入れたエツチヤント溶液に完全
に浸す。ウエハ・プロフアイルは、選択された半
導体材料のエツチ速度、ウエハ表面でのエツチヤ
ント溶液の動的流れ、およびウエハがエツチヤン
トにさらされる時間の関数なので、一定のウエハ
材料とサイズについて変数を標準化して、高い精
度でプロセスを再現できるようにすることが望ま
しい。 エツチ速度は、エツチしようとする材料、エツ
チヤントの組成および温度の関数である。したが
つて、この変数を定義する最も簡単な方法は、ウ
エハのネストを選択した速度および時間で溶液中
で回転させるとき、「犬用の骨」の形を生成する
エツチ速度の範囲を定義することである。これか
ら次にエツチヤントと温度の選択を行う。 停滞したエツチヤント浴にサンプルを浸して測
定したとき、0.10〜0.53ミクロン／秒のエツチ速
度が好ましい範囲であることがわかつた。したが
つて、所与のエツチヤントの温度を変化させてエ
ツチ速度を増加させ、または温度を一定に保ちエ
ツチヤントの組成を変えて、上期の範囲内の所期
のエツチ速度を得ることができる。 また、薄化装置中でエツチヤントを絶えず補給
し、その温度を狭い範囲内に保つのが望ましいこ
とがわかつた。 半導体製造に適するドープト・シリコン・ウエ
ハでは、好ましいエツチ速度は温度55℃の浴で
0.34ミクロン／秒である。使用して好結果の得ら
れたエツチヤントは次の通りであり、処方１がよ
り好ましい。 硝 酸 酢 酸 フツ化 HNO3 CH3COOH 水素酸HF １３：２：１ ２８：３：１ 前述のように、得られるウエハの形状は、ウエ
ハ表面でのエツチヤントの動的流れの関数でもあ
る。ウエハ表面に対するエツチヤントの流動は、
恐らく流体力学の原理を適用して分析できる水力
学的現象であることが直観的に認められる。しか
し、この複雑な分析を試みて解を求めるよりも、
二三の基方原理を認識して、実験によつて所期の
結果を与えるプロセス・パラメータの範囲を展開
し、後続の各ウエハ・バツチでこれらのパラメー
タを再現する方が好ましい。 考慮すべき第１のパラメータは、隣接するウエ
ハ間の間隔である。間隔がゼロという極端な場
合、エツチヤントはウエハの中心領域に浸透する
ことを妨げられる。ウエハの中心領域を周辺領域
よりも多く化学薄化しようとする場合、これは明
らかに無効な選択である。ウエハの間隔が「無限
大」というもう一方の極端では、バツチ加工でき
るウエハの数が限られるため、やはり実用的でな
い。したがつて、最大の生産効率を得るには、ウ
エハ間隔を必要とする「犬用の骨」の形状を与え
る限りでできるだけ小さく選択することが望まし
い。 やはり実験によつて、好ましいウエハ間隔は、
次式で定義される値の範囲内にあることがわかつ
た。 Ｓ＝bD ただしＳ＝隣接するウエハの向き合つた 表面の間隔 Ｄ＝ウエハ外径 ｂ＝0.05〜0.20の範囲の定数 “Ｓ”は隣接する表面の間隔であり、中心間距
離ではないので、ウエハの厚さは上記の関係式に
は出てこないことが指摘される。エツチヤントの
摂動は、主として表面の間隔の影響を受け、少な
くとも半導体装置の製造に有用な半導体ウエハの
範囲では、ウエハの厚さの影響を受けることは殆
んどない。 最後の変数は、閉じ込められたウエハ・スタツ
クの回転速度である。この回転速度は、ウエハ直
径、ウエハの間隔、エツチ速度およびエツチ時間
の関数としては表現できない。しかし、実験によ
つて、速度の範囲と最適温度が次の通りであるこ
とがわかつた。ウエハ直径 R.P.M.の範囲 最適R.P.M 82.5mm 65−100 90 100mm 60−90 80 125mm 50−80 68 やはり実験によつて、各種のウエハ・サイズに
ついての最適プロセス・パラメータは次の通りで
あることが立証された。
詳細には改良型半導体ウエハ形状に関するもので
ある。 Ｂ 開示の概要 のちに両面を同時研摩すると優れた平坦度と表
面仕上げとが達成される半導体ウエハが提供され
る。このウエハの径方向に沿う断面は「犬用の
骨」に似た形をしており、中央部ほど薄くなると
ともに端部が丸くなつている。この形状は化学薄
化により達成できる。 Ｃ 従来技術 超大規模集積回路装置を製造する際には、所期
の方向の結晶軸をもつ非常に大きな単結晶ブール
を成長させる。次にこのブールを研摩して、フラ
ツトまたはその他の基準マークのついた円筒形に
する。次にブールをスライスして非常に薄いウエ
ハにする。スライシング・ソーの表面仕上げの状
態に応じて、必要ならばウエハを研削またはラツ
プ仕上げして、ソー・マークを取り除き、ウエハ
表面の平行性を向上させることができる。 次のステツプは、ウエハを化学的に薄くして表
面仕上げをさらに念入りにし、スライシングおよ
び研削またはラツプ仕上げ操作によつて生じたス
トレスを除去することである。 最後に、ウエハを所期の厚さに研摩して、ウエ
ハの表面を高度に研摩された平行な平面にする。 次にウエハを加工して、複数の超大規模集積回
路チツプを製造する。ウエハのサイズが増大し、
それに伴つてウエハ１個当りのチツプ数が増加す
ると、平面性（またはその欠如）が極めて重大に
なつてくる。また、チツプ１個当りの装置数が増
加するにつれて、装置の個々の領域およびそれを
相互接続するメタライゼーシヨンのサイズが小さ
くなり、顕微鏡のオーダにさえもなる。 装置の性能に悪影響を与えるような結晶欠陥が
ウエハ中にないことが必要なだけではなく、ウエ
ハ表面全体にわたつて表面が「完全に」平面状で
あることも必要である。それが必要なのは、その
後の装置加工ステツプでフオトリソグラフイ法を
使うためである。ウエハ表面に平面状でない部分
があると、ねじれが生じて半導体装置の許容差に
影響を及ぼし、極端な場合、装置が働かなくな
る。 「完全な」ウエハ、すなわち２つの完全に平行
な平坦鏡面を得るには、ウエハをブールからスラ
イスすることから始まる各段階で、表面をできる
だけ平行な平面状に保ち、次の段階で必要な精度
を得るのに、非平行性、非平面性、表面あらさ、
表面ストレスを少し矯正するだけでよいようにす
べきだと、誰でも直観的に考えるはずである。 また、ウエハ端面の角を面取りし、丸めまたは
その他の方法で落とすことは、半導体装置製造用
ウエハを調製する際の標準的慣行である。 Ｄ 発明の解決しようとする問題点 本発明者は以上のような直観や慣行にとらわれ
ることなく斬新な発想の下に平坦度および平行性
にすぐれた半導体を製造すべく実験および研究を
続けた。そしてつぎの知見に到達した。 すなわち直観や当業界の慣行とは逆に、ウエハ
加工の際に化学的薄化ステツプのパラメータを調
整して、直径断面が「犬用の骨」の形、すなわち
中心領域の方が周辺領域よりも薄く、端部が丸め
られた形にし、そののちウエハを米国特許明細書
第3619694号に示されているような両面同時研摩
装置で研摩すれば、ずつと平坦で平行な表面をも
つウエハが得られるということである。 したがつて、より優れた平坦さをもつウエハを
製造するため、半導体ウエハの加工の改良を提供
することが、本発明の一目的である。 第２の目的は、後で半導体装置の製造に使うた
めのウエハを調整する一連のステツプ中で、化学
的薄化ステツプの改良を提供することである。 最後の目的は、ウエハの中心領域の方が周辺領
域よりも薄い半導体ウエハを製造することであ
る。 Ｅ 問題点を解決するための手段 この発明では以上の目的を達成するために両面
同時研摩を行うまえの半導体ウエハ中間体の径方
向に沿う断面の形状を「犬用の骨」の形となるよ
うにしている。 Ｆ 実施例 改良されたウエハの形状を第１図に示す。これ
は一般にデイスク形の半導体ウエハの直径断面で
あり、基準マークを横切らない直径に沿つて切断
してある。 図面からすぐにわかるように、ウエハ１０は一
般的に「犬用の骨」の形であり、中心領域１２の
方が周辺領域１４よりも薄くなつている。ウエハ
の各コーナーは非直線形で半径ｒである。 厚さの差およびコーナーの半径は、ウエハ全体
の寸法に比べて非常に小さい。この図面は原寸に
比例していないことに留意されたい。厚さの差お
よび半径の大きさを評価するため、次表に様々な
サイズのウエハの良好な実施例の値を示す。 Ｄ Ｔ ΔT ｒ １ 82.5mm 445μm 5μm 0.05mm ２ 100mm 665μm 5μm 0.05mm ３ 125mm 665μm 5μm 0.05mm ４ 200mm 800μm 5μm 0.05mm 前表の値は、研摩後により優れたウエハをもた
らす寸法の範囲内の好ましい寸法である。研摩作
業によつて得られる表面の平坦と仕上げ状態につ
いて次に説明する。 第１図に誇張して図示し、前表に典型的な寸法
を示した形状は、化学的薄化操作に固有の結果で
ある。すなわち、エツチヤント溶液がウエハに対
して動的に流動すること、エツチヤントの濃度と
温度、および化学的薄化操作の継続時間のため
に、ウエハ中心の最小厚さからウエハ端部の最大
厚さまでなめらかに移行する曲線が自動的に得ら
れる。重要なパラメータは、中心厚さと周辺厚さ
の差である。 最大値と最小値の差（ΔT）が次式で表現でき
ることが、実験によつて決定された。 ΔT＝aD ただし ΔT＝厚さの差 Ｄ＝ウエハの外径 ａ＝無次元の比 半径Ｄをmm単位で表し、ΔTを同じ単位で表す
場合、“ａ”は５×10-6〜１×10-4の範囲から選
択すべきである。“ａ”の値が上記の範囲よりも
小さいと、満足できる平坦さのウエハが得られ
ず、また“ａ”が上記の範囲の上限よりも大きい
と、同じ表面平坦さを得るため研摩時間が長くな
る。 いくつかのウエハ・サイズについての、好まし
い“ａ”の値は次の通りである。 ウエハＤ（単位mm） 好ましい“ａ” 82.5 6.1×10-5 100 ５×10-5 125 ４×10-5 200 2.5×10-5 ウエハの四角いかどは望ましくないことが、先
行技術で繰り返し証明され典拠を記載されてい
る。四角い角は割れやすく、割目は装置製造用領
域を侵食することがある。したがつて、機械的方
法または選択的化学的エツチングによつてわざと
角を丸めていた。ここに記載する化学薄化操作の
派生的利点は、かどを丸めることであるが、ウエ
ハを研磨した後、この丸められたかどは装置製造
用領域に残つてはならない。 次に第２図を参照すると、化学薄化装置が概略
的に図示してある。ウエハ１０は端部サポートに
よつて取付具２０中に収容される。取付具２０は
選択可能な精度で軸Ａ−Ａの回りを回転する。取
付具２０にウエハを取り付けて、封入されたトラ
フ（図示せず）に入れたエツチヤント溶液に完全
に浸す。ウエハ・プロフアイルは、選択された半
導体材料のエツチ速度、ウエハ表面でのエツチヤ
ント溶液の動的流れ、およびウエハがエツチヤン
トにさらされる時間の関数なので、一定のウエハ
材料とサイズについて変数を標準化して、高い精
度でプロセスを再現できるようにすることが望ま
しい。 エツチ速度は、エツチしようとする材料、エツ
チヤントの組成および温度の関数である。したが
つて、この変数を定義する最も簡単な方法は、ウ
エハのネストを選択した速度および時間で溶液中
で回転させるとき、「犬用の骨」の形を生成する
エツチ速度の範囲を定義することである。これか
ら次にエツチヤントと温度の選択を行う。 停滞したエツチヤント浴にサンプルを浸して測
定したとき、0.10〜0.53ミクロン／秒のエツチ速
度が好ましい範囲であることがわかつた。したが
つて、所与のエツチヤントの温度を変化させてエ
ツチ速度を増加させ、または温度を一定に保ちエ
ツチヤントの組成を変えて、上期の範囲内の所期
のエツチ速度を得ることができる。 また、薄化装置中でエツチヤントを絶えず補給
し、その温度を狭い範囲内に保つのが望ましいこ
とがわかつた。 半導体製造に適するドープト・シリコン・ウエ
ハでは、好ましいエツチ速度は温度55℃の浴で
0.34ミクロン／秒である。使用して好結果の得ら
れたエツチヤントは次の通りであり、処方１がよ
り好ましい。 硝 酸 酢 酸 フツ化 HNO3 CH3COOH 水素酸HF １３：２：１ ２８：３：１ 前述のように、得られるウエハの形状は、ウエ
ハ表面でのエツチヤントの動的流れの関数でもあ
る。ウエハ表面に対するエツチヤントの流動は、
恐らく流体力学の原理を適用して分析できる水力
学的現象であることが直観的に認められる。しか
し、この複雑な分析を試みて解を求めるよりも、
二三の基方原理を認識して、実験によつて所期の
結果を与えるプロセス・パラメータの範囲を展開
し、後続の各ウエハ・バツチでこれらのパラメー
タを再現する方が好ましい。 考慮すべき第１のパラメータは、隣接するウエ
ハ間の間隔である。間隔がゼロという極端な場
合、エツチヤントはウエハの中心領域に浸透する
ことを妨げられる。ウエハの中心領域を周辺領域
よりも多く化学薄化しようとする場合、これは明
らかに無効な選択である。ウエハの間隔が「無限
大」というもう一方の極端では、バツチ加工でき
るウエハの数が限られるため、やはり実用的でな
い。したがつて、最大の生産効率を得るには、ウ
エハ間隔を必要とする「犬用の骨」の形状を与え
る限りでできるだけ小さく選択することが望まし
い。 やはり実験によつて、好ましいウエハ間隔は、
次式で定義される値の範囲内にあることがわかつ
た。 Ｓ＝bD ただしＳ＝隣接するウエハの向き合つた 表面の間隔 Ｄ＝ウエハ外径 ｂ＝0.05〜0.20の範囲の定数 “Ｓ”は隣接する表面の間隔であり、中心間距
離ではないので、ウエハの厚さは上記の関係式に
は出てこないことが指摘される。エツチヤントの
摂動は、主として表面の間隔の影響を受け、少な
くとも半導体装置の製造に有用な半導体ウエハの
範囲では、ウエハの厚さの影響を受けることは殆
んどない。 最後の変数は、閉じ込められたウエハ・スタツ
クの回転速度である。この回転速度は、ウエハ直
径、ウエハの間隔、エツチ速度およびエツチ時間
の関数としては表現できない。しかし、実験によ
つて、速度の範囲と最適温度が次の通りであるこ
とがわかつた。ウエハ直径 R.P.M.の範囲 最適R.P.M 82.5mm 65−100 90 100mm 60−90 80 125mm 50−80 68 やはり実験によつて、各種のウエハ・サイズに
ついての最適プロセス・パラメータは次の通りで
あることが立証された。
【表】
上記ウエハを米国特許明細書第3691694号に記
載されているような機械で両面同時研摩した後の
仕上げ寸法は次の通りである。（第１図参照） ウエハ Ｄ Ｔ ΔT １ 82.5mm 380μm ０ ２ 100mm 380μm ０ ３ 100mm 610μm ０ ４ 125mm 610μm ０ この方法を使つて平坦なウエハ製造に成功した
例として、次表に「犬用の骨」の形のウエハ・ブ
ランクから研摩したウエハの平坦度と表面仕上げ
の測定値を示す。 平坦度μm ウエハ Ｄ Ｔ （３mmの端部除外率） １ 82.5mm 380μm ≦3μm ２ 100mm 380μm ≦3μm ３ 100mm 610μm ≦3μm ４ 125mm 610μm ≦3μm スライシングから最終仕上げまでの典型的なウ
エハ処理の例として、80mm（公称３インチ）と
125mm（公称５インチ）という２種の広く使用さ
れているウエハ厚さの場合に典型的なウエハの寸
法は次の通りである。 厚 さ 厚 さ スライス 0.0220 0.0315 559 800 ラツプ仕上げ 0.0192 0.0285 487 724 エツチ 0.0175 0.262 445 665 最終研摩 0.0160 0.0246 406 625 （寸法は工程段階の最終のときのもので、イン
チおよびマイクロメートル単位である。） Ｇ 発明の効果 以上説明したようにこの発明によれば半導体ウ
エハの中間体の径方向に沿う断面形状を「犬用の
骨」の形としている。そして後段の両面同時研摩
により平坦度および平行性に優れた半導体ウエハ
を製造できる。
載されているような機械で両面同時研摩した後の
仕上げ寸法は次の通りである。（第１図参照） ウエハ Ｄ Ｔ ΔT １ 82.5mm 380μm ０ ２ 100mm 380μm ０ ３ 100mm 610μm ０ ４ 125mm 610μm ０ この方法を使つて平坦なウエハ製造に成功した
例として、次表に「犬用の骨」の形のウエハ・ブ
ランクから研摩したウエハの平坦度と表面仕上げ
の測定値を示す。 平坦度μm ウエハ Ｄ Ｔ （３mmの端部除外率） １ 82.5mm 380μm ≦3μm ２ 100mm 380μm ≦3μm ３ 100mm 610μm ≦3μm ４ 125mm 610μm ≦3μm スライシングから最終仕上げまでの典型的なウ
エハ処理の例として、80mm（公称３インチ）と
125mm（公称５インチ）という２種の広く使用さ
れているウエハ厚さの場合に典型的なウエハの寸
法は次の通りである。 厚 さ 厚 さ スライス 0.0220 0.0315 559 800 ラツプ仕上げ 0.0192 0.0285 487 724 エツチ 0.0175 0.262 445 665 最終研摩 0.0160 0.0246 406 625 （寸法は工程段階の最終のときのもので、イン
チおよびマイクロメートル単位である。） Ｇ 発明の効果 以上説明したようにこの発明によれば半導体ウ
エハの中間体の径方向に沿う断面形状を「犬用の
骨」の形としている。そして後段の両面同時研摩
により平坦度および平行性に優れた半導体ウエハ
を製造できる。
第１図はこの発明の半導体ウエハ中間体の一実
施例を誇張して示す断面図、第２図は第１図のウ
エハ中間体を製造する化学薄化装置を示す断面図
である。
施例を誇張して示す断面図、第２図は第１図のウ
エハ中間体を製造する化学薄化装置を示す断面図
である。
Claims (1)
- 【特許請求の範囲】 １ 径方向に沿う断面の厚さが中央に近づくほど
小さくなり、かつ端部が丸められていることを特
徴とする半導体ウエハ中間体を用意し、前記半導
体ウエハ中間体を両面研磨して平行面を有する半
導体ウエハを製造する方法。 ２ 後で両面研磨工程を経て平行面を有する半導
体ウエハを製造するための半導体ウエハ中間体で
あつて、径方向に沿う断面の厚さが中央に近づく
ほど小さくなり、かつ端部が丸められていること
を特徴とする半導体ウエハ中間体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US689732 | 1985-01-08 | ||
| US06/689,732 US4579760A (en) | 1985-01-08 | 1985-01-08 | Wafer shape and method of making same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61163641A JPS61163641A (ja) | 1986-07-24 |
| JPH0519978B2 true JPH0519978B2 (ja) | 1993-03-18 |
Family
ID=24769703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60200732A Granted JPS61163641A (ja) | 1985-01-08 | 1985-09-12 | 半導体ウエハの製造方法及びその中間体 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4579760A (ja) |
| EP (1) | EP0187307B1 (ja) |
| JP (1) | JPS61163641A (ja) |
| CA (1) | CA1213076A (ja) |
| DE (1) | DE3574078D1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06295890A (ja) * | 1992-03-31 | 1994-10-21 | Kyushu Electron Metal Co Ltd | 半導体ウェーハの加工方法 |
| JP2637903B2 (ja) * | 1993-07-16 | 1997-08-06 | 新東洋ロ−ル株式会社 | ロ−ルの製造方法およびロ−ル |
| US5733175A (en) * | 1994-04-25 | 1998-03-31 | Leach; Michael A. | Polishing a workpiece using equal velocity at all points overlapping a polisher |
| US5607341A (en) * | 1994-08-08 | 1997-03-04 | Leach; Michael A. | Method and structure for polishing a wafer during manufacture of integrated circuits |
| US5968849A (en) * | 1995-06-26 | 1999-10-19 | Motorola, Inc. | Method for pre-shaping a semiconductor substrate for polishing and structure |
| US6100198A (en) * | 1998-02-27 | 2000-08-08 | Micron Technology, Inc. | Post-planarization, pre-oxide removal ozone treatment |
| DE19841473A1 (de) * | 1998-09-10 | 2000-03-23 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer hochebenen Halbleiterscheibe |
| DE19905737C2 (de) * | 1999-02-11 | 2000-12-14 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit |
| GB2359415A (en) * | 2000-02-21 | 2001-08-22 | Westcode Semiconductors Ltd | Profiling of semiconductor wafer to prevent edge breakdown |
| DE10143741A1 (de) * | 2001-09-06 | 2003-03-27 | Wacker Siltronic Halbleitermat | Beschichtete Siliciumscheibe und Verfahren zu ihrer Herstellung |
| US7374866B2 (en) * | 2004-10-08 | 2008-05-20 | Texas Instruments Incorporated | System and method for exposure of partial edge die |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS527B2 (ja) * | 1972-06-05 | 1977-01-05 | ||
| JPS51102550A (ja) * | 1975-03-07 | 1976-09-10 | Hitachi Ltd | Handotaiueeha |
| US4256535A (en) * | 1979-12-05 | 1981-03-17 | Western Electric Company, Inc. | Method of polishing a semiconductor wafer |
| JPH0624199B2 (ja) * | 1982-07-30 | 1994-03-30 | 株式会社日立製作所 | ウエハの加工方法 |
-
1985
- 1985-01-08 US US06/689,732 patent/US4579760A/en not_active Expired - Lifetime
- 1985-06-14 CA CA000484098A patent/CA1213076A/en not_active Expired
- 1985-09-12 JP JP60200732A patent/JPS61163641A/ja active Granted
- 1985-12-13 EP EP85115906A patent/EP0187307B1/en not_active Expired
- 1985-12-13 DE DE8585115906T patent/DE3574078D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| CA1213076A (en) | 1986-10-21 |
| EP0187307B1 (en) | 1989-11-02 |
| EP0187307A1 (en) | 1986-07-16 |
| US4579760A (en) | 1986-04-01 |
| DE3574078D1 (en) | 1989-12-07 |
| JPS61163641A (ja) | 1986-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3400765B2 (ja) | 半導体ウェハの製造方法および該製造方法の使用 | |
| US8454852B2 (en) | Chamfering apparatus for silicon wafer, method for producing silicon wafer, and etched silicon wafer | |
| JP4974904B2 (ja) | ウェーハの枚葉式エッチング方法 | |
| JP4835069B2 (ja) | シリコンウェーハの製造方法 | |
| US4756796A (en) | Method of producing wafer | |
| JP2006222453A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ | |
| JPH0519978B2 (ja) | ||
| US20100006081A1 (en) | Method for manufacturing silicon matter for plasma processing apparatus | |
| JP6493253B2 (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JPH10180624A (ja) | ラッピング装置及び方法 | |
| CN101626876A (zh) | 用于制造用于等离子体处理设备的硅物质的方法 | |
| KR101485830B1 (ko) | 내구성이 향상된 플라즈마 처리 장비용 단결정 실리콘 부품 및 이의 제조 방법 | |
| US5968849A (en) | Method for pre-shaping a semiconductor substrate for polishing and structure | |
| JP7804529B2 (ja) | 基板処理方法及び基板処理システム | |
| JP4224871B2 (ja) | 半導体基板の製造方法 | |
| KR102454449B1 (ko) | 웨이퍼의 제조방법 | |
| JPH07232319A (ja) | インゴットのスライス方法 | |
| JP2003163335A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2005205543A (ja) | ウエーハの研削方法及びウエーハ | |
| KR20030085536A (ko) | 막두께 측정용 모니터 웨이퍼 | |
| US20010023082A1 (en) | Grind and single wafer etch process to remove metallic contamination in silicon wafers | |
| JP2003203890A (ja) | シリコンウェーハの製造方法 | |
| JP2009298680A (ja) | 半導体ウェーハ | |
| JP3329593B2 (ja) | サファイヤ製ダミーウエハの製造方法 | |
| KR100827574B1 (ko) | 실리콘 웨이퍼의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |