JPH0520086A - 数値演算処理装置 - Google Patents

Abstract

(57)【要約】 【構成】第１のプログラムメモリ１０は圧縮されたプロ
グラム片１２〜１４を格納し、第２のプログラムメモリ
４０は伸張されたプログラム片４１〜４３を格納する。
連想メモリ３０は、アドレスデータ３１，バリッドビッ
ト３２，タグビット３３を有し、プログラムカウンタ２
０の一部を入力する。マルチプレクサ５０は連想メモリ
３０の中のタグビット値に従って第２のプログラムメモ
リ４０の中の複数ブロックからの出力値中の１つを選択
し、命令デコーダ６０はマルチプレクサ５０の出力値を
デコードする。連想メモリ３０中のアドレスデータ中に
プトグラムカウンタ２０と一致する値が存在しない場合
に例外を発生し、第２のプログラムメモリ４０中の伸張
プログラムが第１のプログラムメモリ１０の中に圧縮さ
れて格納されているプログラムを伸張して第２のプログ
ラムメモリ４０に格納する。 【効果】ＲＯＭ容量を増加させなくてもプログラム容量
を増大させることができ、例えば、３２ＫのＲＯＭ容量
に対して、３２Ｋ〜６４Ｋのプログラムサイズを得るこ
とが出来る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、組込用途の数値演算処
理装置に関し、特に命令メモリが読出し専用メモリに格
納されたマイクロプロセッサやマイクロコントローラを
含む装置に関する。

【０００２】

【従来の技術】ＬＳＩの高集積化は年々進歩し、近年に
おいては、１００万トランジスタレベルの集積度を持つ
ＬＳＩも製品化されている。このＬＳＩ上に集積化され
る回路には、レジスタ、整数ＡＬＵ、整数乗算器、整数
除算器、キャッシュメモリ、仮想記憶管理機構、浮動小
数点ＡＬＵ、浮動小数点乗算器、豊富なメモリアドレッ
シングモードなど、数年前には複数のＬＳＩで実現して
いた機能がすべて集積されている。

【０００３】従来、これらの各回路は、目的に応じて選
択的にＬＳＩ上に集積化されていた。例えば、レジス
タ、浮動小数点ＡＬＵ、高速不同小数点乗算器を選択し
て集積化したものがＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎ
ａｌ Ｐｒｏｃｅｓｓｏｒ）である。これに対してＭＰ
Ｕ（マイクロプロセッサ）は、高速浮動小数点乗算器の
代りに仮想記憶管理機構や豊富なメモリアドレッシング
モードを選択したり（この場合、各種の超越関数などを
実行する浮動小数点演算器を別のＬＳＩに搭載する）、
あるいは仮想記憶管理機構の代りに高速ではないが各種
の超越関数なども実行可能な浮動小数点演算器を選択す
る（この場合、仮想記憶管理機構などは別のＬＳＩに搭
載する）などしている。

【０００４】また、高速浮動小数点乗算器や仮想記憶管
理機構ではなくＬＳＩ中に搭載するメモリ容量を増加さ
せる選択もあり、この増大したメモリ容量はプログラム
容量を増加させるとか、あるいはプログラムの信頼性を
上げるために使用されている。

【０００５】後者の代表例は、自動車内部に搭載される
マイクロコントローラである。車載用マイクロコントロ
ーラのメモリは、激しい温度変化や振動に勘えなければ
ならないため、メモリに冗長度を設けて誤り検出ができ
るようにし始めている。また、激しい温度変化や振動な
どがない環境で使用されている場合では、限られたメモ
リ容量中をすべてプログラム領域として割当てることが
できるため、今までは付加できなかった機能もプログラ
ムできるようになった。

【０００６】図５は従来例の数値演算処理装置のブロッ
ク図である。この装置は、プログラムカウンタ２０によ
り、プログラムメモリ１０ｂが駆動され、このプログラ
ムメモリ１０ｂの出力が命令デコーダ６０によりデコー
ドされて、処理が行われる。

【０００７】

【発明が解決しようとする課題】上述した従来の数値演
算処理装置は、演算処理が多くなり、そのメモリ容量を
越えてしまった場合、ある機能を削減したり、計算精度
を落としたりしなけれなならなかった。他の方法とし
て、同じ様な処理部分をサブルーティン化することでプ
ログラムサイズを削減する方法もある。しかし、もとも
とサブルーティン化することを意識して作られていない
処理部分をサブルーティン化する場合、バグが入り込む
場合が多いためよほどの事がなければ利用されない。

【０００８】従来の構成では、メモリ容量を増加させる
ことによってしか、プログラム容量を増加させる事が出
来ないという問題点があった。

【０００９】本発明の目的は、このような問題を解決
し、圧縮してプログラムメモリに格納されたプログラム
を、部分的に伸張しながら実行するための回路を付加す
ることにより、メモリを増加させなくとも、プログラム
容量を増大できる数値演算処理装置を提供することにあ
る。

【００１０】

【課題を解決するための手段】本発明の数値演算処理装
置の構成は、圧縮されたプログラムを格納する第１のプ
ログラムメモリと、プログラムカウンタと、伸張プログ
ラムが格納された複数ブロックから構成されかつ前記プ
ログラムカウンタ値の一部を入力とする第２のプログラ
ムメモリと、前記プログラムカウンタの一部と比較する
アドレスデータとこのアドレスデータが有効かどうかを
示すビッドビットと前記第２のプログラムメモリのどの
ブロックを選択するかを示すタグビットとを持ち前記プ
ログラムカウンタ値の一部を入力とする連想メモリと、
この連想メモリ中の前記タグビット値に従って前記第２
のプログラムメモリ中の複数ブロックからの出力値中の
１つを選択するマルチプレクサと、このマルチプレクサ
の出力値を入力とする命令デコーダと、前記第１および
第２のプログラムメモリの両方と接続されるバスとを備
え全ての命令が１語長である数値演算処理装置におい
て、前記連想メモリ中の前記アドレスデータ中に前記プ
ログラムカウンタと一致する値が存在しない場合に例外
を発生し、前記第２のプログラム中の前記伸張プログラ
ムが前記第１のプログラムメモリ中に圧縮されて格納さ
れているプログラムを伸張して前記第２のプログラムメ
モリに格納することを特徴とする。

【００１１】

【実施例】図１は本発明の一実施例のマイクロコントロ
ーラを含むブロック図、図２は図１のマイクロコントロ
ーラのメモリ空間図である。この場合、プログラムとデ
ータをそれぞれ独立の空間にマッピングするハーバード
アーキテクチャを持つマイクロコントローラを示す。本
実施例では、第１のプログラムメモリと第２のプログラ
ムメモリ、データメモリの別のメモリ空間にマッピング
されているとする。

【００１２】図において、圧縮されたプログラム片を格
納する第１のプログラムメモリ１０は、圧縮前のプログ
ラムアドレスの上位７ビットから、圧縮後のプログラム
アドレスを得るための変換テーブル１１と、圧縮された
プログラム片１２〜１４とから構成される。この第１の
プログラムメモリ１０はアドレスポインタ１６により指
定される。連想メモリ３０は、１６ビットのプログラム
カウンタ２０の上位７ビットと比較するための７ビット
のアドレスデータ３１，３１ａ〜３１ｃと、アドレスデ
ータ３１が有効の時１、無効の時０を保持する１ビット
のバリッドビット３２，３２ａ〜３２ｃと、対応するア
ドレスデータ３１がプログラムカウンタ２０の上位７ビ
ットと一致した時マルチプレクサ５０の入力値となる２
ビットのタグビット３３，３３ａ〜３３ｃから構成され
る。

【００１３】伸張されたプログラム片を格納する第２の
プログラムメモリ４０は、伸張されたプログラム片が格
納されたブロック４１〜４３と、圧縮されたプログラム
片を伸張するためのプログラム（常駐）でアドレスＦＥ
００ｈにマッピングされているブロック４４から構成さ
れ、第２のプログラムメモリ４０はアドレスポインタ４
５で指定される。マルチプレクサ５０は、タグビット３
３の値に従ってブロック４１〜４４の内から１つを選択
して命令デコーダ６０に出力する。また、スタックが形
成された読書き可能なデータメモリ８０は、バス７０に
接続され、スタックポインタ８１により指定される。

【００１４】図２のハーバードアーキテクチャを採用し
ているマイクロコントローラのメモリマップにおいて、
各メモリは、独立にマッピングされている。第１のプロ
グラムメモリ１０は、圧縮されたプログラムが格納され
ている。圧縮されたプログラムのプログラム片が伸張さ
れて、第２のプログラムメモリ４０に格納されている。

【００１５】図１のプログラムカウンタ２０の値を１０
００Ｈ（Ｈは１６進数、Ｂは２進数を表す）とし、連想
メモリ３０において、アドレスデータ３１の値は０００
１０００Ｂ，バリッドビット３２は１，タグビット３３
は００Ｂ、アドレスデータ３１ａ，３１ｂの値は不定、
バリッドビット３２ａ，３２ｂは０，タグビット３３ａ
は０１Ｂ、タグビット３３ｂは１０Ｂ、アドレスデータ
３１ｃの値は１１１１１１１Ｂ，バリッドビット３２ｃ
は１，タグビット３３ｃは１１Ｂとする。

【００１６】まず、実行すべき命令が第２のプログラメ
モリ４０に格納されている時、つまりヒットする時の動
作について説明を行なう。連想メモリ３０が上述の値を
持つ時、プログラムカウンタ２０がヒットする範囲は１
０００Ｈ〜１１ＦＦＨである。このプログラムカウンタ
２０の上位７ビットが連想メモリ３０に入力される。そ
の後、アドレスデータ３１，３１ａ〜３１ｃと比較さ
れ、対応するバリッドビットが１に等しいアドレスデー
タがプログラムカウンタ２０と一致した時、対応するタ
グビットの値がマルチプレクサ５０に出力される。

【００１７】本実施例においては、プログラムカウンタ
２０の値が１０００Ｈであるから上位７ビットとアドレ
スデータ３１の内容０００１０００Ｂと一致し、かつバ
リッドビット３２が１であるから、タグビット３３の値
００Ｂがマルチプレクサ５０に入力される。一方、プロ
グラムカウンタ２０の下位９ビットは、第２のプログラ
ムメモリ４０の中のそれぞれのブロックに入力され、各
ブロック４１〜４４での該当アドレスの内容をマルチプ
レクサ５０に出力する。マルチプレクサ５０では、タグ
ビット３３の値００Ｂに従ってブロック４１からの出力
値を命令デコーダ６０に出力する。

【００１８】次に、実行すべき命令が第２のプログラム
メモリ４００に格納されていない時、つまりミスヒット
時の説明を行なう。分岐命令の実行などでプログラムカ
ウンタ２０が１８００Ｈになった時、連想メモリ３０に
おいて、値として１を持つバリッドビットに対応するア
ドレスデータはどれもプログラムカウンタ２０の上位７
ビットと一致しない。この時、マイクロコントローラは
例外を発生する。

【００１９】例外が発生すると、例外を発生させたプロ
グラムカウンタ値をスタックポインタ８１の保持するア
ドレス値に従ってデータメモリ８０上に設けてあるスタ
ックに積み、割込みアドレスとしてＦＥ００Ｈをプログ
ラムカウンタ２０にセットする。プログラムカウンタ２
０がＦＥ００Ｈとなるとき、連想メモリ３０のアドレス
データ３１ｃに格納された１１１１１１１Ｂと一致し、
バリッドビット３２ｃが１であるため、マルチプレクサ
５０にはタグビット３３ｃの値１１Ｂが入力される。ブ
ロック４４には伸張用プログラムが常駐しているため、
伸張用プログラムの実行が始る。

【００２０】伸張プログラムはデータメモリ８０上に設
けられたスタックから、例外発生原因となったプログラ
ムカウンタ値をバス７０経由で取り出す。取り出したプ
ログラムカウンタ値の上位７ビットを１ビット左シフト
して変換テーブル１１を引き、第１のプログラムメモリ
１０に圧縮されて格納されたプログラム片１２のスター
トアドレスを得る。こうして得られた、第１のプログラ
ムメモリ中のスタートアドレスから、圧縮されて格納さ
れているプログラム片１２を伸張し、バス７０を経由し
て第２のプログラムメモリ４０のブロック４３に格納す
る。格納後の連想メモリ３０の内容は、アドレスデータ
３１の値は０００１０００Ｂ，バリッドビット３２は
１，タグビット３３は００Ｂ、３１ａの値は不定、３２
ａは０，３３ａは０１Ｂ、３１ｂの値は０００１１００
Ｂ，３２ｂは１，３３ｂは１０Ｂ、３１ｃの値は１１１
１１１１Ｂ，３２ｃは１，３３ｃは１１Ｂとなる。

【００２１】この時、どのブロックを選択するかについ
てはＬＲＵ（Ｌａｓｔ Ｒｅｃｅｎｔｌｙ Ｕｓｅ
ｄ），ＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕ
ｔ），Ｒａｎｄｏｍなどのアルゴリズムがあるが、本実
施例ではＲａｎｄｏｍアルゴリズムを用いている。格納
終了後、例外発生原因となったプログラムアドレスから
プログラムを再実行する。

【００２２】図３，図４は本発明の第２の実施例のブロ
ック図およびそのメモリ空間の配置図である。本実施例
はハーバードアーキテクチャを採用していない、単一メ
モリ空間を持つマイクロプロセッサに適用した例であ
る。図１との相違点は、第１のプログラムメモリ１０の
アドレスポインタ１６と、第２のプログラムメモリ４０
のアドレスポインタ４５と、データメモリのアドレスポ
インタ８１との代りに、第１と第２のプログラムメモリ
１０，４０およびデータメモリ９０を兼用するアドレス
ポインタ１６ａとゲート１７，４６を追加した点にあ
る。ゲート１７は、バス７０と第１のプログラムメモリ
１０との間に接続され、ゲート４６は、バス７０と第２
のプログラムメモリ４０との間に接続されている。

【００２３】図４において、単一のメモリ空間を持つマ
イクロプロセッサのメモリマップである。それぞれのメ
モリは、単一空間のそれぞれ異なるアドレスにマッピン
グされている。図４において、第１のプログラムメモリ
１０が配置されたアドレスには圧縮されたプログラムが
格納されている。圧縮されたプログラムのプログラム片
が伸張されて、第２のプログラムメモリ４０が配置され
たアドレスに格納され、データメモリ８０が配置された
アドレスにはスタックが形成されている。

【００２４】本実施例の第１の実施例との違いは、複数
の独立した空間を持っていない点にある。本実施例の場
合、プログラム空間が単一であるために同空間をアクセ
スするためのポインタが１つである。そのため、アドレ
ス値の上位側をデコードしてプログラムメモリが第１の
プログラムメモリ１０をアクセスすべきか、第２のプロ
グラムメモリ４０をアクセスすべきか、データメモリ９
０をアクセスすべきかを判定するための回路が追加され
ている。

【００２５】第１の実施例と異なるのは例外が発生した
時点からである。例外を発生させたプログラムカウンタ
値をデータメモリ９０に退避するとき、このデータメモ
リ９０上に設けられたスタックのアドレスをアドレスポ
インタ１６ａにセットし、アクセスする。アドレスポイ
ンタ１６ａの上位２ビットをデコードした結果、ゲート
１７が開きプログラムカウンタ値がバス７０経由でデー
タメモリ９０上に設けられたスタックに積まれる。この
後、第１の実施例と同様にプログラムカウンタ２０の値
がＦＥ００Ｈとなり、プログラムメモリ４０をアクセス
し、伸張用プログラムの実行が始る。

【００２６】伸張用プログラムは、プログラムカウンタ
値がデータメモリ９０上のスタックに積まれた時と同様
の方法で、スタックから例外を起こしたプログラムカウ
ンタ値を取出し、取出したプログラムカウンタ値の上位
７ビットを１ビット左シフトして変換テーブル１１をア
クセスする。

【００２７】この変換テーブル１１をアクセスする時
も、アドレスポインタ１６ａの上位２ビットがデコード
され、ゲート１７が開かれ、第１のプログラムメモリ１
０中に圧縮されているプログラム片１３のスタートアド
レスを得る。この後、第１の実施例と同様に圧縮されて
格納されているプログラム片を伸張し、バス７０を経由
して第２のプログラムメモリ４０のブロック４３に格納
する。この時第１の実施例と異なるのは、第１のプログ
ラムメモリ１０をアクセスする時に、アドレスポインタ
１６ａの上位２ビットがデコードされ、ゲート１７が開
かれるのは勿論、第２のプログラムメモリ４０をアクセ
スする時にはアドレスポインタ１６ａの上位２ビットが
デコードされ、ゲート４７が開かれる点にある。

【００２８】

【発明の効果】以上説明した様に本発明は、単一メモリ
空間アーキテクチャを採用する数値演算処理装置であっ
ても、ハーバードアーキテクチャを採用する数値演算処
理装置であっても適用することができ、ＲＯＭ容量を増
加させなくてもプログラム容量を増大させることができ
るという効果を有する。例えば、３２ＫのＲＯＭ容量に
対して、３２Ｋ〜６４Ｋのプログラムサイズを得ること
が出来る（プログラムの圧縮率に依存して６４Ｋ以上に
も変化する）という効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図。

【図２】図１のマイクロプロセッサのメモリ空間を説明
するメモリ配置図。

【図３】本発明の第２の実施例のブロック図。

【図４】図３のマイクロプロセッサのメモリ空間を説明
するメモリ配置図。

【図５】従来例の数値演算処理装置のブロック図。

【符号の説明】

１０，１０ａ，４０ 第１，第２のプログラムメモリ １１ 変換テーブル １２〜１４，４１〜４４ プログラム片の格納された
ブロック １６，１６ａ，４５ アドレスポインタ １７，４６ ゲート ２０ プログラムカウンタ ３０ 連想メモリ ３１，３１ａ〜３１ｅ アドレスデータ ３２，３２ａ〜３２ｃ バリッドビット ３３，３３ａ〜３３ｃ タグビット ５０ マルチプレクサ ６０ 命令デコーダ ８０ スタック ８１ スタックポインタ ９０ データメモリ

Claims (1)

1. 【特許請求の範囲】 【請求項１】 圧縮されたプログラムを格納する第１の
   プログラムメモリと、プログラムカウンタと、伸張プロ
   グラムが格納された複数ブロックから構成されかつ前記
   プログラムカウンタ値の一部を入力とする第２のプログ
   ラムメモリと、前記プログラムカウンタの一部と比較す
   るアドレスデータとこのアドレスデータが有効かどうか
   を示すビッドビットと前記第２のプログラムメモリのど
   のブロックを選択するかを示すタグビットとを持ち前記
   プログラムカウンタ値の一部を入力とする連想メモリ
   と、この連想メモリ中の前記タグビット値に従って前記
   第２のプログラムメモリ中の複数ブロックからの出力値
   中の１つを選択するマルチプレクサと、このマルチプレ
   クサの出力値を入力とする命令デコーダと、前記第１お
   よび第２のプログラムメモリの両方と接続されるバスと
   を備え全ての命令が１語長である数値演算処理装置にお
   いて、前記連想メモリ中の前記アドレスデータ中に前記
   プログラムカウンタと一致する値が存在しない場合に例
   外を発生し、前記第２のプログラム中の前記伸張プログ
   ラムが前記第１のプログラムメモリ中に圧縮されて格納
   されているプログラムを伸張して前記第２のプログラム
   メモリに格納することを特徴とする数値演算処理装置。