JPH0520123A - アドレストラツプ装置 - Google Patents
アドレストラツプ装置Info
- Publication number
- JPH0520123A JPH0520123A JP3193599A JP19359991A JPH0520123A JP H0520123 A JPH0520123 A JP H0520123A JP 3193599 A JP3193599 A JP 3193599A JP 19359991 A JP19359991 A JP 19359991A JP H0520123 A JPH0520123 A JP H0520123A
- Authority
- JP
- Japan
- Prior art keywords
- address trap
- address
- trap
- function
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004913 activation Effects 0.000 claims abstract description 13
- 230000003213 activating effect Effects 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 24
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 アドレストラップ機能を具備したＣＰＵにお
いて、コンテキストに依存しないアドレストラップ機能
を実現する。 【構成】 ユーザがコンテキストに依存しないアドレス
トラップを活性化させたい場合には、要求変更手段１０
２より要求保持手段１０１で保持している要求情報をセ
ットする。活性化判別回路１０５によりアドレストラッ
プ回路１０８に通知される。デバッグシステム内にＣＰ
Ｕが割り当てられた時は、まずデバッグシステム用プロ
グラムの先頭でアドレストラップ一時無効命令１０３を
実行する。デバッグシステム内のプログラムの実行が完
了した場合には、アドレストラップ活性化命令１０４に
より割り込まれたプログラムへ復帰すると同時にアドレ
ストラップの活性化を行う。
いて、コンテキストに依存しないアドレストラップ機能
を実現する。 【構成】 ユーザがコンテキストに依存しないアドレス
トラップを活性化させたい場合には、要求変更手段１０
２より要求保持手段１０１で保持している要求情報をセ
ットする。活性化判別回路１０５によりアドレストラッ
プ回路１０８に通知される。デバッグシステム内にＣＰ
Ｕが割り当てられた時は、まずデバッグシステム用プロ
グラムの先頭でアドレストラップ一時無効命令１０３を
実行する。デバッグシステム内のプログラムの実行が完
了した場合には、アドレストラップ活性化命令１０４に
より割り込まれたプログラムへ復帰すると同時にアドレ
ストラップの活性化を行う。
Description
【０００１】
【産業上の利用分野】本発明は、プログラムのデバッグ
方式に関し、特にアドレストラップ機能に関する。
方式に関し、特にアドレストラップ機能に関する。
【０００２】
【従来の技術】従来、マイクロプロセッサ、ミニコンお
よびメインフレームにおけるシステムのデバッグ機能と
して１命令実行機能（シングルステップ実行機能）、ブ
レークポイント命令をプログラム中に埋め込み、その命
令が実行される際にトラップが発生するブレーク命令ト
ラップ機能、また、指定されたアドレスのメモリやＩ／
Ｏをアクセスした際にトラップを発生させるアドレスト
ラップ機能を装備している。システム内で実現するデバ
ッグシステムでは、ソフトウェアで作成される場合が多
く、そのデバッグシステムは上記デバッグ機能を利用し
て実現するのが一般的であった。
よびメインフレームにおけるシステムのデバッグ機能と
して１命令実行機能（シングルステップ実行機能）、ブ
レークポイント命令をプログラム中に埋め込み、その命
令が実行される際にトラップが発生するブレーク命令ト
ラップ機能、また、指定されたアドレスのメモリやＩ／
Ｏをアクセスした際にトラップを発生させるアドレスト
ラップ機能を装備している。システム内で実現するデバ
ッグシステムでは、ソフトウェアで作成される場合が多
く、そのデバッグシステムは上記デバッグ機能を利用し
て実現するのが一般的であった。
【０００３】
【発明が解決しようとする課題】上述の方式は、制御用
のプログラム等になるとプログラムをＲＯＭ（読みだし
専用メモリ）上に配置する場合があり、その場合には、
メモリ中にブレークポイント命令を埋め込み（書き込
み）ができないため上述のブレーク命令トラップは使用
できない。そこで、ブレーク命令トラップのかわりに、
アドレストラップ機能を使用してブレーク機能を実現す
る。このアドレストラップ機能を有効／無効にする制御
は、通常、プログラム単位にデバッグ機能が有効となる
ように考慮されており、プログラムのコンテキスト中の
アドレストラップ制御情報フィールドをセット／リセッ
トすることにより行っている。また、割り込みや例外が
起きた場合は、アドレストラップ制御情報は引き継が
ず、自動的にリセットされて、割り込みや例外処理が行
われる。
のプログラム等になるとプログラムをＲＯＭ（読みだし
専用メモリ）上に配置する場合があり、その場合には、
メモリ中にブレークポイント命令を埋め込み（書き込
み）ができないため上述のブレーク命令トラップは使用
できない。そこで、ブレーク命令トラップのかわりに、
アドレストラップ機能を使用してブレーク機能を実現す
る。このアドレストラップ機能を有効／無効にする制御
は、通常、プログラム単位にデバッグ機能が有効となる
ように考慮されており、プログラムのコンテキスト中の
アドレストラップ制御情報フィールドをセット／リセッ
トすることにより行っている。また、割り込みや例外が
起きた場合は、アドレストラップ制御情報は引き継が
ず、自動的にリセットされて、割り込みや例外処理が行
われる。
【０００４】しかし、プログラムが外部からの割り込み
信号やプログラムがオペレーティングシステム（ＯＳ）
等により、ＣＰＵの処理が割り込まれて起動される割り
込み用のプログラム中でアドレストラップを設定する場
合においては、割り込み用プログラムのコンテキストは
割り込まれる前の状態を継続しているわけではなく、割
り込まれた時点からプログラムが開始されるため、つま
り、コンテキストがこの時点で生成されるため、プログ
ラムが起動される前にそのコンテキストのアドレストラ
ップ制御情報を変更することはできない。また、ＯＳが
ＯＳ上で動作するプログラムのコンテキストを生成した
り管理する場合、通過するアドレスは分かっていても、
コンテキストが生成されていない場合においても、上記
同様の理由によりアドレストラップが設定できないとい
う欠点がある。
信号やプログラムがオペレーティングシステム（ＯＳ）
等により、ＣＰＵの処理が割り込まれて起動される割り
込み用のプログラム中でアドレストラップを設定する場
合においては、割り込み用プログラムのコンテキストは
割り込まれる前の状態を継続しているわけではなく、割
り込まれた時点からプログラムが開始されるため、つま
り、コンテキストがこの時点で生成されるため、プログ
ラムが起動される前にそのコンテキストのアドレストラ
ップ制御情報を変更することはできない。また、ＯＳが
ＯＳ上で動作するプログラムのコンテキストを生成した
り管理する場合、通過するアドレスは分かっていても、
コンテキストが生成されていない場合においても、上記
同様の理由によりアドレストラップが設定できないとい
う欠点がある。
【０００５】一方、割り込みや例外が発生してもアドレ
ストラップを無効にしないようにした場合、デバッグシ
ステム内でもアドレストラップ機能が有効となり、デバ
ッグシステム内が極めて複雑な処理となってしまうとい
った問題がある。
ストラップを無効にしないようにした場合、デバッグシ
ステム内でもアドレストラップ機能が有効となり、デバ
ッグシステム内が極めて複雑な処理となってしまうとい
った問題がある。
【０００６】本発明の目的は、上述の問題点を除去し、
プログラムのコンテキストに依存しないアドレストラッ
プ機能を提供することにある。
プログラムのコンテキストに依存しないアドレストラッ
プ機能を提供することにある。
【０００７】
【課題を解決するための手段】本発明のアドレストラッ
プ装置は、ユーザのアドレストラップ要求情報を保持す
るアドレストラップ要求保持手段と、該アドレストラッ
プ要求保持手段に対してアドレストラップ要求を有効に
するか無効にすることを指定するアドレストラップ要求
変更手段と、デバッグシステム内はアドレストラップ機
能を一時的に無効にするために、アドレストラップ機能
を一時的に無効にするＣＰＵ命令と、デバッグシステム
内の処理が終了し、非デバッグシステムプログラムに実
行制御を戻すと同時にアドレストラップ機能を活性化す
るＣＰＵ命令とを有する。
プ装置は、ユーザのアドレストラップ要求情報を保持す
るアドレストラップ要求保持手段と、該アドレストラッ
プ要求保持手段に対してアドレストラップ要求を有効に
するか無効にすることを指定するアドレストラップ要求
変更手段と、デバッグシステム内はアドレストラップ機
能を一時的に無効にするために、アドレストラップ機能
を一時的に無効にするＣＰＵ命令と、デバッグシステム
内の処理が終了し、非デバッグシステムプログラムに実
行制御を戻すと同時にアドレストラップ機能を活性化す
るＣＰＵ命令とを有する。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を説明するための図であ
る。図１において、１０１はユーザのアドレストラップ
要求情報を保持するアドレストラップ要求保持手段であ
り、１０２は該アドレストラップ要求保持手段に対して
アドレストラップ要求を有効にするか無効にすることを
指定するアドレストラップ要求変更手段、１０３はデバ
ッグシステム内はアドレストラップ機能を一時的に無効
にするために、アドレストラップ機能を一時的に無効に
するアドレストラップ一時無効命令、１０４はデバッグ
システム内の処理が終了し、非デバッグシステムプログ
ラムに実行制御を戻すと同時にアドレストラップ機能を
活性化するアドレストラップ活性化命令、１０５はアド
レストラップ一時無効命令１０３によりアドレストラッ
プ要求保持手段１０１に格納されているアドレストラッ
プ要求情報を無効にし、アドレストラップ活性化命令１
０４によりアドレストラップ要求情報を有効とするアド
レストラップ活性化判別回路、１０６は従来のアドレス
トラップ回路を活性化させるためのフラグ（アドレスト
ラップ制御フィールド）、１０７はアドレストラップ制
御フィールド１０６による従来のアドレストラップ要求
と、本発明であるコンテキストに依存しないアドレスト
ラップ要求の両要求を満たすための論理和回路である。
１０８はアドレストラップ要求１０７により制御される
アドレストラップ回路である。
る。図１は本発明の一実施例を説明するための図であ
る。図１において、１０１はユーザのアドレストラップ
要求情報を保持するアドレストラップ要求保持手段であ
り、１０２は該アドレストラップ要求保持手段に対して
アドレストラップ要求を有効にするか無効にすることを
指定するアドレストラップ要求変更手段、１０３はデバ
ッグシステム内はアドレストラップ機能を一時的に無効
にするために、アドレストラップ機能を一時的に無効に
するアドレストラップ一時無効命令、１０４はデバッグ
システム内の処理が終了し、非デバッグシステムプログ
ラムに実行制御を戻すと同時にアドレストラップ機能を
活性化するアドレストラップ活性化命令、１０５はアド
レストラップ一時無効命令１０３によりアドレストラッ
プ要求保持手段１０１に格納されているアドレストラッ
プ要求情報を無効にし、アドレストラップ活性化命令１
０４によりアドレストラップ要求情報を有効とするアド
レストラップ活性化判別回路、１０６は従来のアドレス
トラップ回路を活性化させるためのフラグ（アドレスト
ラップ制御フィールド）、１０７はアドレストラップ制
御フィールド１０６による従来のアドレストラップ要求
と、本発明であるコンテキストに依存しないアドレスト
ラップ要求の両要求を満たすための論理和回路である。
１０８はアドレストラップ要求１０７により制御される
アドレストラップ回路である。
【０００９】以下に図１をもとに本発明の動作を詳細に
説明する。
説明する。
【００１０】本実施例においては、通常時には、アドレ
ストラップ活性化判別回路１０５の出力は、アドレスト
ラップ要求保持手段１０１に格納されているアドレスト
ラップ要求情報と同値となっているものとする。即ち、
アドレストラップ要求保持手段１０１に格納されている
アドレストラップ要求情報がアドレストラップを活性化
することを示しているならば、アドレストラップ活性化
判別回路１０５も、アドレストラップを活性化する要求
を出力し、アドレストラップ要求情報がアドレストラッ
プを活性化することを示していなければ、アドレストラ
ップ活性化判別回路１０５も、アドレストラップ活性化
する要求を出力しない。
ストラップ活性化判別回路１０５の出力は、アドレスト
ラップ要求保持手段１０１に格納されているアドレスト
ラップ要求情報と同値となっているものとする。即ち、
アドレストラップ要求保持手段１０１に格納されている
アドレストラップ要求情報がアドレストラップを活性化
することを示しているならば、アドレストラップ活性化
判別回路１０５も、アドレストラップを活性化する要求
を出力し、アドレストラップ要求情報がアドレストラッ
プを活性化することを示していなければ、アドレストラ
ップ活性化判別回路１０５も、アドレストラップ活性化
する要求を出力しない。
【００１１】まず、ユーザが本発明のコンテキストに依
存しないアドレストラップを活性化させたい場合には、
アドレストラップ要求変更手段１０２よりアドレストラ
ップ要求保持手段１０１で保持しているアドレストラッ
プ要求情報をアドレストラップを活性化することを示す
情報に変更する。アドレストラップ活性化判別回路１０
５によりアドレストラップ回路１０８に通知され、コン
テキストに依存しないアドレストラップが活性化され
る。
存しないアドレストラップを活性化させたい場合には、
アドレストラップ要求変更手段１０２よりアドレストラ
ップ要求保持手段１０１で保持しているアドレストラッ
プ要求情報をアドレストラップを活性化することを示す
情報に変更する。アドレストラップ活性化判別回路１０
５によりアドレストラップ回路１０８に通知され、コン
テキストに依存しないアドレストラップが活性化され
る。
【００１２】ここで、上記により活性化されたアドレス
トラップ回路でアドレストラップが発生し、もしくは、
シングルステップやブレークポイント機能によりデバッ
グシステム内に、ＣＰＵが割り当てられた時は、まずデ
バッグシステム用プログラムの先頭でアドレストラップ
一時無効命令１０３を実行する。アドレストラップ一時
無効命令１０３の実行直後より、以降のプログラムを実
行する際にアドレストラップを無効とし、デバッグシス
テム内のプログラムを実行する。デバッグシステム内の
プログラムの実行が完了した場合には、アドレストラッ
プ活性化命令１０４により割り込まれたプログラムへ復
帰すると同時にアドレストラップの活性化を行う。
トラップ回路でアドレストラップが発生し、もしくは、
シングルステップやブレークポイント機能によりデバッ
グシステム内に、ＣＰＵが割り当てられた時は、まずデ
バッグシステム用プログラムの先頭でアドレストラップ
一時無効命令１０３を実行する。アドレストラップ一時
無効命令１０３の実行直後より、以降のプログラムを実
行する際にアドレストラップを無効とし、デバッグシス
テム内のプログラムを実行する。デバッグシステム内の
プログラムの実行が完了した場合には、アドレストラッ
プ活性化命令１０４により割り込まれたプログラムへ復
帰すると同時にアドレストラップの活性化を行う。
【００１３】また、従来のコンテキストに依存するアド
レストラップ機能を使用したい場合にも、論理和１０７
により従来の方法、つまり、アドレストラップ制御フィ
ールド１０６によりアドレストラップ回路１０８を制御
する方法と同一の方法で可能となる。
レストラップ機能を使用したい場合にも、論理和１０７
により従来の方法、つまり、アドレストラップ制御フィ
ールド１０６によりアドレストラップ回路１０８を制御
する方法と同一の方法で可能となる。
【００１４】以上の構成と動作により、従来のアドレス
トラップ機能を削除することなく、コンテキストに依存
しないアドレストラップ機能を実現することが可能とな
る。
トラップ機能を削除することなく、コンテキストに依存
しないアドレストラップ機能を実現することが可能とな
る。
【００１５】
【発明の効果】以上説明したように本発明は、比較的簡
単な回路により、ＯＳ上のプログラムだけではなく、Ｏ
Ｓ内部、割り込み処理や例外処理のプログラムの実行中
においてもアドレストラップ機能を提供でき、システム
全体のデバッグ効率を高めることができる。
単な回路により、ＯＳ上のプログラムだけではなく、Ｏ
Ｓ内部、割り込み処理や例外処理のプログラムの実行中
においてもアドレストラップ機能を提供でき、システム
全体のデバッグ効率を高めることができる。
【００１６】尚、本発明は、シングルステップ実行制御
にも同様に適用できる。
にも同様に適用できる。
【図１】本発明の一実施例を示すブロック図である。
１０１ アドレストラップ要求保持手段 １０２ アドレストラップ要求変更手段 １０３ アドレストラップ一時無効命令 １０４ アドレストラップ活性化命令 １０５ アドレストラップ活性化判別回路 １０６ アドレストラップ制御フィールド １０７ 論理和回路 １０８ アドレストラップ回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 デバッグ機能として指定したアドレスに
対して読み出し、書き込みを実行した際にトラップする
アドレストラップ機能を具備した中央処理装置（ＣＰ
Ｕ）で構成されたシステム中のデバッグシステムにおい
て、 ユーザのアドレストラップ要求情報を保持するアドレス
トラップ要求保持手段と、該アドレストラップ要求保持
手段に対してアドレストラップ要求を有効にするか無効
にすることを指定するアドレストラップ要求変更手段
と、デバッグシステム内はアドレストラップ機能を一時
的に無効にするために、アドレストラップ機能を一時的
に無効にするＣＰＵ命令（以下、アドレストラップ一時
無効命令）と、デバッグシステム内の処理が終了し、非
デバッグシステムプログラムに実行制御を戻すと同時に
アドレストラップ機能を活性化するＣＰＵ命令（以下、
アドレストラップ活性化命令）を有することを特徴とす
るアドレストラップ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3193599A JPH0520123A (ja) | 1991-07-09 | 1991-07-09 | アドレストラツプ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3193599A JPH0520123A (ja) | 1991-07-09 | 1991-07-09 | アドレストラツプ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520123A true JPH0520123A (ja) | 1993-01-29 |
Family
ID=16310636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3193599A Pending JPH0520123A (ja) | 1991-07-09 | 1991-07-09 | アドレストラツプ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520123A (ja) |
-
1991
- 1991-07-09 JP JP3193599A patent/JPH0520123A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| JP2583525B2 (ja) | データ処理装置 | |
| JPH0520123A (ja) | アドレストラツプ装置 | |
| JPH08171504A (ja) | エミュレ−ション装置 | |
| JP2653412B2 (ja) | ブレークポイント設定方法 | |
| JPS6238738B2 (ja) | ||
| JP2504191B2 (ja) | マイクロプロセッサ | |
| JP2005018650A (ja) | 不揮発性半導体記憶装置およびデータ処理装置 | |
| JP2859048B2 (ja) | マイクロコンピュータ | |
| JP3130798B2 (ja) | バス転送装置 | |
| JPH0635747A (ja) | デバッグ支援装置 | |
| JP2870405B2 (ja) | 情報処理装置 | |
| JP3330767B2 (ja) | 情報処理装置および情報処理装置におけるトレース取得方法 | |
| JP2903601B2 (ja) | Ｒｏｍ内蔵マイクロコンピュータ | |
| JPH06202901A (ja) | Ｒｏｍエミュレート方式デバッガ及びｒｏｍエミュレート方法 | |
| JPS6259818B2 (ja) | ||
| JPS60112148A (ja) | メモリ装置 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH01240941A (ja) | 情報処理装置 | |
| JPH0250494B2 (ja) | ||
| JPS60258654A (ja) | 半導体記憶装置 | |
| JPH09319592A (ja) | マイクロコンピュータ | |
| JPS6273339A (ja) | マイクロプロセツサ開発支援装置 | |
| JPH05289900A (ja) | マイクロコンピュータ開発支援装置 | |
| JPH02242443A (ja) | 情報処理装置のデバッグ機構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20051128 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20080401 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080715 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20090323 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20090405 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20120424 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20140424 |