JPS6238738B2 - - Google Patents
Info
- Publication number
- JPS6238738B2 JPS6238738B2 JP55104820A JP10482080A JPS6238738B2 JP S6238738 B2 JPS6238738 B2 JP S6238738B2 JP 55104820 A JP55104820 A JP 55104820A JP 10482080 A JP10482080 A JP 10482080A JP S6238738 B2 JPS6238738 B2 JP S6238738B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- memory
- program
- stored
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
本発明はバンクスイツチング方式のメモリにお
いて、割込が発生したときの処理を円滑にする割
込制御方式に関する。
いて、割込が発生したときの処理を円滑にする割
込制御方式に関する。
メモリの構成としてバンクスイツチング方式は
容量を拡大することができるため第１図に示すよ
うに行なわれている。共通部メモリCMMとバン
クメモリBNKとを有し、バンク部については
BNK０，BNK１，……BNKnまでｎ個のバンクが
切替スイツチSWを介してプロセツサCPUと接続
されている。メモリのアドレスの例は16進法で示
すと共通部メモリが“0000”から“0FFF”まで
で、容量は4KB、バンク部メモリのアドレスはそ
れぞれ“1000”から“1FFF”までで、容易は
4KBとなつている。動作プログラムが或バンクに
格納されていて走行中に、入出力装置から割込が
発生した場合、その後の処理は共通部メモリ
CMMに割込制御用プログラムIRCPを格納してお
いて、共通部メモリCMMにジヤンプさせ所定の
制御を行なつていた。これはバンクBNKには割
込処理に関係のないデータが格納されているのみ
で、また処理中のバンクが共通部メモリCMMか
ら見て何番であるか不定であるため、バンク
BNKに割込制御用プログラムIRCPを格納してお
くことはできなかつた。そのため共通部メモリ
CMMのアドレスを入出力装置が多量に使うと
か、割込のときは必ず共通部メモリにジヤンプさ
せ処理を終らせることを要し、メモリ容量が不足
したり、プログラム作成者にとつて不自由さがあ
つた。
容量を拡大することができるため第１図に示すよ
うに行なわれている。共通部メモリCMMとバン
クメモリBNKとを有し、バンク部については
BNK０，BNK１，……BNKnまでｎ個のバンクが
切替スイツチSWを介してプロセツサCPUと接続
されている。メモリのアドレスの例は16進法で示
すと共通部メモリが“0000”から“0FFF”まで
で、容量は4KB、バンク部メモリのアドレスはそ
れぞれ“1000”から“1FFF”までで、容易は
4KBとなつている。動作プログラムが或バンクに
格納されていて走行中に、入出力装置から割込が
発生した場合、その後の処理は共通部メモリ
CMMに割込制御用プログラムIRCPを格納してお
いて、共通部メモリCMMにジヤンプさせ所定の
制御を行なつていた。これはバンクBNKには割
込処理に関係のないデータが格納されているのみ
で、また処理中のバンクが共通部メモリCMMか
ら見て何番であるか不定であるため、バンク
BNKに割込制御用プログラムIRCPを格納してお
くことはできなかつた。そのため共通部メモリ
CMMのアドレスを入出力装置が多量に使うと
か、割込のときは必ず共通部メモリにジヤンプさ
せ処理を終らせることを要し、メモリ容量が不足
したり、プログラム作成者にとつて不自由さがあ
つた。
本発明の目的は前述の欠点を改善し比較的簡易
な手段で割込まれたときの処理を円滑にし、プロ
グラム作成の自由度を大にできる割込制御方式を
提供することにある。
な手段で割込まれたときの処理を円滑にし、プロ
グラム作成の自由度を大にできる割込制御方式を
提供することにある。
以下図面に示す本発明の実施例について説明す
る。第２図はメモリに関連する本発明の実施例を
主として示す図である。今ｎ番目のバンクBNKn
に割込制御プログラムIRCPを格納しておく。第
０番目バンクBNK０においてプログラム走行中
（符号）星印の所で割込が発生すると、共通メ
モリCMMにジヤンプする（符号）。共通部メモ
リにある割込用バンク制御プログラムBCPにプロ
グラムカウンタPCが設定され、カウンタの制御
により割込制御プログラムIRCPの格納されてい
るバンクBNKnを選択する。選択結果によりバン
ク切替スイツチSWがｎの位置に切替えられ、バ
スBSの接続を行ない書込み制御プログラムIRCP
へジヤンプする（符号）。ここでバンクBNKn
における割込制御プログラムが終ると、共通部メ
モリCMMの割込用バンク制御プログラムBCPに
戻るようにジヤンプする（符号）。このプログ
ラムBCPの処理において切替スイツチSWを零と
してバンクBNK０と接続し、当初の割込発生点
（星印）へ戻して（符号）割込処理を完了し、
従前のプログラムを続行する。
る。第２図はメモリに関連する本発明の実施例を
主として示す図である。今ｎ番目のバンクBNKn
に割込制御プログラムIRCPを格納しておく。第
０番目バンクBNK０においてプログラム走行中
（符号）星印の所で割込が発生すると、共通メ
モリCMMにジヤンプする（符号）。共通部メモ
リにある割込用バンク制御プログラムBCPにプロ
グラムカウンタPCが設定され、カウンタの制御
により割込制御プログラムIRCPの格納されてい
るバンクBNKnを選択する。選択結果によりバン
ク切替スイツチSWがｎの位置に切替えられ、バ
スBSの接続を行ない書込み制御プログラムIRCP
へジヤンプする（符号）。ここでバンクBNKn
における割込制御プログラムが終ると、共通部メ
モリCMMの割込用バンク制御プログラムBCPに
戻るようにジヤンプする（符号）。このプログ
ラムBCPの処理において切替スイツチSWを零と
してバンクBNK０と接続し、当初の割込発生点
（星印）へ戻して（符号）割込処理を完了し、
従前のプログラムを続行する。
このようにして本発明によるとバンクに割込制
御プログラムを格納してプログラマのプログラム
作成上の制約を除き自由度を増すことができるた
め、装置も使い易くなる等の効果を有する。
御プログラムを格納してプログラマのプログラム
作成上の制約を除き自由度を増すことができるた
め、装置も使い易くなる等の効果を有する。
第１図は従来のバンクスイツチング方式のメモ
リ構成図、第２図は本発明の実施例を示す図であ
る。 CMM……共通部メモリ、BNK０，BNK１……
バンク部メモリ、SW……切替スイツチ、CPU…
…プロセツサ、IRCP……割込制御用プログラ
ム、BCP……割込用バンク制御プログラム、BS
……バス。
リ構成図、第２図は本発明の実施例を示す図であ
る。 CMM……共通部メモリ、BNK０，BNK１……
バンク部メモリ、SW……切替スイツチ、CPU…
…プロセツサ、IRCP……割込制御用プログラ
ム、BCP……割込用バンク制御プログラム、BS
……バス。
Claims (1)
- １ 共通部メモリ及び、各々同一のアドレスが割
当てられたバンクメモリにより構成され処理プロ
グラムと割込制御プログラムの格納されるメモリ
と、該処理プログラム及び割込制御プログラムに
従つて動作する処理装置と、該処理装置に割込信
号を発生する割込信号発生源とを有し、処理プロ
グラムの遂行中に該割込信号が発生した際、該処
理プログラムの遂行を中止して該割込制御プログ
ラムに従つて、処理装置が割込処理する割込制御
方式において、所定のバンクメモリに該割込処理
プログラムを、該共通部メモリに該割込制御プロ
グラムの格納されるバンクメモリを指定する指定
データを各々格納するとともに、所定のバンクメ
モリに格納されるプログラムを該処理装置が走行
中に割込信号が発生した際該共通部メモリの該指
定データにより該処理装置が遂行するべき割込制
御プログラムの格納されるバンクメモリに該走行
中にあるバンクメモリを切替えさせる手段を具備
し、該割込処理を所定のバンクメモリに格納され
る割込制御プログラムを遂行して行う事を特徴と
する割込制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10482080A JPS5730050A (en) | 1980-07-30 | 1980-07-30 | Interruption control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10482080A JPS5730050A (en) | 1980-07-30 | 1980-07-30 | Interruption control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5730050A JPS5730050A (en) | 1982-02-18 |
| JPS6238738B2 true JPS6238738B2 (ja) | 1987-08-19 |
Family
ID=14391030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10482080A Granted JPS5730050A (en) | 1980-07-30 | 1980-07-30 | Interruption control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5730050A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59136860A (ja) * | 1983-01-27 | 1984-08-06 | Matsushita Electric Ind Co Ltd | デイスク制御装置 |
| JPS60191335A (ja) * | 1984-03-13 | 1985-09-28 | Canon Inc | 割り込み処理システム及びその為のメモリカ−トリツジ |
| JPS6314241A (ja) * | 1986-07-04 | 1988-01-21 | Hitachi Ltd | メモリ拡張方式 |
| JPH01237732A (ja) * | 1988-03-17 | 1989-09-22 | Sharp Corp | 制御装置 |
| JPH0289144A (ja) * | 1988-09-26 | 1990-03-29 | Toshiba Corp | データ処理装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4839836U (ja) * | 1971-09-14 | 1973-05-18 | ||
| JPS5384631A (en) * | 1976-12-29 | 1978-07-26 | Fujitsu Ltd | Address assigning system of memory unit |
-
1980
- 1980-07-30 JP JP10482080A patent/JPS5730050A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5730050A (en) | 1982-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001319A (ko) | 처리기 및 처리기의 처리방법 | |
| US4701847A (en) | Adaptive instruction sequence synthesizer and process | |
| JPS6238738B2 (ja) | ||
| JP2514963B2 (ja) | デ―タ処理装置 | |
| JPH056281A (ja) | 情報処理装置 | |
| JPS6049337B2 (ja) | パイプライン制御方式 | |
| JPH0377137A (ja) | 情報処理装置 | |
| KR900015005A (ko) | 링 축소 로직 매카니즘 | |
| JP2637070B2 (ja) | マイクロ命令先頭アドレス生成方式 | |
| JPH0241770B2 (ja) | ||
| JP2731618B2 (ja) | エミュレータ | |
| JPH0452986B2 (ja) | ||
| JPS5842891B2 (ja) | メイレイセイギヨホウシキ | |
| JPS6049335B2 (ja) | マイクロプログラム制御方式のデ−タ処理装置における分岐アドレス決定方式 | |
| JPH0340075A (ja) | マイクロコンピュータ | |
| JPS61267135A (ja) | デ−タ処理装置 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH0221613B2 (ja) | ||
| JPH0682321B2 (ja) | マイクロ制御装置 | |
| JPS5936852A (ja) | 演算装置 | |
| JPS63104144A (ja) | 高速コンテクスト切替装置 | |
| JPS62296236A (ja) | マイクロプロセツサの割り込み処理装置 | |
| JPH1027153A (ja) | バス転送装置 | |
| JPH01161541A (ja) | 評価用シングルチップマイクロコンピュータ | |
| JPS60105048A (ja) | マイクロプログラム制御方式 |