JPH0520138U - 暴走検知回路 - Google Patents

Abstract

(57)【要約】 【目的】 ＣＰＵ（中央処理装置）にデータを供給する
サンプリング周期を変えた場合においても、ウオッチド
グ・タイマのタイムアウト時間の設定を変更する必要の
ない暴走検知回路を提供する。 【構成】 サンプリング・クロックあるいはこれを分周
したクロックをウオッチドグ・タイマに供給し、暴走検
知を行うようにした。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、コンピュータの暴走を検知する暴走検知回路に関する。

【従来の技術】

ＣＰＵ（中央処理装置）の暴走検知を行う手段としてウオッチドグ・タイマ（ 以下ＷＤＴと略す）がよく用いられる。

【０００２】 図２はＷＤＴを用いた従来の暴走検知回路の構成を示すブロック図である。１ はＡ／Ｄ（アナログ／ディジタル）コンバータであり、発振器４から供給される サンプリング・クロックｃに同期してアナログ信号ａをサンプリングし、ディジ タル信号ｂに変換して出力する。２はＣＰＵであり、発振器５より供給されるＣ ＰＵクロックｄに同期して動作し、プログラムを実行する。また、ＣＰＵ２はＡ ／Ｄコンバータ１から出力されるディジタル信号ｂが入力され、この入力データ に対する演算処理を行う。３はＷＤＴであり、カウントすべき値を設定し得るプ ログラマブル・カウンタによって実現される。このＷＤＴ３は、ＣＰＵ２よりア クセス信号ｇが供給され、初期値がプリセットされる。そして、ＣＰＵクロック ｄを分周器６により分周したクロックｅが入力される。これにより、ＷＤＴ３は カウントダウン動作を行い、そのカウント値が「０」になると、ＷＤＴ３から割 り込み信号ｆが出力され、ＣＰＵ２の割り込み端子に入力される。なお、図２で は、サンプリング・クロックｃは独立した発振器４により得ているが、発振器５ より供給されるＣＰＵクロックｄを分周して生成したものでもよい。

【０００３】 次に、この暴走検知回路の動作を説明する。ＣＰＵ２があるプログラムを実行 するに際し、ＣＰＵ２よりアクセス信号ｇが出力され、ＷＤＴ３に所定の初期値 がプリセットされる。このようにして、ＷＤＴ３に対しタイムアウト時間が設定 される。そして、ＣＰＵ２はプログラムを実行する。また、この間ＷＤＴ３は、 クロックｅにしたがって初期値よりカウントダウンを行う。このカウント値が「 ０」に達するのに要する時間がタイムアウト時間となる。したがって、タイムア ウト時間は （ＷＤＴ３に与えるクロック周期）×（ＷＤＴ３の初期値） によって与えられる。 ＣＰＵ２の動作が正常である場合は、タイムアウト時間が経過する前にプログ ラムの実行が終了し、ＣＰＵ２からＷＤＴ３へアクセス信号ｇが送られ、ＷＤＴ ３のカウント値は初期値にプリセットされる。 ＣＰＵ２の動作に異常が発生し、タイムアウト時間が経過すると、ＷＤＴ３よ りＣＰＵ２へ割り込み信号ｆが送られる。この結果、ＣＰＵ２によって割り込み 処理が行われ、プログラムの暴走が回避される。

【０００４】

【考案が解決しようとする課題】

ところで、上述した従来の構成において、ＣＰＵ２によって実行するプログラ ムを変更する場合、その変更に伴ってプログラムの処理内容に適合するようサン プリング周期を変更し、かつ変更後のサンプリング周期に適合するように、ＷＤ Ｔ３のタイムアウト時間を適切な値に変える必要が生じることがある。この場合 、ＷＤＴ３の初期値を再設定しなければならないという問題があった。

【０００５】 この考案は、このような背景の下になされたもので、サンプリング周期を変え た場合においても、ＷＤＴのタイムアウト時間の設定を変更する必要のない暴走 検知回路を提供することを目的としている。

【０００６】

【課題を解決するための手段】

この考案は、上に述べた課題を解決するために、所定のサンプリング・クロッ クに同期して、入力データを取り込み演算処理を行うシステムにおいて、プログ ラム実行開始後サンプリング・クロックあるいはこれを分周したクロックをカウ ントし、該カウント結果が所定値になることを以て、該プログラムの暴走を検知 することを特徴としている。

【作用】

上記構成によれば、サンプリング周期を変更した場合、プログラム実行開始後 暴走検知が行われるまでの時間を自動的に変えることができる。

【０００７】

【実施例】

以下、図面を参照して、この考案の一実施例について説明する。図１はこの考 案の一実施例による、ＷＤＴを用いた暴走検知回路を示すブロック図である。こ の暴走検知回路は、発振器４によって出力されるサンプリング・クロックｃが、 Ａ／Ｄコンバータ１及びＷＤＴ３の両方に供給される点が、上述した図２の構成 と異なる。他の構成については、図２の場合と同様である。 この構成によれば、プログラム変更に伴ってＡ／Ｄコンバータ１のサンプリン グ周期を例えば２倍にした場合、タイムアウト時間が自動的に２倍になる。した がって、ＷＤＴ３の初期値の再設定を行うことなく、サンプリング周期に適合し たタイムアウト時間を設定することができる。

【０００８】 なお、図１ではサンプリング・クロックｃは独立した発振器１により得ている が、ＣＰＵクロックｄを分周して生成したものでもよい。この場合、サンプリン グ周期を分周の度合いにより変更するなら、分周後の信号をＷＤＴ３のクロック に用いることにより、上記実施例と同様な効果が得られる。

【０００９】

【考案の効果】

以上説明したように、この考案によれば、ＷＤＴで計時されるタイムアウト時 間は、サンプリング周期が変わってもサンプリング周期に対して細かくなったり 粗くなったりすることがない。したがって、サンプリング周期の変更に対してＷ ＤＴの初期値を再設定する必要がない。この効果は、ＣＰＵで実行するプログラ ムの開発時等、サンプリング周期を頻繁に変更するような場面において、特に大 きなメリットとなる。

【００１０】

【図面の簡単な説明】

【図１】この考案の一実施例の回路構成のブロック図

【図２】従来の回路構成のブロック図

【符号の説明】

１ Ａ／Ｄコンバータ ２ ＣＰＵ ３ ＷＤＴ ４ 発振器 ５ 発振器 ６ 分周器

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 所定のサンプリング・クロックに同期し
   て、入力データを取り込み演算処理を行うシステムにお
   いて、プログラム実行開始後サンプリング・クロックあ
   るいはこれを分周したクロックをカウントし、該カウン
   ト結果が所定値になることを以て、該プログラムの暴走
   を検知することを特徴とする暴走検知回路。