JPH05204332A

JPH05204332A - 液晶表示装置

Info

Publication number: JPH05204332A
Application number: JP1092092A
Authority: JP
Inventors: Masaya Fujita; 昌也藤田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-01-24
Filing date: 1992-01-24
Publication date: 1993-08-13

Abstract

(57)【要約】【目的】高精細駆動が可能なＴＦＴ型の液晶表示装置
に関し、先行するラインの映像信号に影響されず、高速
動作を行うと共に、高精細化を図った液晶表示装置の提
供を目的とする。【構成】映像信号をサンプル・ホールドする駆動回路
ＤＶを備えた液晶表示装置であって、前記駆動回路ＤＶ
に対して、新たな映像信号を入力する前に保持用キャパ
シタＣ_H1の保持電圧を放電させるスイッチ手段ＳＷ₃ を
設けるように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置（ＬＣＤ）
に関し、特に、高精細駆動が可能なＴＦＴ(Thin Film T
ransistor)型の液晶表示装置に関する。近年、アナログ
方式のＴＦＴ型ＬＣＤにおいて、高速で且つ高精細なも
のが必要とされ、それに伴って、各液晶画素に対する書
き込み時間の低減が要望されている。

【０００２】

【従来の技術】図５は従来の液晶表示装置の一例を示す
ブロック図であり、図６は図５の液晶表示装置の要部を
示す図であり、また、図７は図５の液晶表示装置の動作
の一例を説明するためのタイムチャートである。ＴＦＴ
型ＬＣＤに画像信号を書き込み、画像表示を行うために
は、図５および図６に示すように、パソコン等の映像号
源からシリアル（直列）に与えられるアナログ信号を増
幅して、１ライン分の信号を各データライン毎に用意し
たデータ・ドライバの第１のサンプル・ホールド回路で
サンプルする。さらに、１ライン分の信号が揃った所
で、第２のサンプル・ホールド回路へ一斉に保持信号を
転送してデータライン上へ出力する。

【０００３】そして、ゲートラインの電圧をＴＦＴをオ
ンとする電圧とすれば、データライン上の信号電圧はオ
ンとなったＴＦＴを通して液晶容量へ書き込まれる。こ
の動作を全ライン分について実行することにより、一画
面の書き込みが完了する。これらの動作タイミングを示
すのが、図７である。ＴＦＴをオフとした後の液晶容量
に保持された電圧は、液晶抵抗値が無限大でないことや
ＴＦＴの漏れ電流により減衰してゆくため、定期的に新
しい値に書き換える必要があり、通常は一秒間に６０回
程度これを行って、人間の目にちらつきのない映像信号
として見せている。

【０００４】図５に示す例は原理を説明するためのもの
であり、画素数を４×４として示しているが、実際のＬ
ＣＤの画素数は６４０×４８０×３が典型的なものであ
る。すなわち、実際のＬＣＤは、例えば、横方向には６
４０×３に分割された画素を持ち、縦方向には４８０ラ
インの画素数を持つことを意味する。尚、×３はカラー
表示のためのＲ(Red),Ｇ(Green),Ｂ(Blue)の３原色に対
応したものである。

【０００５】一画面の書き込みは、前述したように一秒
間に約６０回程行うため、アナログ・ドライバの第１の
サンプル・ホールド回路の書き込みに許容される時間Ｔ
Ｔを計算すると次のようになる。ＴＴ＝１／６０／４８
０／６４０≒５０ｎＳ。実際は、水平同期期間があるた
め、この時間は約４０ｎｓとなる。尚、この計算の中に
Ｒ，Ｇ，Ｂが入っていないのは、各Ｒ，Ｇ，Ｂに対して
別々にサンプルホールド回路を持つためである。また、
画素数がさらに高精細になると、この時間はさらに短く
なる。例えば、パソコンの高精細画素数の標準である１
１２０×７８０×３の場合には、この時間は約２０ｎｓ
とさらに短くなる。

【０００６】図６にアナログ・ドライバの回路構成例を
示すがこの内の第１のサンプル・ホールド回路のキャパ
シタＣ_1nに充電される電圧値Ｖ_Cは次の式で表される。Ｖ_C＝Ｖ_S〔１−ＥＸＰ（−Ｔ／τ）〕＋Ｖ_BＥＸＰ（−Ｔ／τ）ここで、Ｖ_Sは新しく書き込む映像信号値であり、ま
た、Ｖ_Bは先行する同一データラインに出力した映像信
号値である。τはＣ_1nとＲ_1nの積であり、Ｒ_1nはアナロ
グ・スイッチのオン抵抗値である。さらに、Ｔは充電に
許容される時間であり、画素数が６４０×４８０の場合
は約４０ｎｓである。この式から分かるように、サンプ
ル・ホールド回路は初期値Ｖ_Bを放電しながら、最終値
Ｖ_Sに充電されてゆく。従って、Ｔ／τが充分に大きく
なければ新しく第１のサンプル・ホールド回路へ書き込
まれる信号電圧は、先行するデータラインの電圧値の影
響を強く受けることになる。特に、初期値Ｖ_Bの極性が
最終値Ｖ_Sと異なる場合が最悪となる。

【０００７】これは、液晶容量が直流印加により劣化す
るため、交流駆動する必要があるために起こることであ
る。すなわち、最大の誤差が発生するのは、Ｖ_S＝
Ｖ_FS, 且つ, Ｖ_B＝−Ｖ_FSの場合であって、Ｖ_C＝Ｖ_FS
−２Ｖ_FSＥＸＰ（−Ｔ／τ）となる。尚、Ｖ_FSは映像信
号の最大値である。この値Ｖ_Cが最終値の１／２５６以
内となるためのＴ／τを求めると、６.24 になる。ここ
で、１／２５６は、フルカラーの標準である１６７７万
色を実現するために、Ｒ，Ｇ，Ｂの各々に必要とされる
階調数である。

【０００８】以上のように、サンプル・ホールド回路の
充電の時定数は、充電時間の１／６.24 以下に設定する
必要があることが分かる。この条件を満足させるために
は、時定数であるＣ_1nとＲ_1nの積をこの値以下となるよ
うにすればよいが、Ｃ_1nを小さくすることは漏れ電流に
よる信号保持の誤差およびアナログ・スイッチがオフと
なるときのゲート側からゲートとソース間の容量を通し
たディジタル信号の漏れがあるため余り小さくすること
はできない。一方、Ｒ_1nを小さくするためには、大面積
のＭＯＳ−ＦＥＴを必要とし、駆動用ＬＳＩのチップ面
積の増大を招き、また、ゲートとソース間の容量値が大
きくなるため、前述のディジタル信号の漏れが増大する
ことから余り小さくすることはできない。

【０００９】

【発明が解決しようとする課題】上述したように、従来
の液晶表示装置においては、アナログ・ドライバの動作
周波数を高くすると、先行するラインの映像信号に影響
されるという問題点があった。これを数値例をあげて説
明すると、Ｖ_C＝Ｖ_FS−２Ｖ_FSＥＸＰ（−Ｔ／τ）の式
における誤差項である２Ｖ_FSＥＸＰ（−Ｔ／τ）に対し
てＴ／τの幾つかの値を代入して誤差を求めてみる。

【００１０】まず、Ｔ／τ＝１で−７３.5％、Ｔ／τ＝
１.5で−４４.6％、Ｔ／τ＝２で−２７.1％、Ｔ／τ＝
３で−１０.0％という誤差になる。この誤差における半
分の要因は、先行するラインのデータ信号が第１のサン
プル・ホールド回路の保持用キャパシタＣ_1nに残るため
であり、残りの半分は新しい信号まで、充電されずに終
わるためである。前者は誤差の最大値であり、先行する
ラインのデータが変化すると変化する。

【００１１】本発明は、上述した従来の液晶表示装置が
有する課題に鑑み、先行するラインの映像信号に影響さ
れず、高速動作を行うと共に、高精細化を図った液晶表
示装置の提供を目的とする。

【００１２】

【課題を解決するための手段】本発明の第１の形態によ
れば、映像信号をサンプル・ホールドする駆動回路Ｄ
Ｖ；ＤＶ₁〜ＤＶ₄を備えた液晶表示装置であって、前
記駆動回路ＤＶ；ＤＶ₁〜ＤＶ₄に対して、新たな映像
信号を入力する前に保持用キャパシタＣ_H1；Ｃ₁₁〜Ｃ₁₄
の保持電圧を放電させるスイッチ手段ＳＷ₃ ；Ｓ₃₁〜Ｓ
₃₄を設けたことを特徴とする液晶表示装置が提供され
る。

【００１３】さらに、本発明の第２の形態によれば、映
像信号をサンプル・ホールドする駆動回路ＤＶを備えた
液晶表示装置であって、前記駆動回路ＤＶに供給する映
像信号を真値よりも大きくなるように増幅する増幅手段
ＡＭＰを設けたことを特徴とする液晶表示装置が提供さ
れる。

【００１４】

【作用】本発明の第１の形態の液晶表示装置によれば、
スイッチ手段ＳＷ₃ ；Ｓ₃₁〜Ｓ ₃₄によって、新たな映像
信号を入力する前に保持用キャパシタＣ_H1；Ｃ₁₁〜Ｃ₁₄
の保持電圧を放電させるようになっている。本発明の第
２の形態の液晶表示装置によれば、増幅手段ＡＭＰによ
り、駆動回路ＤＶに供給する映像信号を真値よりも大き
くなるように増幅される。

【００１５】これによって、先行するラインの映像信号
に影響されず、高速動作を行うと共に、高精細化を図る
ことができる。

【００１６】

【実施例】以下、図面を参照して本発明に係る液晶表示
装置の実施例を説明するが、最初に、図１を参照して、
本発明に係る液晶表示装置の原理を説明する。図１は本
発明に係る液晶表示装置の原理を示す回路図である。同
図において、参照符号ＳＷ₁は第１のサンプル・ホール
ド回路のアナログ・スイッチであり、Ｃ_H1は第１のサン
プル・ホールド回路の信号保持用キャパシタ、また、Ｂ
Ａ₁はバッファ・アンプである。さらに、ＳＷ₂は第２
のサンプル・ホールド回路のアナログ・スイッチであ
り、Ｃ_H2は第２のサンプル・ホールド回路の信号保持用
キャパシタである。また、ＢＡ₂はバッファ・アンプで
あり、ＳＷ₃はキャパシタＣ_H1の充電電圧を放電させる
ためのスイッチである。そして、Ｖ_Sは映像信号電圧を
示し、ＤはスイッチＳＷ₁の駆動信号、ＣＬはスイッチ
ＳＷ₃の駆動信号、また、ＯＰはスイッチＳＷ₂の駆動
信号を示している。

【００１７】図１に示されるように、本発明の液晶表示
装置の特徴は、第１のサンプル・ホールド回路の信号保
持用キャパシタＣ_H1と並列にスイッチＳＷ₃を設けるこ
と、並びに、サンプル・ホールド回路に入力される前に
映像信号の増幅率を余分に大きくしておくことである。
ここで、サンプル・ホールド回路に入力される前に映像
信号の増幅率を余分に大きくする場合の増幅度ＡＡは、
例えば、次のように定めればよい。ＡＡ＝１／〔１−Ｅ
ＸＰ（−Ｔ／τ）〕図１において、スイッチＳＷ₃は、第１のサンプル・ホ
ールド回路の信号保持用キャパシタＣ_H1に保持された映
像信号が第２のサンプル・ホールド回路の信号保持用キ
ャパシタＣ_H2に移された後にオンとなり、キャパシタＣ
_H1の保持電荷を放電するようになっている。これによ
り、本発明の液晶表示装置は、先行するラインの映像信
号の影響を完全に無くすことができる。

【００１８】第２のサンプル・ホールド回路への第１の
サンプル・ホールド回路からの信号の転送およびスイッ
チＳＷ₃をオンとする期間は、映像信号の水平同期信号
の期間を使用するため充分に長い時間を利用することが
できる。例えば、典型例として、６４０×４８０の画素
数の場合、約７μｓである。従って、キャパシタＣ_H1か
らキャパシタＣ_H2への信号の転送に５μｓを使用し、ス
イッチＳＷ₃のオンに２μｓを使用すれば、スイッチＳ
Ｗ₃の必要とするオン抵抗はサンプル・スイッチである
スイッチＳＷ₁に比べて２μｓ／４０ｎｓ＝５０倍でよ
いことになる。すなわち、スイッチＳＷ₃を形成するた
めに必要なチップ面積は、スイッチＳＷ ₁の５０分の１
程度でよいことになり、該スイッチＳＷ₃を形成するた
めに要するチップ面積の増大は、実際上、問題とはなら
ない。

【００１９】さらに、映像信号がサンプル・ホールド回
路に入力される前に、映像信号を１／〔１−ＥＸＰ（−
Ｔ／τ）〕倍に増幅しておけば、キャパシタＣ_H1に保持
される電圧Ｖ_Cは、Ｖ_C＝Ｖ_S〔１−ＥＸＰ（−Ｔ／
τ）〕／〔１−ＥＸＰ（−Ｔ／τ）〕＝Ｖ_Sとなり、回
路の過渡現象が終了していないにも係わらず、正確な値
が保持されることになる。

【００２０】ここで、１／〔１−ＥＸＰ（−Ｔ／τ）〕
倍の増幅率（ＡＡ）を設定するためには予め（Ｔ／τ）
の値を知る必要があるが、ここで、Ｔは正確に知ること
ができる。一方、τは個々のアナログ・ドライバに対し
て正確に知ることはできないが、設計値の中心は予め知
ることができ、現実のアナログ・ドライバのτの値がこ
の設計値と異なっていても、ＬＣＤに使用しているアナ
ログ・ドライバ間でバラツキがなければ全体の映像信号
のフルスケール値が同じとなり問題はない。すなわち、
同一のウェーハーから作られるアナログ・ドライバをセ
ットとして使用すれば、それらの相対誤差は小さくなる
ため、実際上、問題とはならない。

【００２１】図２は本発明の液晶表示装置の一実施例を
示すブロック図である。図２において、参照符号ＨＳは
水平同期信号を示し、ＶＳは垂直同期信号、ＶＤは画像
信号、ＣＬＫは画像信号を１画素ごとに区別するための
クロック、また、ＩＦはインタフェース回路を示してい
る。さらに、ＳＲ１はシフトレジスタであり、Ｄ₁〜Ｄ
₄の信号を作成するようになっており、また、Ｓは信号
ＶＤから液晶表示に適する信号レベルに変換した画像信
号を示している。そして、ＣＯＮＴはインタフェース回
路ＩＦからの信号をＬＣＤを駆動するための信号に変換
する回路であり、ＳＰ₁はシフトレジスタＳＲ１をスタ
ートさせるための信号であって、１ラインの開始毎に供
給するようになっている。

【００２２】また、図２において、参照符号ＣＫ₁はシ
フトレジスタをシフトするためのクロック信号であり、
ＣＬＫと同じ周期の信号を供給する。ＳＲ２はシフトレ
ジスタであり、垂直方向に１ラインづつを選択するため
の信号を生成する。さらに、ＤＶはデータドライバであ
り、書き込まれたアナログ信号を液晶の画素へ供給し、
また、ＧＤはゲートドライバであり、画素への書き込み
のためＴＦＴのゲートをオン・オフするための信号を供
給するようになっている。そして、Ｄ₁〜Ｄ₄はシフト
レジスタＳＲ₁の出力を示し、データドライバ内の信号
保持回路への制御信号である。

【００２３】さらに、図２において、参照符号ＯＰはデ
ータドライバＤＶ内の第１の保持回路に保持された画像
信号をその内部の第２の保持回路へ転送するための信号
であり、この転送動作は通常ライン信号の帰線期間に行
われる。Ｘ₁〜Ｘ₄はデータドライバＤＶの出力を示
し、画素へ書き込むアナログ信号である。また、Ｇ₁〜
Ｇ₄はシフトレジスタＳＲ₂の出力を示し、ゲートドラ
イバＧＤを制御する信号となる。Ｙ₁〜Ｙ₄はゲートド
ライバＧＤの出力であり、信号Ｇ₁〜Ｇ₄からＴＦＴを
オン・オフするための信号レベルに変換したものであ
る。尚、ＬＣＤは液晶パネルであり、画素毎にＴＦＴ
（薄膜トランジスタ）が設けられている。

【００２４】ここで、図２において、参照符号ＡＭＰは
増幅器であり、また、ＣＬはデータドライバ内の第１の
信号保持用キャパシタの電圧を放電させるための信号で
ある。すなわち、本実施例の液晶表示装置においては、
データドライバＤＶ（サンプル・ホールド回路）に入力
される前に映像信号の増幅率を余分に大きくするための
増幅器ＡＭＰが設けられている。ここで、増幅器ＡＭＰ
による映像信号の増幅度ＡＡは、例えば、前述したよう
に、ＡＡ＝１／〔１−ＥＸＰ（−Ｔ／τ）〕として与え
られる。

【００２５】図３は図２の液晶表示装置の要部を示す図
である。図３において、参照符号ＤＶ₁〜ＤＶ₄は各デ
ータラインに対応したデータドライバであり、内部に２
段構成のサンプル・ホールド回路を備えている。また、
Ｓ₁₁〜Ｓ₁₄は各々Ｄ₁〜Ｄ₄がオンのときにオンとなる
アナログ・スイッチであり、Ｃ₁₁〜Ｃ₁₄は第１の信号保
持回路用のキャパシタである。さらに、Ｓ₂₁〜Ｓ ₂₄は第
１の信号保持回路に保持されている信号を第２の信号保
持回路へ転送するためのアナログ・スイッチであり、信
号ＯＰにより駆動される。また、Ｃ₂₁〜Ｃ ₂₄は第２の信
号保持回路用のキャパシタであり、Ｂ₁₁〜Ｂ₂₄はバッフ
ァ・アンプである。そして、Ｑ₁₁〜Ｑ₄₄は各画素毎のＴ
ＦＴを示し、Ｃ_L11〜Ｃ_L44は各画素ごとの等価液晶容
量を示している。ここで、図３において、参照符号Ｓ₃₁
〜Ｓ ₃₄はデータドライバ内の第１の信号保持回路用のキ
ャパシタＣ₁₁〜Ｃ₁₄の電圧を放電させるためのアナログ
・スイッチを示し、ＣＬはＳ₃₁〜Ｓ₃₄の駆動信号を示し
ている。

【００２６】図３に示されるように、本実施例の液晶表
示装置においては、各データドライバＤＶ₁〜ＤＶ₄に
おいて、第１の信号保持回路用のキャパシタＣ₁₁〜Ｃ₁₄
と並列にアナログ・スイッチＳ₃₁〜Ｓ₃₄をそれぞれ設
け、これらのスイッチＳ₃₁〜Ｓ ₃₄により、該第１の信号
保持回路用のキャパシタＣ₁₁〜Ｃ₁₄の電圧を放電させる
ようになっている。このように、本実施例の液晶表示装
置では、スイッチＳ₃₁〜Ｓ₃₄によりキャパシタＣ₁₁〜Ｃ
₁₄の電圧が放電された後、新たな書き込み電圧が供給さ
れることになるため、先行するラインの映像信号に影響
されず、高速動作を行うことができる。

【００２７】図４は図２の液晶表示装置の動作の一例を
説明するためのタイムチャートである。図４において、
参照符号ｔ₀₁は垂直同期信号（ｖｓ）が到来した後の最
初の水平同期信号で１フレームを開始する時刻であり、
具体的には、ゲートドライバ用のシフトレジスタの動作
を開始するための信号ＳＰ₂を発生させる時刻である。
また、ｔ₀₂はデータドライバ用のシフトレジスタＳＲ１
の動作を開始させるための信号ＳＰ₁を発生させる時刻
である。さらに、ｔ₁₁は第１ライン用の表示用データを
ドライバ内の第１の保持回路へ保持を終えたのち、第１
ラインのＴＦＴをオンとすべく、ゲートラインへＴＦＴ
をオンとする電圧（Ｙ₁）を印加する時刻であり、ま
た、ｔ₁₂はデータドライバ内の表示用信号を第２の保持
回路へ転送する動作を開始する時刻である。そして、ｔ
₁₃は第２の保持回路への表示用信号の転送を終えた後、
第２ライン用の信号ＳＰ₁を発生させる時刻であり、ｔ
₂₁〜ｔ ₄₃はｔ₁₁〜ｔ₁₃と同様の動作を３回繰り返す（第
２〜第４ライン用の時刻）ようになっている。

【００２８】ここで、図４と図７との相違は、スイッチ
Ｓ₃₁〜Ｓ₃₄をオンとするための信号であるＣＬを追加し
たこと、および、データドライバ内の第１の信号保持回
路から第２の信号保持回路への信号の転送信号であるＯ
Ｐのタイミングを図７のｔ₁₂からｔ₁₁の時刻へ変えたこ
とである。以上、詳述したように、本実施例の液晶表示
装置は、図２に示されるように、増幅器ＡＭＰをデータ
ドライバＤＶの手前に設け、該増幅器ＡＭＰの増幅度を
予め真値よりも大きくしておくことによって、サンプル
・ホールド回路に入力される前に映像信号の増幅率を余
分に大きくするようになっている。さらに、本実施例の
液晶表示装置は、図３に示されるように、各データドラ
イバＤＶ₁〜ＤＶ₄において、第１の信号保持回路用の
キャパシタＣ₁₁〜Ｃ₁₄と並列にアナログ・スイッチＳ₃₁
〜Ｓ₃₄をそれぞれ設け、これらのスイッチＳ₃₁〜Ｓ₃₄に
より、該第１の信号保持回路用のキャパシタＣ₁₁〜Ｃ₁₄
の電圧を放電させるようになっている。これによって、
先行するラインの映像信号に影響されず、高速動作を行
うと共に、高精細化を図ることができる。

【００２９】

【発明の効果】以上、詳述したように、本発明の液晶表
示装置は、第１の信号保持回路用のキャパシタと並列に
スイッチを設け、該第１の信号保持回路用のキャパシタ
の電圧を放電させ、また、サンプル・ホールド回路に入
力される前に映像信号の増幅率を余分に大きくすること
によって、先行するラインの映像信号に影響されず、液
晶表示装置の駆動回路の高速化・高精細化を図ることが
できる。

【図面の簡単な説明】

【図１】本発明に係る液晶表示装置の原理を示す回路図
である。

【図２】本発明の液晶表示装置の一実施例を示すブロッ
ク図である。

【図３】図２の液晶表示装置の要部を示す図である。

【図４】図２の液晶表示装置の動作の一例を説明するた
めのタイムチャートである。

【図５】従来の液晶表示装置の一例を示すブロック図で
ある。

【図６】図５の液晶表示装置の要部を示す図である。

【図７】図５の液晶表示装置の動作の一例を説明するた
めのタイムチャートである。

【符号の説明】

ＳＷ₁…第１のサンプル・ホールド回路のアナログ・ス
イッチＣ_H1…第１のサンプル・ホールド回路の信号保持用キャ
パシタＢＡ₁…バッファ・アンプＳＷ₂…第２のサンプル・ホールド回路のアナログ・ス
イッチＣ_H2…第２のサンプル・ホールド回路の信号保持用キャ
パシタＢＡ₂…バッファ・アンプＳＷ₃…Ｃ_H1の充電電圧を放電させるためのスイッチＶ_S…映像信号電圧Ｄ…ＳＷ₁の駆動信号ＣＬ…ＳＷ₃の駆動信号ＯＰ…ＳＷ₂の駆動信号ＨＳ…水平同期信号ＶＳ…垂直同期信号ＶＤ…画像信号ＣＬＫ…画像信号を１画素ごとに区別するためのクロッ
クＩＦ…インタフェース回路ＳＲ１…シフトレジスタＳ…画像信号ＣＯＮＴ…変換回路ＳＰ₁…ＳＲ１をスタートさせるための信号ＣＫ₁…シフトレジスタをシフトするためのクロック信
号ＳＲ２…シフトレジスタＤＶ…データドライバＧＤ…ゲートドライバＤ₁〜Ｄ₄…シフトレジスタＳＲ₁の出力ＯＰ…転送信号Ｘ₁〜Ｘ₄…データドライバの出力Ｇ₁〜Ｇ₄…シフトレジスタＳＲ₂の出力Ｙ₁〜Ｙ₄…ゲートドライバの出力ＬＣＤ…液晶パネルＤＶ₁〜ＤＶ₄…データドライバＳ₁₁〜Ｓ₁₄…アナログ・スイッチＣ₁₁〜Ｃ₁₄…第１の信号保持回路用のキャパシタＳ₂₁〜Ｓ₂₄…アナログ・スイッチＣ₂₁〜Ｃ₂₄…第２の信号保持回路用のキャパシタＢ₁₁〜Ｂ₂₄…バッファ・アンプＱ₁₁〜Ｑ₄₄…ＴＦＴＣ_L11〜Ｃ_L44…等価液晶容量ＡＭＰ…増幅器ＣＬ…第１の信号保持用キャパシタの電圧を放電させる
ための信号Ｓ₃₁〜Ｓ₃₄…第１の信号保持用キャパシタの電圧を放電
させるためのアナログ・スイッチＣＬ…Ｓ₃₁〜Ｓ₃₄の駆動信号

Claims

【特許請求の範囲】

【請求項１】映像信号をサンプル・ホールドする駆動
回路（ＤＶ；ＤＶ₁〜ＤＶ₄)を備えた液晶表示装置であ
って、前記駆動回路に対して、新たな映像信号を入力する前に
保持用キャパシタ（Ｃ _H1；Ｃ₁₁〜Ｃ₁₄））の保持電圧を
放電させるスイッチ手段（ＳＷ₃ ；Ｓ₃₁〜Ｓ₃₄）を設け
たことを特徴とする液晶表示装置。
【請求項２】前記スイッチ手段を、データ・ドライバ
（ＤＶ₁〜ＤＶ₄)における第１の信号保持回路用のキャ
パシタ（Ｃ₁₁〜Ｃ₁₄）と並列に設けられたアナログ・ス
イッチ（Ｓ₃₁〜Ｓ₃₄）として構成したことを特徴とする
請求項１の液晶表示装置。
【請求項３】映像信号をサンプル・ホールドする駆動
回路（ＤＶ）を備えた液晶表示装置であって、前記駆動回路に供給する映像信号を真値よりも大きくな
るように増幅する増幅手段（ＡＭＰ）を設けたことを特
徴とする液晶表示装置。
【請求項４】前記液晶表示装置は、薄膜トランジスタ
型の液晶表示装置である請求項１または３記載の液晶表
示装置。