JPH0520472A - 波形測定装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は波形測定装置に関し、その目的は、
データ表示のアップデートレートについてはハードウェ
アの能力を最大限に生かし、表示データの更新について
はソフトウェアで知ることができる波形測定装置を実現
することにある。 【構成】 複数系統のアナログ信号が入力されるマルチ
プレクサと、該マルチプレクサで選択されたアナログ信
号をディジタル信号に変換するデータ収集回路と、該デ
ータ収集回路で変換されたディジタル信号の一部にデー
タ更新のタイミングに同期して更新識別データを付加す
るデータ処理回路と、該データ処理回路で更新識別デー
タが付加されたディジタル信号をトリガに従ってディス
プレイバッファに格納するとともにディスプレイに表示
するディスプレイコントローラと、前記ディスプレイバ
ッファに格納されたディジタル信号に付加されている更
新識別データに基づいて波形に対する処理を行うＣＰＵ
とで構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は波形測定装置に関し、更
に詳しくは、表示波形データの更新とＣＰＵでの各種ソ
フトウェア処理の同期化に関する。

【０００２】

【従来の技術】波形測定装置の性能として、高速測定表
示処理を実現するために、アップデートレートの高速化
が要求されている。

【０００３】アップデートレートの高速化を実現する方
法として、波形データのサンプリングから表示までの一
連のシーケンスをソフトウェア処理を一切行わないでハ
ードウェアで行うものがある。

【０００４】また、この種のもので、表示データにソフ
トウェアを介在させて処理を行う場合、ハードウェア割
り込みを用いて表示データの更新をソフトウェアに伝え
る方法もある。

【０００５】

【発明が解決しようとする課題】しかしながら、後者の
方法で実現する場合、表示データのサンプリング→表示
→割り込み→ソフトウェア処理→表示データのサンプリ
ング→…の繰り返しになり、表示データを更新する都度
にソフトウェア処理が入ることからソフトウェア処理時
間が必要になる。この結果、アップデートレートが低下
するという問題がある。

【０００６】本発明は、このような問題点に鑑みてなさ
れたものであり、その目的は、データ表示のアップデー
トレートについてはハードウェアの能力を最大限に生か
し、表示データの更新についてはソフトウェアで知るこ
とができる波形測定装置を実現することにある。

【０００７】

【課題を解決するための手段】本発明に係る波形測定装
置は、複数系統のアナログ信号が入力されるマルチプレ
クサと、該マルチプレクサで選択されたアナログ信号を
ディジタル信号に変換するデータ収集回路と、該データ
収集回路で変換されたディジタル信号の一部にデータ更
新のタイミングに同期して更新識別データを付加するデ
ータ処理回路と、該データ処理回路で更新識別データが
付加されたディジタル信号をトリガに従ってディスプレ
イバッファに格納するとともにディスプレイに表示する
ディスプレイコントローラと、前記ディスプレイバッフ
ァに格納されたディジタル信号に付加されている更新識
別データに基づいて波形に対する処理を行うＣＰＵとで
構成されたことを特徴とする。

【０００８】

【作用】ディスプレイバッファにはトリガに従って更新
識別データが付加されたディジタル信号が格納される。
ＣＰＵは該更新識別データに基づいて波形に対する所定
の処理を実行する。

【０００９】これによって、データ表示のアップデート
レートについてはハードウェアの能力を生かしながらＣ
ＰＵのソフトウェア処理で表示データの更新を検知で
き、表示データとＣＰＵによるソフトウェア処理との同
期化が実現できる。

【００１０】

【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。

【００１１】図１は本発明の原理ブロック図である。図
において、マルチプレクサ２の各入力端子にはアンプ１
を介して複数ｎ系統のアナログ信号の入力端子ＣＨ１〜
ＣＨｎが接続され、出力端子はデータ収集回路３に接続
されている。アンプの出力端子とマルチプレクサ２の入
力端子の接続点にはトリガ回路４の各出力端子が接続さ
れている。データ収集回路３にはメモリ５およびデータ
処理回路６が接続されている。該データ処理回路６はデ
ィスプレイコントローラ７に接続されている。該ディス
プレイコントローラ７にはディスプレイバッファ８およ
びＣＲＴ９が接続されている。１０はＣＰＵであり、Ｒ
ＯＭ１１およびＲＡＭ１２が接続され、更に、データ収
集回路３，トリガ回路４，データ処理回路６およびディ
スプレイコントローラ７にも接続されている。

【００１２】このような構成において、マルチプレクサ
２は複数ｎＣＨのアナログ信号から任意の信号を選択し
てデータ収集回路３に入力する。該データ収集回路３は
マルチプレクサ２から入力されるアナログ信号をディジ
タル信号に変換してデータ処理回路６に送る。該データ
処理回路６はデータ収集回路３から入力されるディジタ
ル信号の先頭に入力オフセット値をグランドデータとし
て付加してディスプレイコントローラ７に送る。なお、
グランドデータとはグランドを意味する値であり、例え
ば８ビットの中心をグランドとする場合には「８０ｈ」
になる。ディスプレイコントローラ７に加えられたディ
ジタル信号はディスプレイバッファ８に転送格納される
とともにディスプレイコントローラ７を介してＣＲＴ９
に表示される。該ディスプレイバッファ８に格納される
データには有効データ（０〜ＦＥｈ）と無効データ（Ｆ
Ｆｈ）があり、無効データはＣＲＴ９には表示されない
構成になっている。これら一連の処理について、ＣＰＵ
１０は一切介入しない。

【００１３】ＣＰＵ１０で例えば波形判定機能（ＧＯ／
ＮＯ−ＧＯ）を行う場合、ＣＰＵ１０が扱うデータはデ
ィスプレイバッファ８に格納されているデータである。
ディスプレイバッファ８に格納されるデータは、トリガ
があると一連の流れで高速に更新されるが、トリガがな
いと更新されない。そこで、ＣＰＵ１０は、アナログ信
号がディジタル信号に変換された後グランドデータが付
加されてトリガが入力される毎にディスプレイバッファ
８に格納されることを利用し、グランドデータに着目し
て現在のディスプレイバッファ８の内容が一度扱ったデ
ータかどうかを判断する。これにより、波形判定対象に
なるデータは、ＣＰＵ１０が一度も扱っていないデータ
のみになる。

【００１４】ディスプレイバッファ８には上述のように
グランドデータとディジタル信号に変換された入力デー
タが格納されていて、ＣＰＵ１０がリード／ライトでき
る構成になっている。ＣＰＵ１０は、データ処理のため
にディスプレイバッファ８に格納されているデータを読
み出すのにあたって、まずグランドデータの所定位置の
データを読み出す。読み出したデータが有効な場合には
データ処理回路６から送られてきたデータであり、ＣＰ
Ｕ１０が一度も扱っていないデータになる。このとき、
ＣＰＵ１０が該データに対して処理を行うために該デー
タをＲＡＭ１２に格納した後、グランドデータの所定の
位置に無効データ（ＦＦｈ）を書き込む。そして、ＣＰ
Ｕ１０はＲＡＭ１２に格納されているデータに対して所
定の処理を実行する。

【００１５】なお、ＣＰＵ１０が処理を行っている間で
も、トリガがあればディスプレイバッファ８には最新の
データが書き込まれる。ディスプレイバッファ８が更新
されることにより、ＣＰＵ１０がグランドデータの所定
の位置に書き込んだ無効データは最新の有効データに書
き換えられる。トリガがなく、データ更新がされないと
ＣＰＵ１０がグランドデータの所定の位置に書き込んだ
無効データはそのまま保持される。図２にデータが連続
更新される場合のタイミング関係を示し、図３にデータ
の更新周期が長い場合のタイミング関係を示している。

【００１６】ＲＡＭ１２に格納されているデータに対す
るＣＰＵ１０による処理が終了した後、判定処理を繰り
返して行う場合にはディスプレイバッファ８に格納され
ているグランドデータの所定の位置のデータを読み出
す。そして、無効データ（ＦＦｈ）であったら一度ＣＰ
Ｕ１０が扱ったデータなので何も処理はしない。

【００１７】このような処理を繰り返して実行すること
により、トリガがあったデータについてのみ波形判定等
のＣＰＵ１０によるソフトウェア処理を行うことがで
き、ハードウェアの割り込みなしに表示データとソフト
ウェア処理の同期化を実現できる。

【００１８】上述の同期化においてＣＰＵ１０が処理す
る内容は波形判定に限らず、ディスプレイバッファ８に
格納されているデータを用いる種々の処理が考えられ
る。

【００１９】また、上述の説明ではグランドデータに着
目したが、データの更新タイミングで書き込まれるもの
であればその他のデータに着目してもよい。

【００２０】

【発明の効果】以上詳細に説明したように、本発明に係
る波形測定装置によれば、以下のような効果が得られ
る。

【００２１】すなわち、ハードウェアで実現される波形
表示の高速アップデートレートを損なうことなく、ま
た、ハードウェア割り込みを介在させることなく、ＣＰ
Ｕのソフトウェア処理で表示データの更新の有無が検知
でき、表示データとソフトウェア処理との同期化が実現
できる。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】データが連続更新される場合のタイミング関係
の説明図である。

【図３】データの更新周期が長い場合のタイミング関係
の説明図である。

【符号の説明】

１ アンプ ２ マルチプレクサ ３ データ収集回路 ４ トリガ回路 ５ メモリ ６ データ処理回路 ７ ディスプレイコントローラ ８ ディスプレイバッファ ９ ＣＲＴ １０ ＣＰＵ １１ ＲＡＭ １２ ＲＯＭ

Claims (1)

1. 【特許請求の範囲】 【請求項１】 複数系統のアナログ信号が入力されるマ
   ルチプレクサと、該マルチプレクサで選択されたアナロ
   グ信号をディジタル信号に変換するデータ収集回路と、 該データ収集回路で変換されたディジタル信号の一部に
   データ更新のタイミングに同期して更新識別データを付
   加するデータ処理回路と、 該データ処理回路で更新識別データが付加されたディジ
   タル信号をトリガに従ってディスプレイバッファに格納
   するとともにディスプレイに表示するディスプレイコン
   トローラと、 前記ディスプレイバッファに格納されたディジタル信号
   に付加されている更新識別データに基づいて波形に対す
   る処理を行うＣＰＵ、とで構成されたことを特徴とする
   波形測定装置。