JPH05204760A - 仮想計算機システムの制御方式 - Google Patents

仮想計算機システムの制御方式

Info

Publication number
JPH05204760A
JPH05204760A JP4036941A JP3694192A JPH05204760A JP H05204760 A JPH05204760 A JP H05204760A JP 4036941 A JP4036941 A JP 4036941A JP 3694192 A JP3694192 A JP 3694192A JP H05204760 A JPH05204760 A JP H05204760A
Authority
JP
Japan
Prior art keywords
address
real
memory
management table
virtual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4036941A
Other languages
English (en)
Inventor
Hideki Fujisawa
秀樹 藤澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4036941A priority Critical patent/JPH05204760A/ja
Publication of JPH05204760A publication Critical patent/JPH05204760A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【目的】 仮想計算機動作中に実メモリやりとりを可能
とする。 【構成】 オペレーティングシステム内のアドレス変換
テーブルにより仮想アドレスから実アドレスに変換する
手段(1-4) と、この実アドレスを管理テーブルにより主
記憶のアドレスに対応づける手段(1-5) と、管理プログ
ラムが一定間隔ごとに管理しているオペレーティングシ
ステムの実メモリの使用状況をチェックし,OS間のメ
モリ移動を判断できる手段(1-9) をもち、かつ移動が必
要な場合は管理テーブルを変更することにより各オペレ
ーティングシステムに割当られている実メモリを変更す
る変更手段(1-6) と、この変更手段によって変更された
実メモリをオペレーティングシステムによって通知する
手段(1-7-1,1-7-2) と、通知されたオペレーティングシ
ステムがその通知された内容をもとにメモリ変更を実施
する手段(1-8-1,1-8-2) を有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電子計算機システムにお
いて仮想計算機システムを実現した場合の仮想計算機シ
ステムの制御方式に関するものである。
【0002】
【従来の技術】複数のオペレーティングシステムと、こ
の複数のオペレーティングシステムを管理する管理プロ
グラムを備え、この管理プログラムの制御のもとに、上
記複数のオペレーティングシステムを1つの計算機シス
テム上で動作させるようにした仮想計算機システムにお
けるアドレス変換方式は大きく2つの方式に分かれてい
る。
【0003】(1)シャドウページテーブルを用いたア
ドレス変換方式がある。このアドレス変換方式は実計算
機(仮想計算機でない)上では、仮想アドレスと実アド
レスのマッピングをオペレーティングシステムが管理し
ているアドレス変換テーブルにより定義ずけ、変換処理
は動的アドレス変換処理機能(DAT)を用いて実施さ
れる。しかし、仮想計算機システムでは複数の仮想計算
機が同時に走行するので、実アドレスとして同じアドレ
スが各仮想計算機対応に必要になったり、複数の計算機
が実アドレスで対応ずけられる空間の大きさが足りなく
なったりする。このため、仮想計算機システムでは、仮
想計算機上の実アドレスも仮想化し、その仮想化した実
アドレスと実アドレスのマッピングを仮想計算モニタが
管理していた。したがって、仮想計算機システムでは2
種類のアドレス変換テーブルが存在していた。 仮想アドレス→仮想実アドレス(実アドレス) 仮想実アドレス→実アドレス(絶対アドレス) 以下、仮想化実アドレスを単に実アドレス、本当の実メ
モリに対応する実アドレスを絶対アドレスという。しか
し、この2種類のアドレス変換をメモリアクセスがある
たびに実施するのは、大変なオバーヘッドになるし、ハ
ードウェアにこの2つのアドレス変換機構をいれるのは
費用/性能上問題があった。この問題を解決するのに提
案されたのが、シャドウページテーブルである。このシ
ャドウページテーブルは前述した仮想アドレスと絶対ア
ドレスの直接管理テーブルである。しかし、このシャド
ウページテーブルは前述した2つのアドレス変換テーブ
ルの対応関係が変更されれば、それをシャドウページテ
ーブルに反映されなければならず、その反映を仮想計算
機モニタが実施している。シャドウテーブルを用いない
方法よりはすくないが、まだ大きなオバーヘッドが存在
していた。
【0004】(2)もう一つの実現方式はアドレスFレ
ジスタとアドレスLレジスタによる方式がある。アドレ
スFレジスタは各仮想計算機が所持している実空間の絶
対アドレスにおける先頭アドレスをおさえ、アドレスL
レジスタは最終アドレスをおさえる。アドレスFレジス
タとアドレスLレジスタの範囲でその仮想計算機は動作
する。その動作は仮想計算機上で動作しているオペレー
ティングシステムがアドレス変換テーブルを用いて仮想
実アドレスを実アドレスするのは、実計算機上でDAT
機構を用いてアドレス変換するのと同じである。その後
ハードウェアにより、この実アドレスにアドレスFレジ
スタの内容を加え、アドレスLレジスタの値を越えない
かチェックし、その結果アドレスで実メモリ上をアクセ
スする。この方式により実アドレス上で同一アドレスを
持つ空間をふやしている。
【0005】
【発明が解決しようとする課題】上記従来のアドレス変
換方式の(1)の方式では、オバーヘッド/ハードウェ
アの投資量が大きいという課題があった。また、(2)
の方式では予め実メモリを分割して仮想計算機に割り当
ててしまうので、メモリをVM間で動作中に融通しあう
ことが不可能であるという課題があった。
【0006】
【課題を解決するための手段】本発明の仮想計算機シス
テムの制御方式は、複数のオペレーティングシステム
と、この複数のオペレーティングシステムを管理する管
理プログラムを備え、この管理プログラムの制御のもと
に、上記複数のオペレーティングシステムを1つの計算
機システム上で動作させるようにした仮想計算機システ
ムにおいて、上記複数のオペレーティング・システムの
各々に対して、主記憶装置上の連続した空間を複数個わ
りあて、それを管理するアドレス管理テーブルを持ち、
かつオペレーティングシステム内のアドレス変換テーブ
ルにより仮想アドレスから実アドレスに変換する仮想ア
ドレス実アドレス変換手段と、この仮想アドレス実アド
レス変換手段によって得られた実アドレスを上記アドレ
ス管理テーブルにより主記憶のアドレスに対応づける実
アドレス絶対アドレス変換手段を備えてなるものであ
る。
【0007】また、本発明の別の発明による仮想計算機
システムの制御方式は、上記のものにおいて、アドレス
管理テーブルを変更することにより各オペレーティング
システムに割当られている実メモリを変更するアドレス
管理テーブル変更手段と、このアドレス管理テーブル変
更手段によって変更された実メモリを上記オペレーティ
ングシステムによって通知する通知手段と、この通知手
段によって通知されたオペレーティングシステムがその
通知された内容をもとにメモリ変更を実施するメモリ変
更実施手段を備えてなるものである。
【0008】また、本発明のさらに別の発明による仮想
計算機システムの制御方式は、上記第1の発明におい
て、管理プログラムが一定間隔ごとに管理しているオペ
レーティングシステムの実メモリの使用状況をチェック
しOS間のメモリの移動を判断できる判断手段を有し、
かつ移動が必要な際はアドレス管理テーブルを変更する
ことにより各オペレーティングシステムに割当られてい
る実メモリを変更するアドレス管理テーブル変更手段
と、このアドレス管理テーブル変更手段によって変更さ
れた実メモリを上記オペレーティングシステムによって
通知する通知手段と、この通知手段によって通知された
オペレーティングシステムがその通知された内容をもと
にメモリ変更を実施するメモリ変更実施手段を備えてな
るものである。
【0009】
【作用】本発明においては、仮想計算機対応に割り当て
るメモリを分割し、その分割されたメモリ単位に融通す
る。
【0010】
【実施例】図1は本発明の一実施例を示すブロック図で
ある。この図1に示すブロック図は、1つの計算機シス
テムに複数個の仮想計算機(以下、VMと略称する)V
M1,VM2を疑似し、この仮想計算機を管理する管理
プログラム(以下、仮想計算機モニタと呼称する)が存
在する。この図1において、1−1は仮想計算機を管理
する仮想計算機モニタ、1−2−1,1−2−2はアド
レス変換テーブル、1−3−1,1−3−2は複数のオ
ペレーティング・システムの各々に対して、主記憶装置
上の連続した空間を複数個わりあて、それを管理するア
ドレス管理テーブル、1−4はオペレーティングシステ
ム内のアドレス変換テーブルにより仮想アドレスから実
アドレスに変換する仮想アドレス実アドレス変換手段、
1−5はこの仮想アドレス実アドレス変換手段1−4に
よって得られた実アドレスをアドレス管理テーブル1−
3−1,1−3−2により主記憶のアドレスに対応づけ
る実アドレス絶対アドレス変換手段である。
【0011】1−6はアドレス管理テーブル1−3−
1,1−3−2を変更することにより各オペレーティン
グシステムに割当られている実メモリを変更するアドレ
ス管理テーブル変更手段、1−7−1,1−7−2はこ
のアドレス管理テーブル変更手段1−6によって変更さ
れた実メモリをオペレーティングシステムによって通知
するOS通知手段、1−8−1,1−8−2はアドレス
変換テーブル書換手段で、このアドレス変換テーブル書
換手段1−8−1,1−8−2はOS通知手段1−7−
1,1−7−2によって通知されたオペレーティングシ
ステムがその通知された内容をもとにメモリ変更を実施
するメモリ変更実施手段を構成している。1−9はメモ
リ使用状況チェック部で、このメモリ使用状況チェック
部1−9は管理プログラムが一定間隔ごとに管理してい
るオペレーティングシステムの実メモリの使用状況をチ
ェックしOS間のメモリの移動を判断できる判断手段を
構成している。
【0012】そして、移動が必要な際は、アドレス管理
テーブル12−1,12−2を変更することにより、各
オペレーティングシステムに割当られている実メモリを
変更するアドレス管理テーブル変更手段1−6と、この
アドレス管理テーブル変更手段1−6によって変更され
た実メモリをオペレーティングシステムによって通知す
るOS通知手段1−7−1,1−7−2と、このOS通
知手段1−7−1,1−7−2によって通知されたオペ
レーティングシステムがその通知された内容をもとにメ
モリ変更を実施するメモリ変更実施手段(アドレス変換
テーブル書換手段1−8−1,1−8−2)を備えてい
る。
【0013】図2は図1におけるアドレス管理テーブル
1−3−1,1−3−2の詳細を示す説明図で、(a)
はVM1アドレス管理テーブルを示したものであり、
(b)はVM2アドレス管理テーブルを示したものであ
る。
【0014】図3および図4は図1に示す実施例のブロ
ック図に具体的数値を与えた説明図で、図4の(a)は
VM1用管理表を示し、図4の(b)はVM2用管理表
を示す。
【0015】図5は図1における実アドレス絶対アドレ
ス変換手段1−5の構成例を示すブロック図である。こ
の図5において、5−1はAアドレス、5−2はアドレ
ステーブルレジスタ、5−3はVM1用管理、5−4は
Aアドレス5−1の出力とVM1用管理5−3の出力を
比較するコンパレータ、5−5はこのコンパレータ5−
4の出力であるBアドレスである。
【0016】図6ないし図9は本発明におけるVM間メ
モリ移動の説明図で、図6,図7は移動前の状態を示
し、図9は移動後の状態、図8はその処理フローチャー
トを示したものである。この図7において、(a)はV
M1の管理表を示し、(b)はVM2の管理表、(c)
はVM3管理表を示す。図9において、(a)は移動後
の状態を示し、(b)はVM1の管理表、(c)はVM
2の管理表、(d)はVM3の管理表を示す。
【0017】図10は図1の動作説明に供する自動VM
間メモリ移動処理を示すフローチャートである。
【0018】つぎに図1に示す実施例の動作を図2ない
し図10を参照して説明する。まず、VMに対して割り
当てる実メモリを複数に分割し、割り当てる。VM1は
実計算機上のメモリ資源を現わすアドレス(以下、絶対
アドレスと呼称する)c1〜c2を仮想計算機上の実ア
ドレス(以下、単に実アドレスと呼称する)としてVM
10〜a1に対応させ、仮想実アドレスa1〜a2まで
をシステム化アドレスc3〜C4連続領域にわけて割り
当てる。一方、VM2は絶対アドレスc2〜c3を仮想
実アドレスとしてVM20〜b1に対応させ、実アドレ
スb1〜b2までをシステム化アドレスc4〜C5連続
領域にわけて割り当てる。そして、各VMの絶対アドレ
スと実アドレスは仮想計算機モニタ1−1内のアドレス
管理テーブル1−3−1,1−3−2で管理される。こ
のアドレス管理テーブルは各仮想計算機対応に存在す
る。
【0019】図2に図1に示すようなアドレス管理テー
ブル1−3−1,1−3−2の具体例について示す。各
仮想計算機の仮想実空間(実アドレスで規定される空
間)がシステム化空間(絶対アドレスで示される空間)
のいくつに分かれているかを示している個数と、この個
数分の仮想実空間とシステム化空間対応表が存在する。
本発明は1つの仮想計算機の仮想実空間を複数の連続し
たシステム化空間に割り当てられるようにしたのが特徴
である。アドレス管理テーブルはその分割されたシステ
ム化空間を管理するテーブルである。このアドレス管理
テーブルの分割情報は仮想計算機の初期値として与えら
れ決定している。また、あくまでも実アドレスと絶対ア
ドレスの管理表であって、シャドウページテーブルのよ
うな仮想アドレスと絶対アドレスの対応表とは異なる。
【0020】したがって、シャドウページテーブルのよ
うに頻発して変更が必要になる管理テーブルではない。
図1で示された仮想計算機のアドレス管理表には、図2
に示すように、VM1のアドレス管理テーブルには仮想
実アドレス0とシステム化アドレスC1が対応し、その
大きさをサイズ1として設定している。また、仮想実ア
ドレスa1とシステム化アドレスC3が対応し、その大
きさをサイズ2として設定している。
【0021】同様にしてVM2のアドレス管理テーブル
も設定する。このアドレス管理テーブルは一例であっ
て、このほかにもシステム化アドレスと仮想実アドレス
の対応がとれる表であればどんな形式でもよい。例え
ば、サイズの代わりにシステム化アドレスと仮想実アド
レスの終了アドレスを管理表にいれてもよいし、システ
ム化空間の分割単位を固定にしてしまいサイズのフィー
ルドがなくてもよい。要するに各仮想計算機の持ってい
る仮想実空間とシステムアドレス空間の対応が複数個管
理できる管理表であればよく、その管理表が後述するハ
ードウェアによる安価なアドレス変換機構で簡単に使用
可能になっていればよいのである。
【0022】仮想計算機システムは仮想計算機システム
の実現方法によっても異なるが、CPU動作モードとし
て一般に2つのモードが存在する。 (1)仮想計算機上のプログラムが動作するモード(以
下、VMOSモードと略称する) (2)仮想計算機が動作するときのモード(以下、VM
Mモードと略称する) VMMモードとVMOSモードは従来からある、特権命
令実行可能モードと不可モードをそのまま適用している
仮想計算機システムを実現しているケースもあるし、特
別にCPUの動作モードを仮想計算機システムを実現す
るために新設してある計算機もある。
【0023】つぎに、図3および図4を参照して、本発
明で実施するアドレス変換方式を説明する。アドレス変
換はVMOSモードでのみ動作する。図3は図1で示し
た概念図により具体的な数値を入れたものである。ま
た、そのアドレス管理テーブルは図4のようになってお
り、各連続したアドレス空間の大きさは仮想計算機シス
テムを実装する計算機システムのメモリユニットと等価
な値にしている。ここでは16MBにしている。ここ
で、メモリユニットとはオペレーティングシステム(以
下、OSと略称する)で組み込み/切り離しがコントロ
ール可能なメモリ単位のことである。そして、後述する
仮想計算機間のメモリの融通を説明する際には、OSメ
モリ組み込み/切り離しと連動して動作することが多い
のでメモリユニットを分割の単位としている。
【0024】また、この計算の実アドレス空間は28ビ
ットで現わされる空間とする。したがって実アドレス2
8ビットで現わされる実装可能な最大量は256MBと
いうことになる。また、この例では便宜的にVMに割り
当てる連続空間を16MB固定ということにする。した
がって、図3に示すような実アドレスと絶対アドレスを
持つ仮想計算機を対応ずけると図4に示すアドレス管理
表をVM1とVM2対応に持つことになる。そして、V
M1のアドレス管理表は実アドレス0に対してシステム
化アドレスを1に対応させている。このシステムの場合
メモリの分割単位を16MBと決めてるので、1はすな
わち16000000番地とVM1の実アドレス0番地
が対応していることを示してる。また、次のエントリも
同様に実アドレス1は16000000番地を示し、絶
対アドレス3は48000000番地を示している。
【0025】図5はVM1上のプログラムが、この場合
のハードウェア動作を図5に示す。図5におけるアドレ
ステーブルレジスタ5−2はアドレス管理表をHWに通
知するレジスタである。16MB単位である、いま仮想
計算機上のプログラムがメモリアクセスをするために生
成したアドレスがAアドレス5−1とするアドレスの先
頭4ビットがアドレステーブルレジスタ5−2から示さ
れるアドレス管理表をインデックス(INDEX)す
る。この例の場合アドレス先頭4ビットは「1」である
ためインデックスするとシステム化アドレスは「3」に
なっている。そして、システム化アドレスはAアドレス
5−1の下24ビットと3を合成して作成する。その結
果がBアドレス5−5である。このBアドレス5−5で
メモリ接近をする。ここで、勿論Bアドレス5−5はキ
ャッシュ(CASH)サービスの対象となる。
【0026】図6と図7および図8はVM間メモリ流通
の例である。図6は3台のVM、すなわち、VM1,V
M2,VM3がある。そして、VM1は仮想実アドレス
0〜d1がシステム化実アドレスg1〜g2,仮想実ア
ドレス0〜d2がシステム化実アドレスg3〜g4に対
応している。VM2は仮想実アドレス0〜e1がシステ
ム化実アドレスg2〜g3,仮想実アドレス0〜d2が
システム化実アドレスg4〜g5に対応している。VM
3は仮想実アドレス0〜f1がシステム化実アドレスg
5〜g6,仮想実アドレス0〜f2がシステム化実アド
レスg6〜g7に対応している。したがって、アドレス
管理表は図7に示すようになる。
【0027】図8はVM間でメモリをやりとりする場合
の例の処理フローチャートである。ステップ101でま
ずVM2の処理を停止させる。したがって、VM2アド
レス管理表削除される(ステップ102)。そして、シ
ステム化アドレス空間もg2〜g3とg4〜g5は空き
領域になる。ステップ103でVM1アドレス管理表に
g2〜g3のアドレス管理表を追加する。ステップ10
4で実メモリが追加なったことをVM1上のOSに通知
する。ステップ105でVM1アドレス管理表にg4〜
g5のアドレス管理表を追加する。ステップ106で実
メモリが追加なったことをVM3上のOSに通知する。
【0028】そして、ステップ101におけるVMの停
止処理は一般にはオペレータコマンドにより実施する。
ステップ103のアドレス変更管理表の追加変更は一般
にはコマンドで変更されるのが普通であるが、ケースに
よってはVM2が停止されたときに、自動的にVM1,
VM3へ組み込まれるケースもある。ステップ104へ
の各VMからOSへ通知は、ステップ103を実行後、
OSコマンドにて、実施される場合もあるし、ステップ
103の処理実行後、VMモニタより自動的に通知する
ケースもある。また、ステップ102〜103は両方と
もコマンドで実施するので両方同時に実施するコマンド
をサポートしてもよい。
【0029】結果として、システム化アドレスは図9で
示されるマッピングになり、VM2がもっていたメモリ
をVM1とVM3に割り振ることができる。また、この
組み込み処理を自動的に実施することによりメモリの有
効利用を自動的に実施することもできる。
【0030】その例を図10に示す。この図10におけ
るステップ201で仮想計算機モニタではVM1,VM
2に実メモリ使用状況の問い合わせを行う。その問い合
わせ処理はVMモニタがVMに割り込みを通知を実施す
ることにより実施される。この場合原因を示す割り込み
コードは特殊なものが通知される。ステップ202,2
03は実メモリの問い合わせ状況を実施されたOSで実
メモリの使用状況をチェックする。この実メモリの使用
状況はオペレーティングシステムがメモリ使用率の改善
を実施するために、通常収集されているのが一般的であ
る。また、過負荷制御を実施した回数を通知するケース
もある。要するにそのオペレーティングシステムがメモ
リ不足になっていて効率がおちていないかどうかをチェ
ック可能であればよいのである。その後結果ハンドシェ
ークと呼ばれるVM上のオペレーティングシステムから
VMモニタへの通信手段で通知する。
【0031】ステップ204,205ではVM1,VM
2のメモリ使用状況をチェックする。また、メモリ移動
の変更があるか状況をチェックする。このチェック方法
は各VM間の状況比較によって実施する。そして、VM
1→VM2のメモリ移動の必要がある場合には、ステッ
プ206,メモリ切り離し指示ステップ201と同様な
方式でVMおよびオペレーティングシステムにメモリ切
り離しを指示し、ステップ207,ステップ208でV
Mのメモリ切り離しを実施し、完了通知をVMモニタで
実施する。また、VMメモリ組み込み指示をステップ2
09,210,211で実施する。
【0032】
【発明の効果】以上説明したように本発明は、仮想計算
機対応に割り当てるメモリを分割し、その分割されたメ
モリ単位に融通するようにしたので、オバーヘッド/ハ
ードウェアの投資量が少なく、また、VM間でのメモリ
やりとりができるという効果を有する。
【図面の簡単な説明】
【図1】本発明の一実施例を示すブロック図である。
【図2】図1におけるアドレス管理テーブルの詳細を示
す説明図である。
【図3】図1に示す実施例のブロック図に具体的数値を
与えた説明図である。
【図4】図1に示す実施例のブロック図に具体的数値を
与えた説明図である。
【図5】図1における実アドレス絶対アドレス変換手段
の構成例を示したブロック図である。
【図6】本発明におけるVM間メモリ移動の説明に供す
る移動前の状態を示す説明図である。
【図7】本発明におけるVM間メモリ移動の説明に供す
る移動前の状態を示す説明図である。
【図8】本発明におけるVM間メモリ移動の説明に供す
る処理を示すフローチャートである。
【図9】本発明におけるVM間メモリ移動の説明に供す
る移動後の状態を示す説明図である。
【図10】図1の動作説明に供する自動VM間メモリ移
動処理を示すフローチャートである。
【符号の説明】
1−1 仮想計算機モニタ 1−2−1,1−2−2 アドレス変換テーブル 1−3−1,1−3−2 アドレス管理テーブル 1−4 仮想アドレス実アドレス変換手段 1−5 実アドレス絶対アドレス変換手段 1−6 アドレス管理テーブル変更手段 1−7−1,1−7−2 OS通知手段 1−8−1,1−8−2 アドレス変換テーブル書換手
段 1−9 メモリ使用状況チェック部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数のオペレーティングシステムと、こ
    の複数のオペレーティングシステムを管理する管理プロ
    グラムを備え、この管理プログラムの制御のもとに、前
    記複数のオペレーティングシステムを1つの計算機シス
    テム上で動作させるようにした仮想計算機システムにお
    いて、前記複数のオペレーティング・システムの各々に
    対して、主記憶装置上の連続した空間を複数個わりあ
    て、それを管理するアドレス管理テーブルを持ち、かつ
    オペレーティングシステム内のアドレス変換テーブルに
    より仮想アドレスから実アドレスに変換する仮想アドレ
    ス実アドレス変換手段と、この仮想アドレス実アドレス
    変換手段によって得られた実アドレスを前記アドレス管
    理テーブルにより主記憶のアドレスに対応づける実アド
    レス絶対アドレス変換手段を備えてなることを特徴とす
    る仮想計算機システムの制御方式。
  2. 【請求項2】 請求項1記載の仮想計算機システムの制
    御方式において、アドレス管理テーブルを変更すること
    により各オペレーティングシステムに割当られている実
    メモリを変更するアドレス管理テーブル変更手段と、こ
    のアドレス管理テーブル変更手段によって変更された実
    メモリを前記オペレーティングシステムによって通知す
    る通知手段と、この通知手段によって通知されたオペレ
    ーティングシステムがその通知された内容をもとにメモ
    リ変更を実施するメモリ変更実施手段を備えてなること
    を特徴とする仮想計算機システムの制御方式。
  3. 【請求項3】 請求項1記載の仮想計算機システムの制
    御方式において、管理プログラムが一定間隔ごとに管理
    しているオペレーティングシステムの実メモリの使用状
    況をチェックしOS間のメモリの移動を判断できる判断
    手段を有し、かつ移動が必要な際はアドレス管理テーブ
    ルを変更することにより各オペレーティングシステムに
    割当られている実メモリを変更するアドレス管理テーブ
    ル変更手段と、このアドレス管理テーブル変更手段によ
    って変更された実メモリを前記オペレーティングシステ
    ムによって通知する通知手段と、この通知手段によって
    通知されたオペレーティングシステムがその通知された
    内容をもとにメモリ変更を実施するメモリ変更実施手段
    を備えてなることを特徴とする仮想計算機システムの制
    御方式。
JP4036941A 1992-01-29 1992-01-29 仮想計算機システムの制御方式 Pending JPH05204760A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4036941A JPH05204760A (ja) 1992-01-29 1992-01-29 仮想計算機システムの制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4036941A JPH05204760A (ja) 1992-01-29 1992-01-29 仮想計算機システムの制御方式

Publications (1)

Publication Number Publication Date
JPH05204760A true JPH05204760A (ja) 1993-08-13

Family

ID=12483780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4036941A Pending JPH05204760A (ja) 1992-01-29 1992-01-29 仮想計算機システムの制御方式

Country Status (1)

Country Link
JP (1) JPH05204760A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004537786A (ja) * 2001-06-08 2004-12-16 ヒューレット・パッカード・カンパニー オペレーティングシステムおよびカスタマイズされた制御プログラムとインタフェースする安全なマシンプラットフォーム
JP2009059121A (ja) * 2007-08-31 2009-03-19 Hitachi Ltd 仮想計算機の制御方法
US7644252B2 (en) 2004-03-23 2010-01-05 Nec Corporation Multi-processor system and memory accessing method
JP2010055641A (ja) * 2009-12-07 2010-03-11 Fuji Xerox Co Ltd 情報処理装置及びプログラム
JP2011238278A (ja) * 2011-07-22 2011-11-24 Hitachi Ltd 仮想計算機の制御方法
US8352942B2 (en) 2007-03-27 2013-01-08 Fujitsu Limited Virtual-machine control apparatus and virtual-machine moving method
WO2015045046A1 (ja) * 2013-09-26 2015-04-02 株式会社日立製作所 計算機システムおよび計算機システムのメモリ割当調整方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004537786A (ja) * 2001-06-08 2004-12-16 ヒューレット・パッカード・カンパニー オペレーティングシステムおよびカスタマイズされた制御プログラムとインタフェースする安全なマシンプラットフォーム
US7644252B2 (en) 2004-03-23 2010-01-05 Nec Corporation Multi-processor system and memory accessing method
US8352942B2 (en) 2007-03-27 2013-01-08 Fujitsu Limited Virtual-machine control apparatus and virtual-machine moving method
JP2009059121A (ja) * 2007-08-31 2009-03-19 Hitachi Ltd 仮想計算機の制御方法
JP2010055641A (ja) * 2009-12-07 2010-03-11 Fuji Xerox Co Ltd 情報処理装置及びプログラム
JP2011238278A (ja) * 2011-07-22 2011-11-24 Hitachi Ltd 仮想計算機の制御方法
WO2015045046A1 (ja) * 2013-09-26 2015-04-02 株式会社日立製作所 計算機システムおよび計算機システムのメモリ割当調整方法
US9632931B2 (en) 2013-09-26 2017-04-25 Hitachi, Ltd. Computer system and memory allocation adjustment method for computer system

Similar Documents

Publication Publication Date Title
US4347565A (en) Address control system for software simulation
US4742450A (en) Method to share copy on write segment for mapped files
US7434003B2 (en) Efficient operating system operation on a hypervisor
CA1141475A (en) Virtual machine system
JPH0532772B2 (ja)
US20230259380A1 (en) Chip system, virtual interrupt processing method, and corresponding apparatus
US8738890B2 (en) Coupled symbiotic operating system
KR100992034B1 (ko) 동적 논리적 파티션 기능을 갖는 컴퓨팅 환경에서의 컴퓨터메모리 관리
US20120137103A1 (en) Automated paging device management in a shared memory partition data processing system
US5652853A (en) Multi-zone relocation facility computer memory system
JPS6013501B2 (ja) 仮想計算機システムにおけるチヤネルアドレス制御方式
KR20070100367A (ko) 하나의 가상 머신에서 다른 가상 머신으로 메모리를동적으로 재할당하기 위한 방법, 장치 및 시스템
JPH0784883A (ja) 仮想計算機システムのアドレス変換バッファパージ方法
WO2018176911A1 (zh) 一种虚拟磁盘文件格式转换方法和装置
JP2010157234A (ja) 効率的なリマッピング・エンジンの利用
JPH0458056B2 (ja)
JPH05204760A (ja) 仮想計算機システムの制御方式
JPH0496828A (ja) 多重絶対アドレス空間構成方法および装置
JP2012103930A (ja) 仮想計算機システム及びそのインストール方法
CN117453352B (zh) 一种Xen下的设备直通方法
JPS6336012B2 (ja)
JPS5850383B2 (ja) 情報処理装置
JP2535584B2 (ja) 実記憶固定処理計算機
CN1037418A (zh) 虚拟计算机系统的信息传送方法
JPH07134658A (ja) 仮想計算機システムのアドレス変換バッファ制御方式